WO2022045568A1 - 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터 - Google Patents

텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터 Download PDF

Info

Publication number
WO2022045568A1
WO2022045568A1 PCT/KR2021/008558 KR2021008558W WO2022045568A1 WO 2022045568 A1 WO2022045568 A1 WO 2022045568A1 KR 2021008558 W KR2021008558 W KR 2021008558W WO 2022045568 A1 WO2022045568 A1 WO 2022045568A1
Authority
WO
WIPO (PCT)
Prior art keywords
tellurium
based semiconductor
semiconductor device
layer
manufacturing
Prior art date
Application number
PCT/KR2021/008558
Other languages
English (en)
French (fr)
Inventor
정재경
김태규
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to US18/020,547 priority Critical patent/US20230352596A1/en
Priority to CN202180049892.2A priority patent/CN116636014A/zh
Publication of WO2022045568A1 publication Critical patent/WO2022045568A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass

Definitions

  • the present invention relates to a method of manufacturing a tellurium-based semiconductor device, a tellurium-based semiconductor device manufactured thereby, and a thin film transistor including the same, and more particularly, to a p-type tellurium-based semiconductor device having excellent electrical characteristics in a practical process. It relates to a method, a tellurium-based semiconductor device manufactured by the method, and a thin film transistor including the tellurium-based semiconductor device.
  • a transistor is a device used to amplify or switch an electronic signal and power using a semiconductor, and is widely used in various electronic devices such as displays and speakers.
  • the semiconductor used in such a transistor has achieved an improvement in the degree of integration through miniaturization of the unit device, but as the technology node of the semiconductor develops into a 10 nm band, miniaturization has reached a technical limit. Accordingly, as a technology to overcome this limitation, a so-called three-dimensional semiconductor technology capable of improving the degree of integration of a semiconductor by stacking a two-dimensional semiconductor in several layers and implementing it in a three-dimensional form has been proposed.
  • oxide semiconductors such as zinc oxide (ZnO), indium zinc oxide (IZO), and indium gallium zinc oxide (IGZO) are used.
  • ZnO zinc oxide
  • IZO indium zinc oxide
  • IGZO indium gallium zinc oxide
  • these oxide semiconductors mainly have the characteristics of an n-type semiconductor, and when used as a p-type semiconductor, it is difficult to obtain a uniform quality, and there are problems in that electrical characteristics such as electric field mobility and current blink ratio are poor.
  • Korean Patent Laid-Open No. 10-2015-0108168 describes a p-type oxide semiconductor in which Ga is additionally bonded to CuS and SnO, ITO, IZTO, IGZO, IZO, and the like, and such a p-type oxide semiconductor is It is disclosed that a high-performance thin film transistor with high mobility can be easily manufactured by a solution process.
  • the above technology uses a solution process, there is a problem in that semiconductor line affinity is lowered, and since a process of heat treatment at a high temperature of 300° C. or higher is required to improve the mobility of the thin film transistor, there is a limit to the application of the three-dimensional semiconductor technology.
  • Tellurium is a metalloid element with element number 52, and has an electron arrangement of 4d 10 5s 2 5p 4 , and the crystal has a hexagonal structure.
  • Tellurium has excellent characteristics in terms of high bandgap energy and hole mobility, but has problems in that it is difficult to deposit over a large area and lacks switching characteristics when applied to a transistor.
  • the literature [Chunsong Zhao et al., Nature Nanotechnology, volume 15, pages 53-58 (2020)] discloses a technique for depositing an ultra-thin tellurium thin film on various substrates such as silicon integrated circuits, glass and plastics. A method using thermal evaporation is described.
  • the tellurium thin film is deposited at a cryogenic temperature of -80°C, practicality is low.
  • the inventors of the present invention deposit a tellurium-based semiconductor material including tellurium and tellurium oxide on a substrate and then deposit a passivation layer thereon through a method of depositing a passivation layer on the substrate. It was discovered that a p-type semiconductor having excellent characteristics could be manufactured, and the present invention was completed.
  • An object of the present invention is to provide a method for manufacturing a p-type tellurium-based semiconductor device having high crystallinity and excellent electrical properties.
  • Another object of the present invention is to provide a tellurium-based semiconductor device manufactured by the above method.
  • Another object of the present invention is to provide a thin film transistor including the tellurium-based semiconductor device.
  • the present invention comprises the steps of (i) preparing a substrate; (ii) depositing a tellurium-based semiconductor layer comprising at least one of tellurium and tellurium oxide on the substrate; and (iii) forming a passivation layer on the tellurium-based semiconductor layer.
  • the method of the present invention may further include an insulating layer on the substrate.
  • the tellurium-based semiconductor layer may include Te and TeO 2 .
  • the tellurium-based semiconductor layer may further include one or more metals selected from the group consisting of Sn, Al, Sb, Hf, La, Y, Zr, and Zn in the form of doping or alloying.
  • the deposition of the tellurium-based semiconductor layer may be performed by sputtering, chemical vapor deposition, thermal vacuum deposition, electron beam deposition, or atomic layer deposition.
  • the deposition of the tellurium-based semiconductor layer is preferably performed under an oxygen partial pressure of 5 to 15%.
  • the thickness of the tellurium-based semiconductor layer is preferably 2 to 7 nm.
  • the manufacturing method of the present invention may further include the step of heat treatment at 100 to 200 °C.
  • the passivation layer is Al 2 O 3 , HfO 2 , ZrO 2 , Ta 2 O 5 , La 2 O 3 , It is preferable to include at least one selected from the group consisting of Y 2 O 3 , AlHfO x , HfZrO x and AlZrO x .
  • the passivation layer may be formed by atomic layer deposition, chemical vapor deposition, thermal vacuum deposition, sputtering, or electron beam deposition.
  • the formation of the passivation layer is preferably performed at a temperature of 100 to 200 °C.
  • the passivation layer has a thickness of 1 to 30 nm.
  • the present invention is also manufactured by the above manufacturing method, the substrate; a tellurium-based semiconductor layer positioned on the substrate; and a passivation layer positioned on the tellurium-based semiconductor layer.
  • the tellurium-based semiconductor layer preferably includes Te and Te 4+ in an atomic ratio of 80:20 to 90:10.
  • the present invention also provides a thin film transistor including the tellurium-based semiconductor device.
  • the manufacturing method of the present invention it is possible to manufacture a tellurium-based p-type semiconductor device having excellent electrical properties in a practical process that does not require heat treatment at high temperature or conditions of cryogenic temperature.
  • the crystallinity of the tellurium-based semiconductor layer is improved during the manufacturing process, so that it is possible to provide a p-type semiconductor device and a thin film transistor having excellent electrical characteristics such as electric field mobility and current blink ratio.
  • FIG. 1 shows a conceptual diagram of a thin film transistor according to an embodiment of the present invention.
  • TEM 2 shows a transmission electron microscopy (TEM) image of a thin film transistor according to an embodiment of the present invention.
  • FIG 3 shows another TEM image of a thin film transistor according to an embodiment of the present invention.
  • V DS drain-source voltage
  • V GS gate voltage
  • XRD X-ray diffraction
  • FIG. 7 illustrates electrical transfer characteristics according to oxygen partial pressure of a 9 nm-thick tellurium-based semiconductor layer for a thin film transistor according to an embodiment of the present invention.
  • FIG. 8 shows electrical transfer characteristics according to oxygen partial pressure of a 3.5 nm-thick tellurium-based semiconductor layer for a thin film transistor according to another embodiment of the present invention.
  • a component such as a substrate or a layer
  • it may include a case where another component is present in the middle as well as a case immediately above the other component.
  • the present invention relates to a method for manufacturing a tellurium-based semiconductor device, and the method for manufacturing a tellurium-based semiconductor device according to the present invention includes the steps of: (i) preparing a substrate; (ii) depositing a tellurium-based semiconductor layer comprising at least one of tellurium and tellurium oxide on the substrate; and (iii) forming a passivation layer on the tellurium-based semiconductor layer.
  • the tellurium-based semiconductor is a concept encompassing semiconductor materials containing tellurium, such as tellurium, tellurium oxide, and a state in which other elements are doped or alloyed therewith.
  • the Electrical properties of a semiconductor device may be improved by using a phenomenon in which a rurium crystal is grown and a degree of crystallinity is improved.
  • heat treatment at a high temperature of 300° C. or higher or cryogenic conditions are not required, and a semiconductor line-friendly process is used.
  • the type of the substrate is not particularly limited, and may be a base substrate generally used for manufacturing semiconductor devices.
  • the substrate includes glass, polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polystyrene (PS), polycarbonate (PC), polyimide (PI), polyvinyl chloride (PVC), polyvinylpyrrolidone (PVP), and polyvinylpyrrolidone (PVP).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • PS polystyrene
  • PC polycarbonate
  • PI polyimide
  • PVC polyvinyl chloride
  • PVP polyvinylpyrrolidone
  • PVP polyvinylpyrrolidone
  • the substrate may be an insulating layer formed on a base substrate of a semiconductor device.
  • the insulating layer is a material having low electrical conductivity and may be formed of a material used as an interlayer insulating layer of a general semiconductor device.
  • the insulating layer may be formed of silicon oxide, silicon nitride, hafnium oxide, aluminum oxide, tungsten oxide, tantalum oxide, titanium oxide, ruthenium oxide, or the like, or an insulating polymer.
  • the substrate when the manufacturing method of the present invention is applied to the formation of a thin film transistor, the substrate may be a silicon oxide film formed on the surface of a silicon wafer.
  • a tellurium-based semiconductor layer is formed by depositing a tellurium-based semiconductor material including at least one of tellurium and tellurium oxide on the substrate.
  • the tellurium-based semiconductor material may include at least one of tellurium and tellurium oxide, specifically Te, TeO 2 , or both. That is, in the tellurium-based semiconductor material, the tellurium atoms constitute the state of Te with an oxidation number of 0 (expressed as Te or Te 0 ), TeO 2 , The oxidation state is +4 (Te 4+ ), or Te and Te 4+ are may be in a mixed state.
  • Such a tellurium-based semiconductor material can be composed of 5p orbitals having the maximum energy level of the valence band originating from the Te 0 state, and thus a higher shift compared to p-type oxide semiconductors having a valence band maximum energy level composed of the conventionally known 2p orbital of oxygen. diagram can be provided.
  • a metal in a positive oxidation state for example, one or more metals having an oxidation number of +2, +3, or +4, may be added to the tellurium-based semiconductor layer in the form of doping or an alloy, whereby the density of holes can be controlled.
  • a metal in a positive oxidation state for example, one or more metals having an oxidation number of +2, +3, or +4
  • Sn, Al, Sb, Hf, La, Y, Zr, Zn, or a combination thereof may be added to the tellurium-based semiconductor layer in the form of doping or an alloy.
  • Deposition of the tellurium-based semiconductor layer may be performed by various deposition techniques used in the art. Specifically, known deposition techniques such as sputtering, chemical vapor deposition, thermal evaporation deposition, e-beam evaporation deposition, atomic layer deposition, etc. can be used, of which sputtering is most preferable.
  • the tellurium-based semiconductor layer of the present invention may be deposited using reactive sputtering in which tellurium is a target in a vacuum chamber, and argon gas as a carrier gas and oxygen gas as a reactive gas are introduced.
  • the deposition of the tellurium-based semiconductor layer may be performed at a temperature of 0 to 150 °C, preferably 20 to 100 °C, more preferably room temperature to 80 °C. According to the present invention, it is possible to provide a semiconductor device having excellent physical properties even without a cryogenic or high temperature process, thereby solving the problem that the conventional tellurium deposition is performed at a cryogenic temperature.
  • the deposition of the tellurium-based semiconductor layer may be performed under the condition that the oxygen partial pressure is 2 to 23%, preferably 5 to 15%, more preferably 7 to 10%.
  • the oxygen partial pressure is defined as a percentage of the oxygen gas pressure with respect to the total gas pressure injected during the deposition process.
  • the surface roughness of the deposition layer decreases, thereby improving transmittance and energy bandgap, while decreasing crystallinity and electrical field mobility such as electric field mobility and current blink ratio. properties tend to deteriorate.
  • the tellurium-based semiconductor material is deposited under the oxygen partial pressure condition in the above range and a passivation layer is formed thereon, the crystallinity and electrical properties are not lowered or partially increased while taking advantage of the oxygen input. found
  • step (ii) a state in which an additional post-process is not performed after depositing the tellurium-based semiconductor layer is referred to as an “as-deposited phase”.
  • crystalline and amorphous are mixed, for example, hexagonal Te and amorphous TeO 2 may be in a mixed state.
  • some of the tellurium atoms may be in the state of Te, and some of the tellurium atoms may be in the state of Te 4+ , and the Te and Te 4+ (TeO 2 ) ) may be present in a ratio of 40:60 to 78:22 based on the tellurium atomic ratio.
  • the method of the present invention may further include heat-treating the tellurium-based semiconductor layer after step (ii).
  • the heat treatment process By the heat treatment process, the crystallinity of the tellurium-based semiconductor layer is increased, the amorphous ratio is decreased, and electrical properties such as electric field mobility and current blink ratio are improved.
  • the heat treatment may be performed at a temperature of about 50 to 250 °C, preferably about 100 to 200 °C, more preferably 130 to 170 °C in an atmosphere, oxygen, or vacuum atmosphere.
  • the heat treatment may be performed for about 30 minutes to 2 hours, preferably about 50 minutes to 90 minutes.
  • heat treatment was performed at a high temperature of 300° C. or higher when forming a semiconductor layer, but in the present invention, a semiconductor layer with improved crystallinity and electrical properties can be provided even when heat treatment is performed at a low temperature compared to the prior art, so that it can be easily applied to three-dimensional semiconductor manufacturing technology. can
  • the thickness of the formed tellurium-based semiconductor layer may be 40 nm or less, preferably 1 to 20 nm, more preferably 2 to 7 nm.
  • the current blink ratio is excellent and it is advantageous for miniaturization of the semiconductor device.
  • the tellurium-based semiconductor layer is deposited within the above range, it is possible to not only exhibit an excellent current flicker ratio due to its thin thickness, but also to overcome the decrease in field mobility and on-current due to oxygen input during the deposition process. confirmed that.
  • the tellurium-based semiconductor layer exhibits two-dimensional p-type semiconductor characteristics, and may be used as a channel layer of a thin film transistor to be described later, and may be used as a channel layer of a phototransistor, an active layer of a photodetector, an active layer of a gas sensor, etc.
  • the present invention is not limited thereto.
  • the passivation layer is a layer serving to protect and stabilize the semiconductor layer, and is formed to cover the semiconductor layer.
  • the passivation layer may be formed to cover the semiconductor layer exposed between the drain electrode and the source electrode, and may be formed to cover a portion of the drain electrode and the source electrode together.
  • the passivation layer may also serve to insulate the metal wiring.
  • the crystallinity of the tellurium-based semiconductor layer can be improved by forming a passivation layer on the semiconductor layer, and thus a semiconductor device having high electric field mobility and high current flashing ratio can be manufactured.
  • semiconducting Te and amorphous TeO 2 exist in a mixed form in the tellurium-based semiconductor layer before the passivation layer is formed. After the passivation layer is formed, the crystallinity of the hexagonal Te is improved, and the tellurium-based semiconductor Amorphous TeO 2 in the layer is reduced to hexagonal Te, and as a result, the crystallinity of the tellurium-based semiconductor layer is improved.
  • the tellurium-based semiconductor layer may be in a mixed state of crystalline and amorphous or may be in a crystalline state. This improvement in crystallinity is presumed to be due to crystal growth by stabilizing interfacial energy through the formation of a passivation layer.
  • the tellurium-based semiconductor layer after the passivation layer is formed contains Te 0 and Te 4+ (TeO 2 ) in a tellurium atomic ratio of 70:30 to 99:1, preferably 80:20 to 90: It can be included in a ratio of 10.
  • the passivation layer is Al 2 O 3 , HfO 2 , ZrO 2 , Ta 2 O 5 , La 2 O 3 , a metal oxide such as Y 2 O 3 or a combination of the above metal oxides such as AlHfO x , HfZrO x , AlZrO x , among which Al 2 O 3 , HfO 2 and ZrO 2 are preferable, and Al 2 O 3 is Most preferred.
  • the passivation layer may be formed by various deposition techniques used in the art. Specifically, known deposition techniques such as atomic layer deposition, chemical vapor deposition, thermal vacuum deposition, sputtering, electron beam deposition, etc. may be used, and among these, atomic layer deposition may be preferably used. Deposition of the passivation layer may be performed at about 50 to 250 °C, preferably about 100 to 200 °C, more preferably 130 to 170 °C in an atmosphere, oxygen, or vacuum atmosphere.
  • the passivation layer may have a thickness of 50 nm or less, preferably 1 to 30 nm, and more preferably 5 to 15 nm.
  • the thickness of the passivation layer is too thin, it is not sufficient to protect the semiconductor layer from external moisture or foreign substances, and electrical properties of the device may be deteriorated. Conversely, if the thickness is too thick, a problem in that the performance of the device is deteriorated may occur due to an increase in stress applied to the device.
  • the present invention also relates to a tellurium-based semiconductor device manufactured by the above method.
  • a tellurium-based semiconductor device includes a substrate; a tellurium-based semiconductor layer positioned on the substrate; and a passivation layer positioned on the tellurium-based semiconductor layer.
  • the description of the substrate is the same as that described above in the description of the manufacturing method, and thus a detailed description thereof will be omitted.
  • the tellurium-based semiconductor layer has improved crystallinity by the passivation layer, and has different physical properties from the tellurium-based semiconductor layer in step (ii) of the manufacturing method.
  • the tellurium-based semiconductor layer of the tellurium-based semiconductor device according to the present invention may be in a mixed state of crystalline and amorphous or in a crystalline state.
  • the tellurium-based semiconductor layer may include Te and Te 4+ in an atomic ratio of 80:20 to 90:10.
  • the thickness of the tellurium-based semiconductor layer may be 40 nm or less, preferably 1 to 20 nm, and more preferably 2 to 7 nm.
  • the current blink ratio is excellent and it is advantageous for miniaturization of a semiconductor device, but there is a problem that electric field mobility and on-current may be lowered.
  • the thickness of the tellurium-based semiconductor layer is within the above range, it is possible to not only exhibit an excellent current flashing ratio, but also to overcome the decrease in electric field mobility and on-current due to oxygen input during the deposition process.
  • the description of the passivation layer is the same as that described above in the description of the manufacturing method, and thus a detailed description thereof will be omitted.
  • the present invention also relates to a thin film transistor including the tellurium-based semiconductor device.
  • a thin film transistor is a component of an electronic circuit made of semiconductors and plays a role in controlling the flow of current.
  • the main components of a thin film transistor are a substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, an active layer forming a semiconductor channel, and a protective film.
  • a voltage to the gate electrode By applying a voltage to the gate electrode, electrons are transferred from the source electrode to the drain electrode through the semiconductor channel. It is driven by the principle of moving
  • a tellurium-based semiconductor layer may be used as an active layer constituting a semiconductor channel of a thin film transistor.
  • FIG. 1 shows a conceptual diagram of a thin film transistor according to an embodiment of the present invention.
  • a thin film transistor includes a substrate 10 ; an insulating layer 20 positioned on the substrate 10; a tellurium-based semiconductor layer 30 positioned on the insulating layer 20; a source electrode 40 and a drain electrode 50 positioned on the tellurium-based semiconductor layer 30; and a passivation layer 60 .
  • the source electrode 40 and the drain electrode 50 are disposed at both ends of the tellurium-based semiconductor layer 30 to be spaced apart from each other.
  • the passivation layer 60 is formed to cover the tellurium-based semiconductor layer 30 , and may be formed to partially cover the source electrode 40 and the drain electrode 50 .
  • the substrate is a silicon (Si) wafer, glass, PEN (polyethylene naphthalate), PET (polyethylene terephthalate), PS (polystyrene), PC (polycarbonate), PI (polyimide), PVC (polyvinyl chloride), PVP ( polyvinylpyrrolidone), PE (polyethylene), etc.
  • the substrate may act as a gate electrode, or a gate electrode may be separately provided on the substrate.
  • a gate electrode (not shown) may be positioned on the substrate.
  • the gate electrode serves to control the current between the semiconductor channels, and is formed to extend in one direction on the substrate.
  • a conductive metal such as aluminum, chromium, copper, tantalum, titanium, molybdenum, tungsten or alloys thereof, a metal oxide transparent electrode such as indium tin oxide (ITO), or polycrystalline silicon can be used.
  • ITO indium tin oxide
  • the insulating layer serves to separate the gate electrode and the semiconductor channel, and may be formed of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum oxynitride, hafnium oxide, zirconium oxide, etc. It may be formed of a high-k material having a large dielectric constant.
  • the tellurium-based semiconductor layer is an active layer of the thin film transistor and constitutes a semiconductor channel for moving electrons between the source electrode and the drain electrode. Since the description of the tellurium-based semiconductor layer is the same as that described above in the description of the tellurium-based semiconductor device, a detailed description thereof will be omitted.
  • the source electrode is an electrode that supplies electrons
  • the drain electrode is an electrode that receives electrons
  • a conductive metal such as aluminum, neodymium, silver, chromium, titanium, tantalum, molybdenum, or alloys thereof, or indium tin oxide (ITO), etc. of metal oxide transparent electrodes can be used.
  • the passivation layer is a layer serving to protect the tellurium-based semiconductor layer and improve the crystallinity of the tellurium-based semiconductor layer. Since the description of the passivation layer is the same as that described above in the description of the method of manufacturing the tellurium-based semiconductor device, a detailed description thereof will be omitted.
  • the thin film transistor illustrated in FIG. 1 has a bottom gate/top contact structure, but is not limited thereto, and a thin film transistor having a bottom gate/bottom contact structure, a top gate/top contact structure, or a top gate/bottom contact structure may also be implemented.
  • the tellurium-based semiconductor layer is located under the gate electrode and overlaps the gate electrode, and in the bottom contact structure, the source/drain electrodes are located below the tellurium-based semiconductor layer and are electrically connected to the tellurium-based semiconductor layer. can be connected to
  • the thin film transistor according to the present invention is a p-type thin film transistor, and may constitute a complementary thin film transistor (TFT) circuit, for example, an inverter together with the n-type thin film transistor.
  • TFT complementary thin film transistor
  • a CMOS device can be configured by using an oxide semiconductor material such as ZnO, IZO, IGO, or IGZO as the n-type thin film transistor.
  • the p-type thin film transistor can be used as a switching element electrically connected to the pixel electrode of an organic light emitting diode or liquid crystal display, or a memory element, for example, a resistive-switching random access memory (RRAM), a phase It may also be used as a switching element electrically connected to one electrode of a phase-change random access memory (PRAM) or a magnetic random access memory (MRAM).
  • RRAM resistive-switching random access memory
  • PRAM phase-change random access memory
  • MRAM magnetic random access memory
  • a shadow mask was placed on the SiO 2 layer, and while oxygen as a reaction gas and argon (Ar) as a carrier gas were supplied into the chamber, a TeO x thin film with a thickness of about 4 nm was deposited through sputtering at room temperature using a Te target. .
  • the sputtering was performed under the conditions of input power of 50 W, process pressure of 2 mTorr, and oxygen partial pressure was adjusted to 9%.
  • a shadow mask was placed on the TeO x thin film and electrode patterns were deposited in an Ar atmosphere to form source/drain electrodes (ITO) at both ends of the TeO x thin film.
  • ITO source/drain electrodes
  • the TeO x thin film was heat treated at 150 ° C. for 1 hour, and on the TeO x thin film exposed between the source/drain electrodes, an Al 2 O 3 layer with a thickness of 10 nm was formed using atomic layer deposition at 150 ° C. By doing so, a thin film transistor including a tellurium-based semiconductor layer was manufactured.
  • the crystallinity of hexagonal Te was increased in the tellurium-based semiconductor layer compared to the deposition phase, and it was confirmed that the crystallinity was further improved when a passivation layer was formed thereon.
  • the increase in hexagonal Te crystallinity by the passivation layer formation is presumed to be related to crystal growth resulting from interfacial energy stabilization.
  • the crystallinity of hexagonal Te in the tellurium-based semiconductor layer is grown by heat treatment after deposition, and the crystallinity is improved, and the crystallinity can be further improved when a passivation layer is formed thereon.
  • the electric field mobility ⁇ FE.Lin is changed from 12.6 cm 2 /Vs to 16.0 cm 2 /Vs, ⁇ FE.Sat , compared to the case where the passivation layer is not formed. It increased from 4.7cm 2 /Vs to 8.8cm 2 /Vs, and the current flashing ratio was improved from 1.1 ⁇ 10 4 to 1.1 ⁇ 10 5 .
  • the hysteresis phenomenon is controlled from 40V to 10V level, and the subthreshold is improved below the threshold voltage.
  • the gate electrode was turned on when a negative voltage was applied, thus exhibiting characteristics as a p-type thin film transistor.
  • I DS values for V GS of 0V, -10V, -20V, -30V, -40V and -50V were measured and the result is shown in FIG. 5 .
  • Preparation Example 2 Preparation of a thin film transistor including a tellurium-based semiconductor layer by controlling the layer thickness and oxygen partial pressure
  • a SiO 2 layer having a thickness of 100 nm as a gate insulating layer was grown on the p-type Si wafer by thermal oxidation of the p-type Si wafer serving as the gate electrode.
  • a shadow mask is placed on the SiO 2 layer, and while oxygen as a reaction gas and argon (Ar) as a carrier gas are supplied into the chamber, a TeO x thin film having a thickness of about 3.5 nm and 9 nm is formed through sputtering using a Te target, respectively. deposited.
  • the sputtering was performed under the conditions of input power of 20 W and process pressure of 2 mTorr, and oxygen partial pressure was adjusted to 0%, 9%, 23%, 33% and 50%, respectively.
  • a shadow mask was placed on the TeO x thin film and electrode patterns were deposited in an Ar atmosphere to form source/drain electrodes (ITO) at both ends of the TeO x thin film.
  • ITO source/drain electrodes
  • the TeO x thin film was heat treated at 150° C. for 1 hour, and on the TeO x thin film exposed between the source/drain electrodes, an Al 2 O 3 layer with a thickness of 10 nm was formed using atomic layer deposition at 150° C. did thus, a total of 10 types of thin film transistors manufactured by varying the thickness of the tellurium-based semiconductor layer and the oxygen partial pressure were manufactured.
  • XRD analysis was performed according to oxygen partial pressure during the process for five kinds of thin film transistors having a thickness of a tellurium-based semiconductor layer of 3.5 nm, and the crystallinity analysis results are shown in FIG. 6 .
  • XRD analysis was also performed on a thin film transistor having a deposited tellurium-based semiconductor layer and a thin film transistor having only a heat treatment after deposition of the tellurium-based semiconductor layer and no passivation layer formed thereon, and the results are shown in FIG. shown together.
  • the 3.5 nm thick thin film showed increased on-current and mobility when the oxygen partial pressure was 9% compared to the case where the oxygen partial pressure was 0%.
  • the current flashing ratio of the 3.5 nm thin film was approximately 10 to 103 times superior. That is, the 3.5 nm thin film exhibited excellent current blink ratio due to its thin thickness, and overcame the problems of electric field mobility and on-current decrease due to oxygen input during the process when deposited under the condition of an oxygen partial pressure of 9%. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 텔루륨계 반도체 소자를 제조하는 방법에 관한 것으로, 본 발명의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 텔루륨 및 텔루륨 산화물을 포함하는 텔루륨계 반도체 재료를 증착시켜 텔루륨계 반도체층을 형성하는 단계; 및 상기 텔루륨계 반도체층 상에 패시베이션층을 형성하는 단계를 포함한다. 본 발명의 제조방법에 따르면, 고온에서의 열처리 또는 극저온의 조건이 요구되지 않으므로 실용적인 공정으로 반도체 소자를 제조할 수 있다. 또한, 제조 과정에서 텔루륨계 반도체층의 결정화도가 향상되므로, 전계이동도, 전류점멸비와 같은 전기적 특성이 우수한 p형 반도체 소자를 제공할 수 있다.

Description

텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
본 발명은 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자, 및 이를 포함하는 박막 트랜지스터에 관한 것으로, 보다 상세하게는 실용적인 공정으로 전기적 특성이 우수한 p형 텔루륨계 반도체 소자를 제조하는 방법, 상기 방법에 의해 제조된 텔루륨계 반도체 소자, 및 상기 텔루륨계 반도체 소자를 포함하는 박막 트랜지스터에 관한 것이다.
트랜지스터(transistor)는 반도체를 이용하여 전자 신호 및 전력을 증폭하거나 스위칭하는 데 사용되는 장치로서, 디스플레이, 스피커 등 다양한 전자 기기에 광범위하게 사용되고 있다. 이러한 트랜지스터에 사용되는 반도체는 단위 소자의 소형화를 통해 집적도의 향상을 달성해왔으나, 반도체의 기술노드가 10nm 대역으로 발전함에 따라 소형화는 기술적 한계에 봉착하였다. 이에, 이러한 한계를 극복하기 위한 기술로서, 2차원 반도체를 여러 층으로 적층하여 3차원 형태로 구현함으로써 반도체의 집적도를 향상시킬 수 있는 이른바 3차원 반도체 기술이 제안되었다.
그러나, 가장 일반적으로 사용되는 반도체 재료인 실리콘계 반도체는 제조 시 고온의 열처리가 필요하므로, 내열성이 낮은 기판 상에는 형성하기 어렵고, 3차원 반도체 기술에 적용이 어렵다는 단점이 있었다. 뿐만 아니라, 전계이동도가 낮은 한계도 존재하였다. 따라서, 이러한 실리콘계 반도체의 단점을 보완하기 위해 다양한 대체 재료가 개발되고 있다.
실리콘계 반도체의 대안 중 하나로서, 아연 산화물(ZnO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO) 등의 산화물 반도체가 사용되고 있다. 이러한 산화물 반도체의 경우 실리콘계 반도체에 비해 낮은 온도에서 제조할 수 있으므로 3차원 반도체 기술 구현에 적용될 수 있고, 그 외에도 가시광 투과율이 높아 투명 전자소자에 적합하며, 에너지 밴드갭 및 전계이동도가 높다는 장점이 있다. 그러나, 이러한 산화물 반도체는 주로 n형 반도체의 특성을 가지며, p형 반도체로 사용하는 경우 균일한 품질을 얻기 어렵고, 전계이동도와 전류점멸비 등의 전기적 특성이 열악하다는 문제가 있었다.
예를 들어, 대한민국 공개특허공보 제10-2015-0108168호에서는 CuS, 및 SnO, ITO, IZTO, IGZO, IZO 등에 Ga이 추가적으로 결합되어 있는 p형 산화물 반도체를 기재하고 있으며, 이러한 p형 산화물 반도체는 용액공정으로 간편하게 제조할 수 있고, 높은 이동도의 고성능 박막 트랜지스터를 구현할 수 있다고 개시하고 있다. 그러나, 상기 기술에서는 용액공정을 사용하므로 반도체 라인 친화성이 떨어지는 문제가 있었으며, 박막 트랜지스터의 이동도 향상을 위하여 300℃ 이상의 고온에서 열처리하는 과정이 필요하므로 3차원 반도체 기술 적용에 한계가 있었다.
이에 대한 대안으로서, p형 반도체의 재료로서 텔루륨을 사용하는 연구가 이루어지고 있다. 텔루륨(Tellurium, Te)은 원소번호 52번의 준금속 원소로서, 4d10　5s2　5p4의 전자 배열을 가지며, 결정은 육방정계(hexagonal) 구조를 나타낸다. 텔루륨은 밴드갭 에너지와 정공 이동도가 높다는 점에서 우수한 특성을 가지나, 대면적 증착이 어렵고, 트랜지스터에 적용 시 스위칭 특성이 부족하다는 문제가 있었다. 이러한 문제를 극복하고자, 문헌[Chunsong Zhao et al., Nature Nanotechnology,　volume　15,　pages 53-58 (2020)]에서는 실리콘 집적 회로, 유리 및 플라스틱과 같은 다양한 기판에 초박형 텔루륨 박막을 증착시키는 기술로서 열증발을 이용하는 방법을 기재하고 있다. 그러나, 상기 기술에서는 -80℃의 극저온에서 텔루륨 박막을 증착하므로 실용성이 떨어진다.
이와 같은 상황에서, 본 발명의 발명자들은 기판 상에 텔루륨 및 텔루륨 산화물을 포함하는 텔루륨계 반도체 재료를 증착시킨 후 상부에 패시베이션층을 증착하는 방법을 통해, 고온에서의 열처리 없이 실용적인 공정으로 전기적 특성이 우수한 p형 반도체를 제조할 수 있다는 것을 발견하고, 본 발명을 완성하였다.
본 발명의 목적은 결정성이 높고 전기적 특성이 우수한 p형 텔루륨계 반도체 소자를 제조할 수 있는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법으로 제조된 텔루륨계 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 텔루륨계 반도체 소자를 포함하는 박막 트랜지스터를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 (i) 기판을 준비하는 단계; (ii) 상기 기판 상에 텔루륨 및 텔루륨 산화물 중 하나 이상을 포함하는 텔루륨계 반도체층을 증착시키는 단계; 및 (iii) 상기 텔루륨계 반도체층 상에 패시베이션층을 형성하는 단계를 포함하는, 텔루륨계 반도체 소자의 제조방법을 제공한다.
본 발명의 방법은 상기 기판 상에 절연층을 더 포함할 수 있다.
본 발명에 있어서, 상기 텔루륨계 반도체층은 Te 및 TeO2를 포함할 수 있다.
본 발명에 있어서, 상기 텔루륨계 반도체층은 Sn, Al, Sb, Hf, La, Y, Zr 및 Zn으로 구성된 군으로부터 선택된 1종 이상의 금속을 도핑 또는 합금의 형태로 더 포함할 수 있다.
본 발명에 있어서, 상기 텔루륨계 반도체층의 증착은 스퍼터링, 화학기상증착, 열진공 증착, 전자빔 증착 또는 원자층 증착에 의하여 수행될 수 있다.
본 발명에 있어서, 상기 텔루륨계 반도체층의 증착은 5 내지 15%의 산소 분압 조건 하에서 수행되는 것이 바람직하다.
본 발명에 있어서, 상기 텔루륨계 반도체층의 두께는 2 내지 7nm인 것이 바람직하다.
본 발명의 제조방법은, 상기 (ii) 단계 이후에, 100 내지 200℃로 열처리하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 패시베이션층은 Al2O3, HfO2, ZrO2, Ta2O5, La2O3, Y2O3, AlHfOx, HfZrOx 및 AlZrOx로 구성된 군으로부터 선택된 1종 이상을 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 패시베이션층의 형성은 원자층 증착, 화학기상증착, 열진공 증착, 스퍼터링 또는 전자빔 증착에 의해 수행될 수 있다.
본 발명에 있어서, 상기 패시베이션층의 형성은 100 내지 200℃의 온도에서 수행되는 것이 바람직하다.
본 발명에 있어서, 상기 패시베이션층의 두께는 1 내지 30nm인 것이 바람직하다.
본 발명은 또한, 상기 제조방법으로 제조되고, 기판; 상기 기판 상에 위치하는 텔루륨계 반도체층; 및 상기 텔루륨계 반도체층 상에 위치하는 패시베이션층을 포함하는 텔루륨계 반도체 소자를 제공한다.
본 발명의 텔루륨계 반도체 소자에 있어서, 상기 텔루륨계 반도체층은 Te 및 Te4+를 80:20 내지 90:10의 원자비로 포함하는 것이 바람직하다.
본 발명은 또한, 상기 텔루륨계 반도체 소자를 포함하는 박막 트랜지스터를 제공한다.
본 발명의 제조방법에 따르면, 고온에서의 열처리 또는 극저온의 조건이 요구되지 않는 실용적인 공정으로 전기적 특성이 우수한 텔루륨계 p형 반도체 소자를 제조할 수 있다. 또한, 제조 과정에서 텔루륨계 반도체층의 결정화도가 향상되어, 전계이동도, 전류점멸비와 같은 전기적 특성이 우수한 p형 반도체 소자 및 박막 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 개념도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 TEM(transmission electron microscopy) 이미지를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 다른 TEM 이미지를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터의 드레인-소스 전압(VDS)에 따른 전기적 전달 특성을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터의 게이트 전압(VGS)에 따른 전기적 출력 특성을 나타낸다.
도 6은 본 발명의 일 실시예에 따른 박막 트랜지스터에 대하여, 텔루륨계 반도체층 증착시 산소 분압에 따른 X선 회절(X-ray diffraction, XRD) 분석 결과를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터에 대하여, 9nm 두께의 텔루륨계 반도체층의 산소 분압에 따른 전기적 전달 특성을 나타낸다.
도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터에 대하여, 3.5nm 두께의 텔루륨계 반도체층의 산소 분압에 따른 전기적 전달 특성을 나타낸다.
다른 식으로 정의되지 않는 한, 본 명세서에서 사용된 모든 기술적 및 과학적 용어들은 본 발명이 속하는 기술 분야에서 숙련된 전문가에 의해서 통상적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로, 본 명세서에서 사용된 명명법은 본 기술 분야에서 잘 알려져 있고 통상적으로 사용되는 것이다.
본 명세서에서, 기판 또는 층과 같은 구성 요소가 다른 구성 요소 "상에" 있다고 할 때, 이는 다른 구성 요소의 바로 위에 있는 경우 뿐만 아니라 그 중간에 또 다른 구성요소가 존재하는 경우를 포함할 수 있다.
본 발명은 텔루륨계 반도체 소자를 제조하는 방법에 관한 것으로서, 본 발명에 따른 텔루륨계 반도체 소자의 제조방법은 (i) 기판을 준비하는 단계; (ii) 상기 기판 상에 텔루륨 및 텔루륨 산화물 중 하나 이상을 포함하는 텔루륨계 반도체층을 증착시키는 단계; 및 (iii) 상기 텔루륨계 반도체층 상에 패시베이션층을 형성하는 단계를 포함한다.
본 명세서에서, 텔루륨계 반도체란 텔루륨, 텔루륨 산화물, 및 이들에 다른 원소가 도핑 또는 합금된 상태와 같이, 텔루륨을 함유하는 반도체 재료를 포괄하는 개념이다.
본 발명에 따르면, 반도체층의 재료로서 텔루륨계 재료를 사용하여 텔루륨계 반도체층을 증착시키고, 텔루륨계 반도체층 상에 패시베이션층을 형성하는 경우, 상기 패시베이션층에 의해 텔루륨계 반도체층 내 육방정계 텔루륨의 결정이 성장되고 결정화도가 향상되는 현상을 이용하여, 반도체 소자의 전기적 특성을 향상시킬 수 있다. 또한, 본 발명의 공정에 따르면 300℃ 이상의 고온에서의 열처리 또는 극저온의 조건이 요구되지 않으며, 반도체 라인 친화적인 공정이 사용된다.
이하, 본 발명에 따른 텔루륨계 반도체 소자의 제조방법의 각 단계에 대하여 상세하게 설명한다.
상기 (i) 단계에서, 기판의 종류는 특별히 제한되지 않으며, 반도체 소자의 제조에 일반적으로 사용되는 베이스 기판일 수 있다. 예를 들어, 상기 기판으로는 글라스, PEN(polyethylene naphthalate), PET(polyethylene terephthalate), PS(polystyrene), PC(polycarbonate), PI(polyimide), PVC(polyvinyl chloride), PVP(polyvinylpyrrolidone), PE(polyethylene), 실리콘(Si), SiO2 등을 사용할 수 있다.
또는, 상기 기판은 반도체 소자의 베이스 기판 상에 형성된 절연층일 수 있다. 상기 절연층은 전기 전도도가 낮은 물질로서 일반적인 반도체 소자의 층간 절연막으로 사용되는 물질로 형성될 수 있다. 예를 들어, 상기 절연층은 실리콘 산화물, 실리콘 질화물, 하프늄 산화물, 알루미늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 티타늄 산화물, 루세늄 산화물 등으로 형성될 수 있고, 절연성 폴리머로 형성될 수도 있다. 예를 들어, 박막 트랜지스터 형성에 본 발명의 제조방법을 적용하는 경우, 기판은 실리콘 웨이퍼 표면에 형성된 실리콘 산화막일 수 있다.
상기 (ii) 단계에서는, 상기 기판 상에 텔루륨 및 텔루륨 산화물 중 하나 이상을 포함하는 텔루륨계 반도체 재료를 증착시켜 텔루륨계 반도체층을 형성하는 단계를 수행한다.
상기 텔루륨계 반도체 재료는 텔루륨 및 텔루륨 산화물 중 하나 이상을 포함할 수 있으며, 구체적으로 Te, TeO2, 또는 둘 다를 포함할 수 있다. 즉, 상기 텔루륨계 반도체 재료에서 텔루륨 원자는 산화수가 0인 Te 그대로의 상태(Te 또는 Te0로 표현함), TeO2를 구성하여 산화수가 +4인 상태(Te4+), 또는 Te와 Te4+가 혼재하는 상태에 있을 수 있다.
이러한 텔루륨계 반도체 재료는 가전자대의 최대 에너지 준위가 Te0 상태로부터 비롯된 5p 오비탈로 구성될 수 있어, 종래 알려진 산소의 2p 오비탈로 구성된 가전자대 최대 에너지 준위를 가지는 p형 산화물 반도체들 대비, 높은 이동도를 제공할 수 있다.
본 발명에서, 상기 텔루륨계 반도체층에는 양의 산화상태에 있는 금속, 예를 들어 +2, +3, 혹은 +4의 산화수를 갖는 하나 또는 그 이상의 금속이 도핑 또는 합금의 형태로 첨가될 수 있으며, 이로써 정공의 밀도를 제어할 수 있다. 예를 들어, 텔루륨계 반도체층에는 Sn, Al, Sb, Hf, La, Y, Zr, Zn 또는 이들의 조합이 도핑 또는 합금의 형태로 첨가될 수 있다.
상기 텔루륨계 반도체층의 증착은 당해 기술 분야에서 사용되는 다양한 증착 기술로 수행될 수 있다. 구체적으로, 스퍼터링(Sputtering), 화학기상증착(Chemical Vapor Deposition), 열진공 증착(Thermal Evaporation Deposition), 전자빔 증착(E-beam Evaporation Deposition), 원자층 증착(Atomic Layer Deposition) 등과 같은 공지된 증착 기술을 사용할 수 있으며, 이 중 스퍼터링이 가장 바람직하다. 예를 들어, 진공 챔버 내에서 텔루륨을 타겟으로 하고, 캐리어 가스인 아르곤 기체 및 반응성 가스인 산소 기체를 투입하는 반응성 스퍼터링을 사용하여 본 발명의 텔루륨계 반도체층을 증착시킬 수 있다.
본 발명에서, 텔루륨계 반도체층의 증착은 0 내지 150℃, 바람직하게는 20 내지 100℃, 더욱 바람직하게는 실온 내지 80℃의 온도에서 수행될 수 있다. 본 발명에 따르면 극저온 또는 고온 공정에 의하지 않더라도 우수한 물리적 특성을 갖는 반도체 소자를 제공할 수 있어, 종래 텔루륨 증착이 극저온에서 수행되는 문제를 해결할 수 있다.
본 발명의 일 실시 형태에서, 상기 텔루륨계 반도체층의 증착은 산소 분압이 2 내지 23%, 바람직하게는 5 내지 15%, 더욱 바람직하게는 7 내지 10%인 조건 하에서 수행될 수 있다. 상기 산소 분압은 증착 공정 시 주입된 전체 기체의 압력에 대한 산소 기체의 압력의 백분율로 정의된다. 일반적으로, 텔루륨계 반도체 재료의 증착 공정에서 투입하는 산소 분압이 높을수록 증착층의 표면 거칠기가 감소하여 투과율 및 에너지 밴드갭은 향상되는 반면, 결정성이 떨어지고 전계이동도 및 전류점멸비와 같은 전기적 특성이 저하되는 경향이 있다. 본 발명에서는 상기 범위의 산소 분압 조건에서 텔루륨계 반도체 재료를 증착시키고 그 상부에 패시베이션층을 형성하는 경우, 산소 투입에 의한 이점을 살리면서도 결정성 및 전기적 특성이 저하되지 않거나 일부 상승할 수 있다는 것을 발견하였다.
상기 (ii) 단계에서, 텔루륨계 반도체층을 증착한 후 추가적인 후공정을 거치지 않은 상태를 "증착상(as-deposited)"이라고 표현한다. 증착상에서는 결정질과 비정질이 혼합된 상태, 예를 들어 육방정계(hexagonal) Te 및 비정질(amorphous) TeO2가 혼합된 상태에 있을 수 있다.
구체적으로, 후술하는 패시베이션층을 형성하기 전의 텔루륨계 반도체층에서 텔루륨 원자들 중 일부는 Te 상태에 있고, 다른 일부는 Te4+의 상태에 있을 수 있으며, 상기 Te 및 Te4+(TeO2)가 텔루륨 원자비 기준으로 40:60 내지 78:22의 비율로 존재할 수 있다.
본 발명의 방법은, 상기 (ii) 단계 이후에, 텔루륨계 반도체층을 열처리하는 단계를 더 포함할 수 있다. 상기 열처리 과정에 의해, 텔루륨계 반도체층의 결정화도가 증가하고 비정질의 비율이 감소하며, 전계이동도, 전류점멸비와 같은 전기적 특성이 향상되는 효과가 나타난다.
상기 열처리는 대기, 산소, 또는 진공 분위기에서 약 50 내지 250℃, 바람직하게는 약 100 내지 200℃, 더욱 바람직하게는 130 내지 170℃의 온도에서 수행될 수 있다. 상기 열처리는 약 30분 내지 2시간, 바람직하게는 약 50분 내지 90분 동안 수행될 수 있다. 종래에는 반도체층 형성 시 300℃ 이상의 고온에서 열처리를 진행하였으나, 본 발명에서는 종래 기술 대비 저온에서 열처리를 진행하더라도 결정화도 및 전기적 특성이 향상된 반도체층을 제공할 수 있어 3차원 반도체 제조기술에 용이하게 적용될 수 있다.
본 발명의 일 실시 형태에서, 형성된 텔루륨계 반도체층의 두께는 40nm 이하, 바람직하게는 1 내지 20nm, 더욱 바람직하게는 2 내지 7nm일 수 있다. 일반적으로 반도체층의 두께가 얇으면 전류점멸비가 우수하고 반도체 소자의 소형화에 유리하다는 장점이 있으나, 전계이동도 및 on-current(전압 인가시의 전류)가 저하될 수 있다는 문제가 있다. 그러나, 본 발명에서는 텔루륨계 반도체층을 상기 범위로 증착시키는 경우에 얇은 두께로 인해 우수한 전류점멸비를 나타낼 뿐만 아니라, 증착 공정 중 산소 투입에 의한 전계이동도 및 on-current 저하를 극복할 수 있다는 것을 확인하였다.
상기 텔루륨계 반도체층은 2차원 p형 반도체 특성을 나타내며, 후술하는 박막 트랜지스터의 채널층으로 사용될 수 있고, 이외에 포토 트랜지스터의 채널층, 광검출기의 활성층, 가스 센서 등의 활성층 등으로 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 (iii) 단계에서, 상기 패시베이션층은 반도체층을 보호 및 안정화하는 역할을 하는 층으로서 반도체층을 덮도록 형성되며, 반도체층에 인접한 다른 층이 있는 경우에는 이들의 일부를 함께 덮는 형태로 형성될 수 있다. 예를 들어 박막 트랜지스터에서, 패시베이션층은 드레인 전극과 소스 전극 사이에 노출된 반도체층을 덮도록 형성되고, 드레인 전극과 소스 전극의 일부를 함께 덮는 형태로 형성될 수 있다. 이러한 경우, 패시베이션층은 금속 배선을 절연시키는 역할도 가질 수 있다.
본 발명에 따르면 반도체층 상에 패시베이션층을 형성함으로써 텔루륨계 반도체층의 결정화도를 향상시킬 수 있어, 전계이동도 및 전류점멸비가 높은 반도체 소자를 제조할 수 있다. 구체적으로, 패시베이션층이 형성되기 전의 텔루륨계 반도체층에는 반도성(semiconducting) Te와 비정질 TeO2가 혼합된 형태로 존재하는데, 패시베이션층 형성 후에는 육방정계 Te의 결정성이 향상되고, 텔루륨계 반도체층 내의 비정질 TeO2가 육방정계 Te로 환원되어, 결과적으로 텔루륨계 반도체층의 결정화도가 향상된다. 따라서, 패시베이션층 형성 후에는 텔루륨계 반도체층이 결정질과 비정질이 혼합된 상태에 있거나, 또는 결정질 상태에 있을 수 있다. 이러한 결정화도 향상은 패시베이션층 형성을 통해 계면 에너지가 안정화되어 결정이 성장하는 것에 기인한 것으로 추측된다.
이와 같은 관점에서, 상기 패시베이션층이 형성된 후의 상기 텔루륨계 반도체층은 Te0 및 Te4+(TeO2)를 텔루륨 원자비 기준 70:30 내지 99:1, 바람직하게는 80:20 내지 90:10의 비율로 포함할 수 있다.
본 발명의 일 실시 형태에서, 상기 패시베이션층은 Al2O3, HfO2, ZrO2, Ta2O5, La2O3, Y2O3 등의 금속 산화물, 또는 AlHfOx, HfZrOx, AlZrOx 등 상기 금속 산화물의 조합을 포함할 수 있고, 이중 Al2O3, HfO2 및 ZrO2가 바람직하며, Al2O3가 가장 바람직하다.
본 발명에서, 상기 패시베이션층은 당해 기술 분야에서 사용되는 다양한 증착 기술로 형성될 수 있다. 구체적으로, 원자층 증착, 화학기상증착, 열진공 증착, 스퍼터링, 전자빔 증착 등과 같은 공지된 증착 기술을 사용할 수 있으며, 이 중 바람직하게는 원자층 증착을 사용할 수 있다. 패시베이션층의 증착은 대기, 산소, 또는 진공 분위기에서 약 50 내지 250℃, 바람직하게는 약 100 내지 200℃, 더욱 바람직하게는 130 내지 170℃에서 수행될 수 있다.
본 발명에서, 상기 패시베이션층의 두께는 50nm 이하, 바람직하게는 1 내지 30nm, 더욱 바람직하게는 5 내지 15nm일 수 있다. 패시베이션층의 두께가 너무 얇은 경우, 반도체층을 외부의 수분이나 이물질로부터 보호하는 데 충분하지 않아, 소자의 전기적 특성이 저하될 수 있다. 반대로 너무 두꺼운 경우에는, 소자에 가해지는 스트레스가 증가하여 소자의 성능이 저하되는 문제가 발생할 수 있다.
본 발명은 또한, 상기 방법으로 제조된 텔루륨계 반도체 소자에 관한 것이다.
본 발명에 따른 텔루륨계 반도체 소자는 기판; 상기 기판 상에 위치하는 텔루륨계 반도체층; 및 상기 텔루륨계 반도체층 상에 위치하는 패시베이션층을 포함한다.
본 발명에 따른 텔루륨계 반도체 소자에서, 상기 기판에 대한 설명은 상기 제조방법에 대한 설명에서 상술한 바와 동일하므로, 자세한 설명은 생략한다.
본 발명에 따른 텔루륨계 반도체 소자에서, 텔루륨계 반도체층은 패시베이션층에 의해 결정화도가 향상된 상태로서, 상기 제조방법의 (ii) 단계에서의 텔루륨계 반도체층과는 상이한 물성을 가진다. 본 발명에 따른 텔루륨계 반도체 소자의 텔루륨계 반도체층은 결정질과 비정질이 혼합된 상태, 또는 결정질 상태에 있을 수 있다.
구체적으로, 상기 텔루륨계 반도체층은 Te 및 Te4+를 80:20 내지 90:10의 원자비로 포함할 수 있다.
본 발명에 따른 텔루륨계 반도체 소자에서, 텔루륨계 반도체층의 두께는 40nm 이하, 바람직하게는 1 내지 20nm, 더욱 바람직하게는 2 내지 7nm일 수 있다. 일반적으로 반도체층의 두께가 얇으면 전류점멸비가 우수하고 반도체 소자의 소형화에 유리하다는 장점이 있으나, 전계이동도 및 on-current가 저하될 수 있다는 문제가 있다. 그러나, 본 발명에서는 텔루륨계 반도체층의 두께가 상기 범위인 경우 우수한 전류점멸비를 나타낼 뿐만 아니라, 증착 공정 중 산소 투입에 의한 전계이동도 및 on-current 저하를 극복할 수 있다.
본 발명에 따른 텔루륨계 반도체 소자에서, 상기 패시베이션층에 대한 설명은 상기 제조방법에 대한 설명에서 상술한 바와 동일하므로, 자세한 설명은 생략한다.
본 발명은 또한, 상기 텔루륨계 반도체 소자를 포함하는 박막 트랜지스터에 관한 것이다.
박막 트랜지스터는 반도체로 이루어진 전자회로의 구성요소로, 전류의 흐름을 조절하는 역할을 한다. 박막 트랜지스터의 주요 구성 요소는 기판, 게이트 전극, 게이트 절연막, 소스 전극, 드레인 전극, 반도체 채널을 형성하는 활성층, 및 보호막으로, 게이트 전극에 전압을 인가하여 반도체 채널을 통해 소스 전극에서 드레인 전극으로 전자를 이동시키는 원리로 구동된다. 본 발명에서, 텔루륨계 반도체층이 박막 트랜지스터의 반도체 채널을 구성하는 활성층으로 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 개념도를 나타낸다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 박막 트랜지스터는 기판(10); 상기 기판(10) 상에 위치하는 절연층(20); 상기 절연층(20) 상에 위치하는 텔루륨계 반도체층(30); 상기 텔루륨계 반도체층(30) 상에 위치하는 소스 전극(40) 및 드레인 전극(50); 및 패시베이션층(60)을 포함한다. 이 때, 상기 소스 전극(40) 및 드레인 전극(50)은 텔루륨계 반도체층(30)의 양 단부에 상호 이격되어 배치된다. 상기 패시베이션층(60)은 상기 텔루륨계 반도체층(30)을 덮도록 형성되며, 소스 전극(40) 및 드레인 전극(50)을 일부 덮도록 형성될 수도 있다.
상기 박막 트랜지스터에서, 기판은 실리콘(Si) 웨이퍼, 글라스, PEN(polyethylene naphthalate), PET(polyethylene terephthalate), PS(polystyrene), PC(polycarbonate), PI(polyimide), PVC(polyvinyl chloride), PVP(polyvinylpyrrolidone), PE(polyethylene) 등을 사용할 수 있다. 상기 기판은 게이트 전극으로 작용하거나, 기판 상에 게이트 전극을 별도로 구비할 수도 있다.
예를 들어, 상기 기판 상에는 게이트 전극(미도시)이 위치할 수 있다. 상기 게이트 전극은 반도체 채널 사이의 전류를 조절하는 역할을 하는 것으로, 기판 상에 일 방향으로 연장되어 형성된다. 게이트 전극으로서는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴, 텅스텐 또는 이들의 합금과 같은 도전성 금속, 인듐주석산화물(ITO) 등의 금속 산화물 투명 전극, 또는 다결정 실리콘을 사용할 수 있다.
상기 절연층은 게이트 전극과 반도체 채널을 분리하는 역할을 하며, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 알루미늄 산질화물, 하프늄 산화물, 지르코늄 산화물 등으로 형성될 수 있고, 그 밖에 다른 물질로서 유전상수가 큰 고유전물질(high-k)로 형성될 수 있다.
상기 텔루륨계 반도체층은 박막 트랜지스터의 활성층으로서, 소스 전극과 드레인 전극 사이에 전자를 이동시키는 반도체 채널을 구성한다. 상기 텔루륨계 반도체층에 대한 설명은 상기 텔루륨계 반도체 소자에 대한 설명에서 상술한 바와 동일하므로, 자세한 설명은 생략한다.
상기 소스 전극은 전자를 공급하는 전극이며 상기 드레인 전극은 전자를 받는 전극으로서, 알루미늄, 네오디뮴, 은, 크롬, 티타늄, 탄탈륨, 몰리브덴 또는 이들의 합금과 같은 도전성 금속, 또는 인듐주석산화물(ITO) 등의 금속 산화물 투명 전극을 사용할 수 있다.
상기 패시베이션층은 텔루륨계 반도체층을 보호하고, 텔루륨계 반도체층의 결정화도를 향상시키는 역할을 하는 층이다. 상기 패시베이션층에 대한 설명은 텔루륨계 반도체 소자의 제조방법에 대한 설명에서 상술한 바와 동일하므로, 자세한 설명은 생략한다.
도 1에 도시된 박막 트랜지스터는 바텀게이트/탑컨택 구조를 가지나, 이에 한정되지 않고 바텀게이트/바텀컨택 구조, 탑게이트/탑컨택 구조, 또는 탑게이트/바텀컨택 구조의 박막 트랜지스터 또한 구현 가능하다. 탑게이트 구조에서는 상기 텔루륨계 반도체층이 게이트 전극의 하부에 위치하며 게이트 전극와 중첩되어 배치되고, 바텀컨택 구조에서는 소스/드레인 전극들이 상기 텔루륨계 반도체층의 하부에 위치하여 상기 텔루륨계 반도체층과 전기적으로 접속할 수 있다.
본 발명에 따른 박막 트랜지스터는 p형 박막 트랜지스터로서, n형 박막 트랜지스터와 함께 상보성 박막 트랜지스터(complementary TFT) 회로, 예를 들어 인버터를 구성할 수 있다. 이 때, n형 박막 트랜지스터로 ZnO, IZO, IGO, 또는 IGZO 등의 산화물 반도체 재료를 사용하여, CMOS 소자를 구성할 수 있다. 또한, 상기 p형 박막 트랜지스터는 유기발광다이오드 혹은 액정디스플레이의 화소전극에 전기적으로 연결된 스위칭 소자로서 사용할 수 있고, 또는 메모리 소자, 예를 들어 저항변화메모리(resistive-switching random access　memory, RRAM), 상변화메모리(phase-change random access　memory, PRAM), 또는 자성 메모리(magnetic random access　memory, MRAM)의 일측 전극에 전기적으로 연결된 스위칭 소자로 사용될 수도 있다.
실시예
이하 실시예를 통하여 본 발명을 보다 상세하게 설명한다. 단, 이들 실시예는 본 발명을 예시적으로 설명하기 위하여 일부 실험방법과 조성을 나타낸 것으로, 본 발명의 범위가 이러한 실시예에 제한되는 것은 아니다.
제조예 1: 텔루륨계 반도체층을 포함하는 박막 트랜지스터 제조
게이트 전극인 p형 Si 웨이퍼를 열산화하여 p형 Si 웨이퍼 상에 게이트 절연 층인 100nm 두께의 SiO2층을 성장시켰다.
상기 SiO2층 상에 새도우 마스크를 배치하고, 챔버 내에 반응가스인 산소와 캐리어 가스인 아르곤(Ar)을 공급하면서, Te 타겟을 사용하여 상온에서 스퍼터링을 통해 약 4nm 두께의 TeOx 박막을 증착하였다. 상기 스퍼터링은 투입 전력 50W, 프로세스 압력 2mTorr의 조건에서 수행하였으며, 산소 분압은 9%로 조절하였다.
상기 TeOx 박막 상에 새도우 마스크를 배치하고 Ar 분위기 하에서 전극 패턴을 증착하여, 상기 TeOx 박막의 양측 단부에 소스/드레인 전극(ITO)을 형성하였다.
그 후, TeOx 박막을 150℃에서 1시간 동안 열처리하고, 소스/드레인 전극들 사이에 노출된 TeOx 박막 상에, 150℃에서 원자층 증착을 사용하여 두께 10nm의 Al2O3층을 형성함으로써, 텔루륨계 반도체층을 포함하는 박막 트랜지스터를 제조하였다.
실험예 1: TEM(Transmission Electron Microscopy) 이미지 분석
텔루륨계 반도체층의 결정화도를 확인하기 위하여 TEM 이미지 분석을 수행하였다.
상기 제조예 1에서 열처리 전의 증착상 텔루륨계 반도체층(a), 열처리 수행 후의 텔루륨계 반도체층(b) 및 상부에 패시베이션층을 형성한 후의 텔루륨계 반도체층(c)의 TEM 이미지를 도 2 및 도 3에 나타내었다.
도 2를 참고하면, 증착 후 열처리한 경우 증착상에 비하여 텔루륨계 반도체층에서 육방정계 Te의 결정성이 증가하고, 상부에 패시베이션층을 형성하는 경우 결정성이 더 향상된 것을 확인할 수 있었다. 패시베이션층 형성에 의한 육방정계 Te 결정성 증가는 계면 에너지 안정화에서 비롯된 결정 성장과 관련된 것으로 추측된다.
도 3을 참고하면, 텔루륨계 반도체층이 증착상이거나 증착 후 열처리만 수행된 경우 반도성 Te와 비정질 TeO2가 혼합된 형태로 관찰되었으나, 상부에 패시베이션층이 형성된 경우에는 비정질 TeO2가 관찰되지 않았다. 따라서, 패시베이션층 형성에 의해 비정질 TeO2가 육방정계 Te(2차원 Te, tellurene)로 환원되어, TeO2와 비교하여 준안정(metastable) 상인 육방정계 Te의 성장이 촉진되는 것을 확인하였다.
이러한 결과를 통해, 증착 후 열처리에 의해 텔루륨계 반도체층 내 육방정계 Te의 결정이 성장되고 결정화도가 향상되며, 상부에 패시베이션층을 형성하는 경우 결정화도를 더 향상시킬 수 있음을 알 수 있다.
실험예 2: 전기적 특성 측정
2-1. 전기적 전달 특성
제조예 1의 박막 트랜지스터의 전달 특성을 확인하기 위하여, 드레인-소스 전극 간의 전압(VDS)을 각각 -0.1V 및 -10V로 가하면서 이동도(μFE.Lin, μFE.Sat) 및 전류점멸비(ION/OFF)를 측정하였으며, 그 결과를 도 4에 나타내었다. 비교를 위하여, 텔루륨계 반도체층 상에 패시베이션층이 형성되지 않은 박막 트랜지스터에 대하여도 동일한 측정을 수행하여, 그 결과를 도 4에 함께 나타내었다.
도 4를 참고하면, 텔루륨계 반도체층 상에 패시베이션층을 형성하는 경우, 그렇지 않은 경우에 비하여 전계이동도인 μFE.Lin 이 12.6cm2/Vs에서 16.0cm2/Vs로, μFE.Sat이 4.7cm2/Vs에서 8.8cm2/Vs로 상승하였으며, 전류점멸비가 1.1×104에서 1.1Х105로 향상되었다.
또한, 히스테리시스(hysteresis) 현상이 40V에서 10V 수준으로 제어되며, 문턱전압 이하에서의 특성(subthreshold)이 향상되었다. 또한, 게이트 전극에 음의 전압을 인가할 때 턴온(turn-on) 되는 것으로 보아, p형 박막 트랜지스터로서의 특성을 나타내는 것을 확인하였다.
즉, 텔루륨계 반도체층 상에 패시베이션층을 형성하면 전기적 특성이 우수한 p형 반도체를 얻을 수 있음을 확인하였다.
2-2. 전기적 출력 특성
패시베이션층을 형성하기 전과 후의 제조예 1의 박막 트랜지스터의 출력 특성을 비교하기 위하여, 0V, -10V, -20V, -30V, -40V 및 -50V의 VGS에 대한 IDS 값을 측정하여 그 결과를 도 5에 나타내었다.
도 5에서, 패시베이션층이 형성된 트랜지스터의 출력 특성이 약 1.5배 가량 향상된 것을 확인할 수 있다. 따라서, 출력 특성에서도 패시베이션층이 형성된 경우 더 높은 전류 값을 가지는 것을 확인하였다.
제조예 2: 층두께 및 산소분압 조절에 의한 텔루륨계 반도체층을 포함하는 박막 트랜지스터 제조
게이트 전극인 p형 Si 웨이퍼를 열산화하여 p형 Si 웨이퍼 상에 게이트 절연 층인 두께 100nm의 SiO2층을 성장시켰다.
상기 SiO2층 상에 새도우 마스크를 배치하고, 챔버 내에 반응가스인 산소와 캐리어 가스인 아르곤(Ar)을 공급하면서, Te 타겟을 사용하여 스퍼터링을 통해 두께 약 3.5nm 및 9nm의 TeOx 박막을 각각 증착하였다. 상기 스퍼터링은 투입 전력 20W, 프로세스 압력 2mTorr의 조건에서 수행하였으며, 산소 분압은 각각 0%, 9%, 23%, 33% 및 50%로 조절하였다.
상기 TeOx 박막 상에 새도우 마스크를 배치하고 Ar 분위기 하에서 전극 패턴을 증착하여, 상기 TeOx 박막의 양측 단부에 소스/드레인 전극(ITO)을 형성하였다.
그 후, TeOx 박막을 150℃에서 1시간 동안 열처리하고, 소스/드레인 전극들 사이에 노출된 TeOx 박막 상에, 150℃에서 원자층 증착을 사용하여 두께 10nm의 Al2O3층을 형성하였다. 이로써, 텔루륨계 반도체층의 두께 및 산소 분압을 달리하여 제조된 총 10종의 박막 트랜지스터를 제조하였다.
실험예 3: X선 회절(X-ray diffraction, XRD) 결정성 분석
제조예 2 중 텔루륨계 반도체층의 두께가 3.5nm인 박막 트랜지스터 5종에 대하여, 공정 중 산소 분압에 따른 XRD 분석을 수행하고 결정성 분석 결과를 도 6에 나타내었다. 비교를 위하여, 증착상 텔루륨계 반도체층을 갖는 박막 트랜지스터와, 텔루륨계 반도체층 증착 후 열처리만 수행하고 상부에 패시베이션층이 형성되지 않은 박막 트랜지스터에 대해서도 XRD 분석을 수행하여, 그 결과를 도 6에 함께 나타내었다.
도 6을 참고하면, 텔루륨계 반도체층이 증착상인 경우, 산소 분압이 0%일 때는 육방정계 Te로 증착되며, 산소 분압이 증가될수록 결정성이 떨어지고, 특히 23% 이상에서는 비정질 상태로 증착되는 결과를 보였다.
반면, 텔루륨계 반도체층 증착 후 열처리하거나, 또는 열처리하고 상부에 패시베이션층을 형성하는 경우, 동일한 산소 분압 조건의 증착상에 비하여 육방정계 Te가 성장된 결과를 보였다.
이러한 결과를 통해, 증착 후 열처리 및 패시베이션층 형성에 의해 텔루륨계 반도체층의 결정화도가 향상됨을 확인하였다.
실험예 4: 전기적 전달 특성 분석
제조예 2의 박막 트랜지스터 10종에 대한 전기적 전달 특성을 확인하기 위하여, 드레인-소스 전극 간의 전압(VDS)을 각각 -0.1V 및 -10V로 가하면서 이동도(μFE.Lin, μFE.Sat) 및 전류점멸비(ION/OFF)를 측정하였으며, 그 결과를 도 7 및 도 8에 나타내고, 구체적인 수치를 하기 표 1에 나타내었다.
Te층 두께 전기적 특성 산소 분압
0% 9% 23% 33% 50%
9nm μFE.Lin
(cm2/Vs)		 21.5 12.1 2.8 4.3 0.1
μFE.Sat
(cm2/Vs)		 10.8 3.7 6.6 1.8 0.04
ION/OFF 2.0 Х 102 4.7 Х 102 1.1 Х 103 1.8 Х 103 1.2 Х 103
3.5nm μFE.Lin
(cm2/Vs)		 5.9 ± 0.3 10.2 ± 1.1 2.5 ± 0.1 0.7 ± 0.1 -
μFE.Sat
(cm2/Vs)		 3.6 ± 0.1 6.5 ± 0.7 1.6 ± 0.0 0.6 ± 0.1 -
ION/OFF (1.1 ± 0.1) Х105 (1.1 ± 0.1) Х105 (1.0 ± 0.1) Х105 (7.0 ± 0.1) Х104 -
도 7 및 표 1을 참고하면, 두께 9nm 박막의 경우 산소 분압이 증가할수록 전류점멸비가 증가하고, on-current 및 이동도는 감소하는 경향을 보였다. 이러한 결과는 정공 이동 경로인 가전자대최대(Valence Band Maximum, VBM) 내에 산소 2p 오비탈 증가에 따른 텔루륨 5p 오비탈의 중첩(intercalation) 감소에 기인한 것으로 추측된다.
한편, 도 8에서, 두께 3.5nm 박막은 산소 분압이 0%인 경우보다 9%일 때 on-current 및 이동도가 증가된 결과를 보였다. 또한, 9nm 박막과 비교해보면, 3.5nm 박막의 전류점멸비가 약 10배 내지 103배 우수한 결과를 나타내었다. 즉, 3.5nm 박막은 얇은 두께에 의해 우수한 전류점멸비를 나타내면서도, 산소 분압이 9%인 조건에서 증착하는 경우 공정 중 산소 투입에 의한 전계이동도 및 on-current 저하 문제를 극복하는 결과를 보였다.
또한, 도 8의 결과를 실험예 2의 전기적 전달 특성 결과인 도 4와 비교하면, 박막 트랜지스터 제조 시 스퍼터링의 투입 전력이 50W에서 20W로 감소함에 따라 on-current 전류 및 이동도가 감소하는 결과를 확인하였다.
이상으로 본 발명의 내용의 특정부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서, 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.

Claims (15)

  1. (i) 기판을 준비하는 단계;
    (ii) 상기 기판 상에 텔루륨 및 텔루륨 산화물 중 하나 이상을 포함하는 텔루륨계 반도체층을 증착시키는 단계; 및
    (iii) 상기 텔루륨계 반도체층 상에 패시베이션층을 형성하는 단계
    를 포함하는, 텔루륨계 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 기판 상에 절연층을 더 포함하는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 텔루륨계 반도체층이 Te 및 TeO2를 포함하는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 텔루륨계 반도체층이 Sn, Al, Sb, Hf, La, Y, Zr 및 Zn으로 구성된 군으로부터 선택된 1종 이상의 금속을 도핑 또는 합금의 형태로 더 포함하는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 텔루륨계 반도체층의 증착이 스퍼터링, 화학기상증착, 열진공 증착, 전자빔 증착 또는 원자층 증착에 의하여 수행되는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 텔루륨계 반도체층의 증착이 5 내지 15%의 산소 분압 조건 하에서 수행되는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 텔루륨계 반도체층의 두께가 2 내지 7nm인 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 (ii) 단계 이후,
    100 내지 200℃로 열처리하는 단계를 더 포함하는, 텔루륨계 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 패시베이션층이 Al2O3, HfO2, ZrO2, Ta2O5, La2O3, Y2O3, AlHfOx, HfZrOx 및 AlZrOx로 구성된 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 패시베이션층의 형성이 원자층 증착, 화학기상증착, 열진공 증착, 스퍼터링 또는 전자빔 증착에 의해 수행되는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  11. 제 1 항에 있어서,
    상기 패시베이션층의 형성이 100 내지 200℃의 온도에서 수행되는 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  12. 제 1 항에 있어서,
    상기 패시베이션층의 두께가 1 내지 30nm인 것을 특징으로 하는, 텔루륨계 반도체 소자의 제조방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항의 제조방법으로 제조되고,
    기판;
    상기 기판 상에 위치하는 텔루륨계 반도체층; 및
    상기 텔루륨계 반도체층 상에 위치하는 패시베이션층
    을 포함하는 텔루륨계 반도체 소자.
  14. 제 13 항에 있어서,
    상기 텔루륨계 반도체층이 Te 및 Te4+를 80:20 내지 90:10의 원자비로 포함하는 것을 특징으로 하는, 텔루륨계 반도체 소자.
  15. 제 13 항의 텔루륨계 반도체 소자를 포함하는 박막 트랜지스터.
PCT/KR2021/008558 2020-08-25 2021-07-06 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터 WO2022045568A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/020,547 US20230352596A1 (en) 2020-08-25 2021-07-06 Method for manufacturing tellurium-based semiconductor device, tellurium-based semiconductor device manufactured thereby, and thin film transistor
CN202180049892.2A CN116636014A (zh) 2020-08-25 2021-07-06 碲基半导体器件的制造方法、由此制造的碲基半导体器件以及薄膜晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200107361A KR102628292B1 (ko) 2020-08-25 2020-08-25 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
KR10-2020-0107361 2020-08-25

Publications (1)

Publication Number Publication Date
WO2022045568A1 true WO2022045568A1 (ko) 2022-03-03

Family

ID=80353485

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/008558 WO2022045568A1 (ko) 2020-08-25 2021-07-06 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Country Status (4)

Country Link
US (1) US20230352596A1 (ko)
KR (1) KR102628292B1 (ko)
CN (1) CN116636014A (ko)
WO (1) WO2022045568A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
KR20160009500A (ko) * 2014-07-11 2016-01-26 가부시키가이샤 리코 Ｎ형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템
KR20170054161A (ko) * 2015-11-09 2017-05-17 서울대학교산학협력단 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법
JP2017152708A (ja) * 2013-02-19 2017-08-31 国立研究開発法人産業技術総合研究所 相変化チャネルトランジスタ及びその駆動方法。
KR101927579B1 (ko) * 2016-02-19 2018-12-10 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234546B (en) * 2000-08-18 2005-06-21 Ritek Corp Polysilicon formation method
KR20090079035A (ko) * 2008-01-16 2009-07-21 삼성전자주식회사 강유전체 메모리 장치
KR20110107130A (ko) * 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101910969B1 (ko) * 2011-12-29 2018-10-24 삼성디스플레이 주식회사 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
JP2017152708A (ja) * 2013-02-19 2017-08-31 国立研究開発法人産業技術総合研究所 相変化チャネルトランジスタ及びその駆動方法。
KR20160009500A (ko) * 2014-07-11 2016-01-26 가부시키가이샤 리코 Ｎ형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템
KR20170054161A (ko) * 2015-11-09 2017-05-17 서울대학교산학협력단 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법
KR101927579B1 (ko) * 2016-02-19 2018-12-10 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20220026404A (ko) 2022-03-04
US20230352596A1 (en) 2023-11-02
CN116636014A (zh) 2023-08-22
KR102628292B1 (ko) 2024-01-23

Similar Documents

Publication Publication Date Title
US7250627B2 (en) Semiconductor device
US7309895B2 (en) Semiconductor device
US7888207B2 (en) Transistor structures and methods for making the same
US20030218222A1 (en) Transistor structures and methods for making the same
WO2010119952A1 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
CN102097487A (zh) 氧化物半导体薄膜晶体管及其制造方法
JP2007073312A (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
Azmi et al. Performance improvement of p-channel tin monoxide transistors with a solution-processed zirconium oxide gate dielectric
WO2021172665A1 (ko) 텔루륨 산화물 및 이를 채널층으로 구비하는 박막트랜지스터
WO2020159214A1 (ko) 다결정 금속 산화물층을 포함하는 선택소자 및 이를 포함하는 크로스포인트 메모리
WO2016153172A1 (ko) 높은 전계 효과 이동도를 가지는 basno3 박막 트랜지스터 및 그의 제조 방법
WO2015182888A1 (ko) 산화물 반도체 박막 트랜지스터의 제조방법
WO2022045568A1 (ko) 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
WO2023195761A1 (ko) 산화물 소결체 및 이를 포함하는 박막 트랜지스터
WO2021040183A1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
WO2023106781A1 (ko) 스피넬 단일 결정상의 izto 산화물 반도체를 구비하는 박막트랜지스터
WO2021167315A1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR102509588B1 (ko) 이종접합 igzo 채널층을 구비하는 박막트랜지스터
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
WO2020101164A1 (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
KR102420428B1 (ko) 산화물 반도체 기반의 p-n 접합을 이용한 반도체 소자, 이의 제조방법 및 이를 포함하는 광 검출기
WO2020159133A1 (ko) 칼코게나이드 반도체 및 이를 구비하는 박막트랜지스터
WO2024034807A1 (ko) 비정질 텔루륨 옥사이드를 포함하는 반도체, 그를 포함하는 박막트랜지스터 및 그의 제조방법
KR102145387B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101139185B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21861869

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180049892.2

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21861869

Country of ref document: EP

Kind code of ref document: A1