JP2017152708A - 相変化チャネルトランジスタ及びその駆動方法。 - Google Patents

相変化チャネルトランジスタ及びその駆動方法。 Download PDF

Info

Publication number
JP2017152708A
JP2017152708A JP2017055572A JP2017055572A JP2017152708A JP 2017152708 A JP2017152708 A JP 2017152708A JP 2017055572 A JP2017055572 A JP 2017055572A JP 2017055572 A JP2017055572 A JP 2017055572A JP 2017152708 A JP2017152708 A JP 2017152708A
Authority
JP
Japan
Prior art keywords
phase change
film portion
gate electrode
change material
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017055572A
Other languages
English (en)
Other versions
JP6284213B2 (ja
Inventor
富永　淳二
Junji Tominaga
淳二 富永
ポール　フォンス
Fons Paul
フォンス ポール
太田　裕之
Hiroyuki Ota
裕之 太田
行則 森田
Yukinori Morita
行則 森田
真司 右田
Shinji Migita
真司 右田
正勝 伊藤
Masakatsu Ito
正勝 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JP2017152708A publication Critical patent/JP2017152708A/ja
Application granted granted Critical
Publication of JP6284213B2 publication Critical patent/JP6284213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高いチャネル移動度と高いオン／オフ比とを両立しうる相変化チャネルトランジスタ及びその駆動方法を提供する。
【解決手段】電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層２０と、チャネル層２０に接続されたソース電極２４及びドレイン電極２６と、チャネル層２０の第１の面上に形成された絶縁膜１２と、絶縁膜１２上に形成された第１のゲート電極（シリコン基板１０）と、ソース電極２４とドレイン電極２６との間のチャネル層２０の第２の面上に形成された第２のゲート電極２２とを有する。
【選択図】図１

Description

本発明は、相変化チャネルトランジスタ及びその駆動方法に関する。
現在のコンピュータの消費電力は、情報を操作し蓄積するために必要なエネルギーのほかに、デバイスや配線で散逸されるジュール熱によって大きくなっている。このエネルギー散逸は、電子の流れが格子欠陥やフォノンによって散乱される過程で生じる。よって、昨今の省電力化の要請に応えるためには、デバイス中における電子散乱を如何にして抑制するかが重要である。
電子散乱を抑制するための一つの解決策として、近年、ディラック電子系と呼ばれる結晶系の伝導特性を活用することが提案されている。この新規材料において電子散乱が抑制されるのは、キャリアの有効方程式が質量ゼロのディラック方程式と同形となり、バンド構造の特異点まわりでトポロジカルな量子力学的位相がちょうどπとなるからである。このことは、量子力学的干渉によって電子の後方散乱が大幅に抑制され、デバイスチャネルの移動度が高くなり、電力消費が減ることを意味している。
ディラック電子系の中で特に注目を集めているのが、２００４年に作製されたグラフェンと、２００７年に理論的に提案されたトポロジカル絶縁体である。
特開２００９−０５９９０２号公報 特開２０１０−１０９１７７号公報
A. H. Castro Neto et al., Rev. Mod. Phys. 81, 109-162 (2009) M. Z. Hasan et al., Rev. Mod. Phys. 82, 3045-3067 (2010) F. Shcwierz, Nature Nanotechnology 5, 487-496 (2010) M. Kim et al., PNAS January 17, 2012 vol. 109 No. 3, 671-674 J. Tominaga et al. Nature Nanotechnology, 6, 501 (2011). S. Datta, "Quantum Transport - Atom to Transistor", Cambridge University Press
上述のように、ディラック電子系の量子効果を活用することにより電子散乱を抑制できることが理論的に予想されている。そして、グラフェンやトポロジカル絶縁体がディラック電子系としてのバンド構造を有していることは、第一原理計算と実験の両方から確認もされている。
しかしながら、ディラック電子系の量子効果は、そのデバイス化においては、十分に活用できていなかった。まず、トポロジカル絶縁体は、その存在が予言されたのが２００７年と比較的最近であり、現在でも非常に基礎的な研究段階にある。また、グラフェンは、デバイス化の研究においてはトポロジカル絶縁体に先行してはいるが、作製されたデバイス中では量子効果を活用して電子散乱を抑制できる段階には至っていなかった。それどころか、トランジスタとして使用するために必要とされる最低限の３つの機能、スイッチング（高いオン／オフ比）、ドレイン電流の飽和、素早い応答性、を同時に達成することすら実現できてはいなかった。
また、グラフェントランジスタは現在のところ、オン／オフ比を高めようとするとチャネル移動度が犠牲になる、チャネル移動度が最大化されるようなトランジスタチャネルにおいてはドレイン電流が飽和しない、というジレンマを抱えており、実際的応用に必要な条件を満たすことができていなかった。
本発明の目的は、高いチャネル移動度と高いオン／オフ比とを両立しうる相変化チャネルトランジスタ及びその駆動方法を提供することにある。
実施形態の一観点によれば、電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層と、前記チャネル層に接続されたソース電極及びドレイン電極と、前記チャネル層の第１の面上に形成された絶縁膜と、前記絶縁膜上に形成された第１のゲート電極とを有する相変化チャネルトランジスタが提供される。
また、実施形態の他の観点によれば、電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層と、前記チャネル層に接続されたソース電極及びドレイン電極と、前記チャネル層の第１の面上に形成された絶縁膜と、前記絶縁膜上に形成された第１のゲート電極と、前記ソース電極と前記ドレイン電極との間の前記チャネル層の第２の面上に形成された第２のゲート電極とを有する相変化チャネルトランジスタの駆動方法であって、前記第１のゲート電極と前記第２のゲート電極との間に印加する電界により、前記チャネル層の前記相変化材料を、通常の絶縁体とトポロジカル絶縁体との間で変化させることにより、前記ソース電極と前記ドレイン電極との間に流れる電流のスイッチングを行う相変化チャネルトランジスタの駆動方法が提供される。
開示の相変化チャネルトランジスタ及びその駆動方法によれば、高いチャネル移動度と高いオン／オフ比とを両立することができる。
図１は、第１実施形態による相変化チャネルトランジスタの構造を示す概略断面図である。 図２は、Ｓｂ２Ｔｅ３におけるＺ２不変量と外部電界との関係を示すグラフである。 図３は、Ｓｂ２Ｔｅ３の構造を示す概略図である。 図４は、第１実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図（その１）である。 図５は、第１実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図（その２）である。 図６は、第１実施形態による相変化チャネルトランジスタの製造方法を示す工程断面図（その１）である。 図７は、第１実施形態による相変化チャネルトランジスタの製造方法を示す工程断面図（その２）である。 図８は、第２実施形態による相変化チャネルトランジスタの構造を示す概略断面図である。 図９は、第２実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図（その１）である。 図１０は、第２実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図（その２）である。 図１１は、第２実施形態による相変化チャネルトランジスタの製造方法を示す工程断面図（その１）である。 図１２は、第２実施形態による相変化チャネルトランジスタの製造方法を示す工程断面図（その２）である。 図１３は、第３実施形態による相変化チャネルトランジスタの構造を示す概略断面図である。 図１４は、第３実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図（その１）である。 図１５は、第３実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図（その２）である。
［第１実施形態］
第１実施形態による相変化チャネルトランジスタ及びその製造方法について図１乃至図７を用いて説明する。
図１は、本実施形態による相変化チャネルトランジスタの構造を示す概略断面図である。図２は、Ｓｂ２Ｔｅ３におけるＺ２不変量と外部電界との関係を示すグラフである。図３は、Ｓｂ２Ｔｅ３の構造を示す概略図である。図４及び図５は、本実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図である。図６及び図７は、本実施形態による相変化チャネルトランジスタの製造方法を示す工程断面図である。
はじめに、本実施形態による相変化チャネルトランジスタの構造について図１乃至図３を用いて説明する。
シリコン基板１０上には、酸化シリコン層１２が形成されている。酸化シリコン層１２は、厚膜部１６Ａと、厚膜部１６Ａを挟むように配置された薄膜部１６Ｂと、厚膜部１６Ａと薄膜部１６Ｂとの境界部に配置された傾斜部１６Ｃとを有する酸化シリコン層１２が形成されている。
酸化シリコン層１２上には、相変化材料層２０が形成されている。厚膜部１６Ａの相変化材料層２０上には、ゲート電極２２が形成されている。ゲート電極２２を挟むように配置された薄膜部１６Ｂの相変化材料層２０上には、ソース電極２４及びドレイン電極２６が形成されている。
なお、シリコン基板１０は、バックゲート電極としても用いられるものである。シリコン基板１０の代わりに、シリコン基板１０上に絶縁層を介して形成された導電層を形成してもよい。本願明細書では、バックゲート電極として用いる導電層を、「ゲート電極」と呼ぶこともある。
本実施形態による相変化チャネルトランジスタは、相変化材料層２０をチャネル層とし、ソース電極２４とドレイン電極２６との間に流れる電流を、シリコン基板１０とゲート電極２２との間に印加する電界によって制御するものである。
これまでのグラフェントランジスタの開発においては、非ディラック電子系について最適化されてきた従来型のトランジスタ動作モデルを用いたアプローチが取られていた。
しかしながら、そもそもディラック電子系と非ディラック電子系とでは、キャリアの有効方程式からしてまったく異なっている。実際、グラフェンでは、キャリアの有効方程式はトポロジカル絶縁体の表面状態と同様に質量ゼロのディラック方程式と同形の１階の微分方程式となるのに対して、非ディラック電子系である通常の半導体では、有効方程式はシュレーディンガー方程式と同形の２階の微分方程式である。そして、この２階の微分方程式の形を、無理に、質量ゼロのディラック電子系のバンド構造に当てはめれば、その有効質量は無限大となってしまう。
このように、非ディラック電子系のためのモデルを、ディラック電子系に適用するという従来のアプローチは、グラフェントランジスタの性能を劣化させているだけでなく、理論的に破綻している。
このようなことに鑑み、本願発明者等は、ディラック電子系の伝導特性の源であるトポロジカル位相に着目した。トポロジカル位相とは、ハミルトニアンの外部パラメーターが変化する際の波動関数の位相変化であり、ベリー位相とも呼ばれている。この位相から計算されるＺ２不変量は、トポロジカル絶縁体と通常の絶縁体という２つのトポロジカル量子相を特徴づけており、量子相ごとに別々の値をとる。
トポロジカル絶縁体では、質量ゼロのディラック電子系の特殊なバンド構造は、内核電子の相対論的効果から生じる。これは、トポロジカル絶縁体に含まれる重元素では、内核電子が相対論的効果が無視できないほどの速い速度（〜光速の１０％）で運動しているからである。この相対論的効果のうちで、非相対論的なシュレーディンガー方程式に対する補正として最も大きいのは、電子の軌道運動量とスピンの相互作用である。そのため、トポロジカル絶縁体では、スピン軌道相互作用がなければ縮退していたはずのエネルギー準位が分裂して、バンド構造が変化する。その結果、物質内部に対応するバンドには絶縁体のようにギャップがあるのに、表面準位に対応する２つのバンドは伝導体のように交差するという、特殊なバンド構造がもたらされる(非特許文献１〜３)。
トポロジカル絶縁体という名称は、位相幾何学、トポロジーに由来している。これは、位相幾何学における不変量が、図形の連続的変形によってはしないのと同様に、バンド構造を特徴づける指標が、電子ハミルトニアンの連続的変形によっては変化しないからである。
現在では、トポロジカル絶縁体は、理論的に可能というだけでなく、現実に存在することが確認されている。ただ、熔融合金の冷却法等によって作製された単結晶は、トポロジカル絶縁体となっても、伝導状態が真空との界面に限られるため、電子デバイスに直ちに応用できるものではなかった。
本願発明者等は、真空との界面だけでなく、総ての合金層の境界がトポロジカル伝導状態となりうる超格子構造を探し当て、その超格子構造を用いたデバイスを提案している（特許文献１及び特許文献２）。このような超格子構造を用いることにより、デバイス内においてトポロジカル伝導状態を実現することが可能となり、低消費電力化を実現することができる。
また、本願発明者等は、外部電場によるトポロジカル量子相の転移を用いることで、グラフェントランジスタ性能のジレンマを解消できることを新たに見出した。
通常、トポロジカル量子相の転移とは、ビスマス・テルル合金、アンチモン・テルル合金で実験的に示されているように、それらの合金組成によって、通常の絶縁体がトポロジカル絶縁体に変化することとして知られている。ところが、最近の理論計算により、外部電場の変化もまた、超格子構造をもつ固体に量子相転移を引き起こしうることが示唆されている（非特許文献４）。
図２は、Ｓｂ２Ｔｅ３に外部電場を印加したときのＺ２不変量の変化を示すグラフである(非特許文献４から引用)。図において、Ｚ２不変量が０のときは通常の絶縁体を表し、Ｚ２不変量が１のときはトポロジカル絶縁体を表す。図中、実線が３ＱＬｓの場合であり、点線が４ＱＬｓの場合である。ＱＬとは、図３に示すように、５原子層で形成されるＳｂ２Ｔｅ３の単位構造層（図中、「ONE QUINTUPLE LAYER」と表す）であり、「３ＱＬｓ」はこの単位構造層が３層積層されたものであり、「４ＱＬｓ」はこの単位構造層が４層積層されたものである。外部電場は、図３に示すように、単位構造層に対して垂直方向に印加している。
図２に示すように、３ＱＬｓのＳｂ２Ｔｅ３では、外部電場の印加によって通常の絶縁体からトポロジカル絶縁体へと変化する。逆に、４ＱＬｓのＳｂ２Ｔｅ３では、外部電場の印加によってトポロジカル絶縁体から通常の絶縁体へと変化する。Ｓｂ２Ｔｅ３では、単位構造層が３層以下の場合には外部電場の印加によって通常の絶縁体からトポロジカル絶縁体へと変化し、単位構造層が４層以上の場合には外部電場の印加によってトポロジカル絶縁体から通常の絶縁体へと変化することが確認されている。
本願発明者等は、上述の超格子構造がトポロジカル絶縁体となることを、第一原理計算からのバンド構造と、円偏光の反射率の変化の両方で確認した（非特許文献５）。検証を行った超格子構造は、ゲルマニウムとテルルからなる結晶合金層とアンチモンとテルルからなる結晶合金層とを、それぞれのもつ＜１１１＞面軸とｃ軸とを整合させて積層構造として形成したものである。第一原理計算によれば、アンチモン−テルル合金層が１ブロック数以上のときに超格子構造はトポロジカル絶縁体となり、６ブロックより厚いときには通常の絶縁体となることを見いだした。そして、本願発明者等は、シリコンウェーハ上にアンチモン−テルル合金層の厚さを変えた前記超格子型相変化膜を形成し、外部磁場を面に対して垂直方向に加え、時間反転対称性を壊すことでスピン電子密度を変化させ、この状態に円偏光の光を入射させて反射率の変化を測定した。すると、サンプルの縁に存在するはずのスピン流の変化が確認され、本願発明者等の超格子構造がトポロジカル絶縁体となることが結論づけられた。また、空間反転対称性が電場によって崩れると大きなラシュバ効果を伴って通常の絶縁体に相転移することを見い出した。
したがって、外部電場の印加によってトポロジカル量子相の転移が生じるこのような材料の層を含む相変化材料層２０をチャネル層に用いることで、トポロジカル伝導状態で動作するトランジスタを実現することができる。
本実施形態による相変化チャネルトランジスタの相変化材料層２０に適用可能な、外部電場によりトポロジカル量子相の転移が生じる材料としては、特に限定されるものではないが、例えば、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）又はＢｉ（ビスマス）を主成分とする材料層が挙げられる。或いは、相変化材料層２０は、Ｇｅ、Ｓｂ及びＴｅを主成分としていてもよく、Ｇｅ、Ｂｉ及びＴｅを主成分としていてもよく、Ａｌ、Ｓｂ及びＴｅを主成分としていてもよく、Ａｌ、Ｂｉ及びＴｅを主成分としていてもよい。なお、「主成分」とは、最も多く含有している成分を意味する。
相変化材料層２０の主成分を構成する元素の組み合わせとしては、ＧｅとＳｂとＴｅとの組み合わせや、ＧｅとＢｉとＴｅの組み合わせや、ＡｌとＳｂとＴｅとの組み合わせや、ＡｌとＢｉとＴｅとの組み合わせ等が挙げられ、これらの中ではＧｅとＳｂとＴｅとの組み合わせが好ましい。
相変化材料層２０の構成成分としては、相変化材料層２０がＧｅ、Ｓｂ及びＴｅを主成分とする場合には、ＧｅＴｅ、Ｓｂ２Ｔｅ３等が挙げられる。また、相変化材料層２０がＧｅ、Ｂｉ及びＴｅを主成分とする場合には、ＧｅＴｅ、Ｂｉ２Ｔｅ３、Ｂｉ等が挙げられる。また、相変化材料層２０がＡｌ、Ｓｂ及びＴｅを主成分とする場合には、ＡｌＴｅ、Ｓｂ２Ｔｅ３等が挙げられる。また、相変化材料層２０がＡｌ、Ｂｉ及びＴｅを主成分とする場合には、ＡｌＴｅ、Ｂｉ２Ｔｅ３、Ｂｉ等が挙げられる。
Ｇｅ、Ｓｂ及びＴｅを主成分とする相変化材料層２０では、ＧｅＴｅ層とＳｂ２Ｔｅ３層とを隣接して積層することが望ましい。これにより、ＧｅＴｅ層とＳｂ２Ｔｅ３層とにより構成される超格子構造を形成することができる。
次に、本実施形態による相変化チャネルトランジスタの動作について、図１、図４及び図５を用いて説明する。
ここでは、相変化材料層２０は、外部電場の印加によって通常の絶縁体からトポロジカル絶縁体へと変化するものであるものとする。例えば、ＧｅＴｅ層とＳｂ２Ｔｅ３層とを積層した超格子構造の相変化材料層２０では、６Ｑ以上のＳｂ２Ｔｅ３層を用いる。
まず、トランジスタをオフ状態にする電圧印加条件について説明する。
トランジスタをオフ状態とするときには、トップゲート電極であるゲート電極２２には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも小さい負の電圧ＶＴＧ，Ｓを印加する。また、バックゲート電極としてのシリコン基板１０には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも小さい正の電圧ＶＢＧ，Ｓを印加する。また、ソース電極２４は接地するものとし、ドレイン電極２６には所定のソース−ドレイン間電圧が印加されるように正の電圧を印加する。
トランジスタの各端子にこのような電圧を印加すると、ソース領域からチャネル領域を介してドレイン領域に至る領域のエネルギーバンド構造は、図４に示すようになる。図４中、ＥＦはフェルミ準位、ＥＣは伝導帯のバンド端、ＥＶは価電子帯のバンド端、Ｕは静電ポテンシャルを表している。
まず、相変化材料層２０は、トポロジカル相転移を起こさない程度の電界が印加された状態となり、エネルギーバンドギャップが開いた状態（通常の絶縁体の状態）となる。
ソース領域及びドレイン領域では、酸化シリコン層１２が薄く、相変化材料層２０がバックゲート電極に近接していることから、バックゲートによる静電支配が強くなっており、静電ポテンシャルＵはフェルミ準位よりも大きく引き下げられる。なお、このように静電的に静電ポテンシャルとフェルミ準位のエネルギー差を変化させることで、キャリア濃度を制御する手法を電界効果ドーピングという。
これに対して、チャネル領域では、酸化シリコン層１２が厚く、バックゲートによる静電支配が弱いことに加えて、トップゲートの電圧ＶＴＧ，Ｓの影響をも受けて、静電ポテンシャルＵはフェルミ準位ＥＦにより近い値となる。
この結果、チャネル領域の静電ポテンシャルＵがソース領域及びドレイン領域の静電ポテンシャルＵよりも高くなり、エネルギーバンドもそれにつれて曲がることになる。すると、チャネル領域では伝導帯の底のエネルギーＥＣがソース領域のフェルミ準位ＥＦよりも高くなり、ドレイン電流が流れなくなり、トランジスタはオフ状態となる。
次に、トランジスタをオン状態にする電圧印加条件について説明する。
トランジスタをオン状態とするときには、トップゲート電極であるゲート電極２２には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも大きい正の電圧ＶＴＧ，Ｓを印加する。また、バックゲート電極であるシリコン基板１０には、オフ状態と同様の、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも小さい正の電圧ＶＢＧ，Ｓを印加する。また、ソース電極２４は接地するものとし、ドレイン電極２６には所定のソース−ドレイン間電圧が印加されるように正の電圧を印加する。
トランジスタの各端子にこのような電圧を印加すると、ソース領域からチャネル領域を介してドレイン領域に至る領域のエネルギーバンド構造は、図５に示すようになる。図５中、ＥＦはフェルミ準位、ＥＣは伝導帯のバンド端、ＥＶは価電子帯のバンド端、Ｕは静電ポテンシャルを表している。
まず、チャネル領域の相変化材料層２０には、トポロジカル相転移を起こすために十分な電界が印加された状態となり、エネルギーバンドギャップが閉じた状態（トポロジカル絶縁体の状態）となる。
ソース領域及びドレイン領域では、酸化シリコン層１２が薄く、相変化材料層２０がバックゲート電極に近接していることから、バックゲートによる静電支配が強くなっており、静電ポテンシャルＵはフェルミ準位ＥＦよりも大きく引き下げられたままである。
この結果、ソース領域とドレイン領域との間を隔てていたエネルギー障壁は低くなる。そして、静電ポテンシャルＵに合わせて伝導帯の底のエネルギーＥＣも曲がることとなり、フェルミ準位ＥＦの電子はドレイン領域からソース領域へとバリスティック（或いは量子コヒーレンスを保ったまま）に透過できることとなり、ドレイン電流が流れ、トランジスタはオン状態となる。
ドレイン電圧Ｖｄを正に大きくしていくと、ドレイン領域のフェルミ準位ＥＦは、ソース領域のフェルミ準位ＥＦよりも下に押し下げられる。これにより、ソース領域側の伝導帯の電子は、ドレイン領域側の開いているエネルギー準位へと抜けられるようになる。
このトランジスタのチャネル領域は縮退極限のため、ドレイン電流は、ソース領域のフェルミ準位ＥＦとドレイン領域のフェルミ準位ＥＦに差に比例する。つまり、ドレイン電流は、ドレイン電圧比に比例して大きくなる。しかし、ドレイン領域のフェルミ準位ＥＦがチャネル領域の伝導帯の底のエネルギーＥＣよりも小さくなると、やがて、ドレイン電流はそれ以上、増えなくなる（非特許文献６）。すなわち、ドレイン電流は、飽和する。
このように、本実施形態による相変化チャネルトランジスタによれば、従来のグラフェントランジスタのようなジレンマに阻まれることなく、チャネル領域におけるキャリア移動度を最大化しつつ、ドレイン電流を飽和させることができる。
次に、本実施形態による相変化チャネルトランジスタの製造方法について図６及び図７を用いて説明する。
まず、面方位が（１００）面であるシリコン基板１０上に、例えば熱酸化法により、例えば温度９００℃の酸素雰囲気中で４００分間加熱することで膜厚４００ｎｍの酸化シリコン層１２を形成する。
次いで、フォトリソグラフィにより、酸化シリコン層１２上に、ゲート電極２２の形成予定領域（厚膜部１６Ａ）を覆うフォトレジスト膜１４を形成する（図６（ａ））。
次いで、フォトレジスト１４をマスクとして、例えば弗酸系水溶液を用いたウェットエッチングにより酸化シリコン層１２をエッチングし、フォトレジスト膜１４で覆われていない領域（薄膜部１６Ｂ）の酸化シリコン層１２の膜厚を例えば１０ｎｍ程度まで薄膜化する。たとえば、弗酸、弗化アンモニウム水溶液、および水を組成１：１：４で混合した水溶液で１０分間程度エッチングすることで、約３９０ｎｍ程度の熱酸化膜をエッチングできる。また、１０ｎｍ程度の酸化膜を残存させる以外にも、一端熱酸化膜をすべて除去した後、改めて熱酸化により１０ｎｍ程度の熱酸化膜を形成してもよい。（図６（ｂ））。
酸化シリコン層１２の厚膜部１６Ａ及び薄膜部１６Ｂの膜厚は、ゲート電極２２及びバックゲートとしてのシリコン基板１０からの静電的な影響を考慮して、適宜選択することが望ましい。すなわち、厚膜部１６Ａの膜厚は、厚くするほどに、より小さなゲート電圧でオフ状態を実現できるようになる。また、薄膜部１６Ｂの膜厚は、薄くするほどに、ソース領域及びドレイン領域におけるバックゲートからの静電支配が強くなる。
酸化シリコン層１２をウェットエッチングにより除去しているのは、厚膜部１６Ａと薄膜部１６Ｂとの間に傾斜部１６Ｃを形成することで、後工程で形成する相変化材料層２０の形成面の段差をなだらかにするためである。たとえば、弗酸、弗化アンモニウム水溶液、および水を組成１：１：４で混合した水溶液で１０分間程度エッチングすることで、約３０度程度の角度を持つ傾斜部を作製できる。
次いで、例えばアッシングにより、フォトレジスト１４を除去する（図６（ｃ））。
次いで、厚膜部１２Ａ、薄膜部１２Ｂ及び傾斜部１２Ｃが設けられた酸化シリコン層１２上に、例えばスパッタ法により、チャネルとなる相変化材料層２０を形成する（図７（ａ））。相変化材料層２０としては、例えば、ゲルマニウムとテルルからなる結晶合金層（ＧｅＴｅ層）と、アンチモンとテルルからなる結晶合金層（Ｓｂ２Ｔｅ３層）とを、それぞれのもつ＜１１１＞面軸とｃ軸とが整合するように積層した超格子構造を適用することができる。
例えば、Ｇｅ、Ｓｂ、Ｔｅそれぞれの純金属からなるターゲットを配置したＲＦスパッタリング装置を用い、圧力０．５Ｐａ下で、スパッタガスにＡｒを用い、Ｔｅターゲットには１２．５Ｗのパワーを、Ｓｂターゲットには１２．８Ｗのパワーを、Ｇｅターゲットには４５Ｗのパワーを適宜印加し、所望の結晶合金層を順次積層していく。基板温度は、成膜する結晶合金層の結晶化相転移温度に応じて適宜選択することが望ましい。例えば、Ｓｂ２Ｔｅ３の結晶化相転移温度は約１００℃、ＧｅＴｅの結晶化相転移温度は最大でも２３０℃であるため、超格子構造を作製するための基板温度は、最低でも２３０℃より高い温度とすることが望ましい。
例えば、ＧｅＴｅの１：１組成からなる１ｎｍの膜と、Ｓｂ２Ｔｅ３組成からなる６ｎｍの膜（Ｓｂ２Ｔｅ３の１ｎｍは１ＱＬに相当）とを繰り返し積層する。これにより、［（Ｇｅ２Ｔｅ２）／（Ｓｂ２Ｔｅ３）６］の繰り返しからなる超格子構造の相変化材料層２０を形成する。
次いで、フォトリソグラフィ及びエッチングにより、相変化材料層２０を所定の形状にパターニングする（図７（ｂ））。このパターニング工程は、例えば複数のトランジスタを形成する際に隣接素子間を分離する場合など、必要に応じて適宜行えばよい。
次いで、相変化材料層２０上に、例えばスパッタ法により、例えば膜厚３０ｎｍ程度の、電極となる導電材料、例えばＴｉＮ層を形成する。例えば、純金属Ｔｉターゲットを装備したＲＦスパッタ装置を用いて、例えばＡｒと窒素を１：１で混合した０．１Ｐａのガス中で１ｋＷのパワーでスパッタを行うことにより、ＴｉＮ層を形成する。
次いで、フォトリソグラフィ及びエッチングによりこのＴｉＮ層をパターニングし、厚膜部１６Ａの相変化材料層２０上に配置されたゲート電極２２と、ゲート電極２２を挟むように薄膜部１６Ｂの相変化材料層２０上に配置されたソース電極２４及びドレイン電極２６とを形成する（図７（ｃ））。電極層のエッチングには、ドライエッチング法及びウェットエッチング法を適時選択して使用できる。例えばドライエッチング法では、ＨＢｒとＡｒの混合ガス中で１５００ＷのＲＦプラズマパワーにおいて３０秒程度処理を行うことにより、３０ｎｍのＴｉＮをエッチングできる。この組成に限らず、ＡｒのみやＣｌ２等のガスも使用できる。また、ウェットエッチング法では、ＨＦとＨ２Ｏ２との混合溶液等が使用できる。弗酸、過酸化水素及び水を約１：１：１０程度の組成で混合した溶液で約１５分エッチングを行うことにより、３０ｎｍのＴｉＮをエッチングできる。ゲート電極２２のゲート長は、例えば１００ｎｍとし、ソース電極２４とドレイン電極２６との間隔は、例えば５００ｎｍとする。
なお、例えば図７（ｃ）に示すように、相変化材料層２０をパターニングした側面部に接してソース電極２４及びドレイン電極２６を形成すれば、導電率の高い合金結晶層に直接ソース側からキャリアを注入できるため、より大きい電流を得ることが期待できる。
このように、本実施形態によれば、通常の絶縁体とトポロジカル絶縁体との間で相転移が生じる相変化材料によりチャネル層を形成し、通常の絶縁体とトポロジカル絶縁体との間の相転移を利用してスイッチングを行うので、高いチャネル移動度と高いオン／オフ比とを両立することができる。また、ドレイン電流を飽和させることもできる。
［第２実施形態］
第２実施形態による相変化チャネルトランジスタ及びその製造方法について図８乃至図１２を用いて説明する。図１乃至図７に示す第１実施形態による相変化チャネルトランジスタ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図８は、本実施形態による相変化チャネルトランジスタの構造を示す概略断面図である。図９及び図１０は、本実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図である。図１１及び図１２は、本実施形態による相変化チャネルトランジスタの製造方法を示す工程断面図である。
はじめに、本実施形態による相変化チャネルトランジスタの構造について図８を用いて説明する。
シリコン基板１０上には、酸化シリコン層１２が形成されている。酸化シリコン層１２は、薄膜部１６Ｂと、薄膜部１６Ｂを挟むように配置された厚膜部１６Ａと、厚膜部１６Ａと薄膜部１６Ｂとの境界部に配置された傾斜部１６Ｃとを有する酸化シリコン層１２が形成されている。
酸化シリコン層１２上には、相変化材料層２０が形成されている。薄膜部１６Ｂの相変化材料層２０上には、ゲート電極２２が形成されている。相変化材料層２０上の、薄膜部１６Ｂから厚膜部１６Ａに至る領域には、ソース電極２４及びドレイン電極２６が形成されている。
なお、シリコン基板１０は、バックゲート電極としても用いられるものである。シリコン基板１０の代わりに、シリコン基板１０上に絶縁層を介して形成された導電層を形成してもよい。厚膜部１６Ａを設けることにはバックゲートによる静電支配が弱める効果があるため、トランジスタ間の素子分離を行う場合などには有効である。
次に、本実施形態による相変化チャネルトランジスタの動作について、図８乃至図１０を用いて説明する。
ここでは、相変化材料層２０は、外部電場の印加によって通常の絶縁体からトポロジカル絶縁体へと変化するものであるものとする。例えば、ＧｅＴｅ層とＳｂ２Ｔｅ３層とを積層した超格子構造の相変化材料層２０では、６ＱＬ以上のＳｂ２Ｔｅ３層を用いる。
まず、トランジスタをオフ状態にする電圧印加条件について説明する。
トランジスタをオフ状態とするときには、トップゲート電極であるゲート電極２２には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも小さい負の電圧ＶＴＧ，Ｓを印加する。また、バックゲート電極であるシリコン基板１０には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも小さい正の電圧ＶＢＧ，Ｓを印加する。また、ソース電極２４は接地するものとし、ドレイン電極２６には所定のソース−ドレイン間電圧が印加されるように正の電圧を印加する。
トランジスタの各端子にこのような電圧を印加すると、ソース領域からチャネル領域を介してドレイン領域に至る領域のエネルギーバンド構造は、図９に示すようになる。図９中、ＥＦはフェルミ準位、ＥＣは伝導帯のバンド端、ＥＶは価電子帯のバンド端、Ｕは静電ポテンシャルを表している。
まず、相変化材料層２０は、トポロジカル相転移を起こさない程度の電界が印加された状態となり、エネルギーバンドギャップが開いた状態（通常の絶縁体の状態）となる。
ソース電極２４及びドレイン電極２６の電位差により、エネルギーバンドは、酸化シリコン層１０の厚さの変化により違いによる勾配の変化は生じるものの、全体的にソースからドレイン領域へと傾斜することになる。
バックゲート１０への電圧印加によりバンド端ＥＣとＥＶはバンドギャップ内のフェルミ準位ＥＦを挟み込む位置に引き下げられる。このエネルギーバンドの形状によりドレイン電流が流れなくなり、トランジスタはオフ状態となる。
次に、トランジスタをオン状態にする電圧印加条件について説明する。
トランジスタをオン状態とするときには、トップゲート電極であるゲート電極２２には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも大きい正の電圧ＶＴＧ，Ｓを印加する。また、バックゲート電極であるシリコン基板１０には、オフ状態と同様の、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも小さい正の電圧ＶＢＧ，Ｓを印加する。また、ソース電極２４は接地するものとし、ドレイン電極２６には所定のソース−ドレイン間電圧が印加されるように正の電圧を印加する。
トランジスタの各端子にこのような電圧を印加すると、ソース領域からチャネル領域を介してドレイン領域に至る領域のエネルギーバンド構造は、図１０に示すようになる。図１０中、ＥＦはフェルミ準位、ＥＣは伝導帯のバンド端、ＥＶは価電子帯のバンド端、Ｕは静電ポテンシャルを表している。
まず、チャネル領域の相変化材料層２０には、トップゲートとバックゲートからトポロジカル相転移を起こすのに十分な電界が印加された状態となり、エネルギーバンドギャップが閉じた状態（トポロジカル絶縁体の状態）となる。また、酸化シリコン１０の厚膜部と薄膜部の境界の上に位置する相変化材料層２０にも、ソース電極２４及びドレイン電極２６とバックゲートの間の電位差から生じる強い電界がかかるために、トポロジカル相転移が起こって、バンドギャップが閉じた状態となる。
この結果、伝導帯の底のエネルギーＥＣと価電子帯のエネルギーＥＶとが一致する。また、ソース領域、チャンネル領域、ドレイン領域でフェルミ準位ＥＦが伝導帯の底ＥＣの上に位置するので、キャリア電子エネルギーバンドの傾斜をソースからドレインへと下って行くことになる。つまりは、ドレイン電流が流れ、トランジスタはオン状態となる。
このエネルギーバンドの傾斜はオフ状態のときと同様に、ドレイン電圧Ｖｄを正に大きくすることで、ドレイン領域のフェルミ準位ＥＦが、ソース領域のフェルミ準位ＥＦよりも下に押し下げられることで生じたものである。これにより、ソース領域側の伝導帯の電子は、ドレイン領域側では占有されていないエネルギー準位へと抜けられるようになる。
このトランジスタのチャネル領域は縮退極限のため、ドレイン電流は、ソース領域のフェルミ準位とドレイン領域のフェルミ準位に差に比例する。つまり、ドレイン電流は、ドレイン電圧比に比例して大きくなる。
このように、本実施形態による相変化チャネルトランジスタによれば、従来のグラフェントランジスタのようなジレンマに阻まれることなく、チャネル領域におけるキャリア移動度を最大化させることができる。
次に、本実施形態による相変化チャネルトランジスタの製造方法について図１１及び図１２を用いて説明する。
まず、面方位が（１００）面であるシリコン基板１０上に、例えば熱酸化法により、例えば温度９００℃の酸素雰囲気中で４００分間加熱することで膜厚４００ｎｍの酸化シリコン層１２を形成する。
次いで、フォトリソグラフィにより、酸化シリコン層１２上に、ソース電極２４及びドレイン電極２６の形成予定領域（厚膜部１６Ａ）を覆うフォトレジスト膜１４を形成する（図１１（ａ））。
次いで、フォトレジスト１４をマスクとして、例えば弗酸水溶液を用いたウェットエッチングにより酸化シリコン層１２をエッチングし、フォトレジスト膜１４で覆われていない領域（薄膜部１６Ｂ）の酸化シリコン層１２の膜厚を例えば１０ｎｍ程度まで薄膜化する（図１１（ｂ））。たとえば、弗酸、弗化アンモニウム水溶液及び水を組成１：１：４で混合した水溶液で１０分間程度エッチングすることで、約３９０ｎｍ程度の熱酸化膜をエッチングできる。また、１０ｎｍ程度の酸化膜を残存させる以外にも、一端熱酸化膜をすべて除去した後、改めて熱酸化により１０ｎｍ程度の熱酸化膜を形成してもよい。
次いで、例えばアッシングにより、フォトレジスト１４を除去する（図１１（ｃ））。
次いで、厚膜部１２Ａ、薄膜部１２Ｂ及び傾斜部１２Ｃが設けられた酸化シリコン層１２上に、例えばスパッタ法により、チャネルとなる相変化材料層２０を形成する（図１２（ａ））。
次いで、フォトリソグラフィ及びエッチングにより、相変化材料層２０を所定の形状にパターニングする（図１２（ｂ））。このパターニング工程は、例えば複数のトランジスタを形成する際に隣接素子間を分離する場合など、必要に応じて適宜行えばよい。
次いで、相変化材料層２０上に、例えばスパッタ法により、例えば膜厚３０ｎｍ程度の、電極となる導電材料、例えばＴｉＮ層を形成する。例えば、純金属Ｔｉターゲットを装備したＲＦスパッタ装置を用いて、例えばＡｒと窒素を１：１で混合した０．１Ｐａのガス中で１ｋＷのパワーでスパッタを行うことにより、ＴｉＮ層を形成する。
次いで、フォトリソグラフィ及びエッチングによりこのＴｉＮ層をパターニングし、薄膜部１６Ｂの相変化材料層２０上に配置されたゲート電極２２と、薄膜部１６Ｂから厚膜部１６Ａに至る領域の相変化材料層２０上に配置されたソース電極２４及びドレイン電極２６とを形成する（図１２（ｃ））。電極層のエッチングにはドライエッチング法及びウェットエッチング法を適時選択して使用できる。例えばドライエッチング法では、ＨＢｒとＡｒの混合ガス中で１５００ＷのＲＦプラズマパワーにおいて３０秒程度処理を行うことにより、３０ｎｍのＴｉＮをエッチングできる。この組成に限らず、ＡｒのみやＣｌ２等のガスも使用できる。また、ウェットエッチング法では、ＨＦとＨ２Ｏ２との混合溶液等が使用できる。弗酸、過酸化水素及び水を約１：１：１０程度の組成で混合した溶液で約１５分エッチングを行うことにより、３０ｎｍのＴｉＮをエッチングできる。ゲート電極２２のゲート長は、例えば１００ｎｍとし、ソース電極２４とドレイン電極２６との間隔は、例えば５００ｎｍとする。
このように、本実施形態によれば、ドレイン電流を飽和させることはできないが、通常の絶縁体とトポロジカル絶縁体との間で相転移が生じる相変化材料によりチャネル層を形成し、通常の絶縁体とトポロジカル絶縁体との間の相転移を利用してスイッチングを行うので、高いチャネル移動度と高いオン／オフ比とを両立することができる。
［第３実施形態］
第３実施形態による相変化チャネルトランジスタ及びその製造方法について図１３乃至図１５を用いて説明する。図１乃至図１２に示す第１及び第２実施形態による相変化チャネルトランジスタ及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し又は簡潔にする。
図１３は、本実施形態による相変化チャネルトランジスタの構造を示す概略断面図である。図１４及び図１５は、本実施形態による相変化チャネルトランジスタの動作を説明するエネルギーバンド図である。
はじめに、本実施形態による相変化チャネルトランジスタの構造について図１３を用いて説明する。
シリコン基板１０上には、酸化シリコン層１２が形成されている。酸化シリコン層１２は、薄膜部１６Ｂと、薄膜部１６Ｂを挟むように配置された厚膜部１６Ａと、厚膜部１６Ａと薄膜部１６Ｂとの境界部に配置された傾斜部１６Ｃとを有する酸化シリコン層１２が形成されている。
酸化シリコン層１２上には、相変化材料層２０が形成されている。相変化材料層２０上の、薄膜部１６Ｂから厚膜部１６Ａに至る領域には、ソース電極２４及びドレイン電極２６が形成されている。
このように、本実施形態による相変化チャネルトランジスタは、図１３に示すように、ソース電極２４とドレイン電極２６との間にゲート電極２２が設けられていないほかは、図８に示す第２実施形態による相変化チャネルトランジスタと同様である。
なお、図１３に示す相変化チャネルトランジスタでは、酸化シリコン層１２に厚膜部１６Ａと薄膜部１６Ｂとを設けているが、酸化シリコン層１２の膜厚は、薄膜部１６Ｂの厚さで一定としてもよい。
次に、本実施形態による相変化チャネルトランジスタの動作について、図１３乃至図１５を用いて説明する。
ここでは、相変化材料層２０は、外部電場の印加によって通常の絶縁体からトポロジカル絶縁体へと変化するものであるものとする。例えば、ＧｅＴｅ層とＳｂ２Ｔｅ３層とを積層した超格子構造の相変化材料層２０では、６ＱＬｓ以上のＳｂ２Ｔｅ３層を用いる。
まず、トランジスタをオフ状態にする電圧印加条件について説明する。
トランジスタをオフ状態とするときには、バックゲート電極であるシリコン基板１０には、相変化材料層２０がトポロジカル相変化を起こす閾値電圧ＶＴＧ Ｃよりも小さい正の電圧を印加する。また、ソース電極２４は接地するものとし、ドレイン電極２６には所定のソース−ドレイン間電圧が印加されるように正の電圧を印加する。
トランジスタの各端子にこのような電圧を印加すると、ソース領域からドレイン領域に至る領域のエネルギーバンド構造は、図１４に示すようになる。図１４中、ＥＦはフェルミ準位、ＥＣは伝導帯のバンド端、ＥＶは価電子帯のバンド端、Ｕは静電ポテンシャルを表している。
まず、相変化材料層２０は、トポロジカル相転移を起こさない程度の電界が印加された状態となり、エネルギーバンドギャップが開いた状態（通常の絶縁体の状態）となる。また、ソース電極２４及びドレイン電極２６の電位差により、エネルギーバンドは、酸化シリコン層１０の厚さの変化により違いによる勾配の変化は生じるものの、全体的にソースからドレイン領域へと傾斜することになる。
バックゲート１０への電圧印加によりバンド端ＥＣ、ＥＶはバンドギャップ内のフェルミ準位ＥＦを挟み込む位置に引き下げられる。このエネルギーバンドの形状により、ソース−ドレイン間に電流は流れず、トランジスタはオフ状態となる。
次に、トランジスタをオン状態にする電圧印加条件について説明する。
トランジスタをオン状態とするときには、バックゲート電極１０には、相変化材料層２０がトポロジカル相転移を起こす閾値電圧ＶＴＧ Ｃよりも大きい正の電圧を印加する。また、ソース電極２４は接地するものとし、ドレイン電極２６には所定のソース−ドレイン間電圧が印加されるように正の電圧を印加する。
トランジスタの各端子にこのような電圧を印加すると、ソース領域からドレイン領域に至る領域のエネルギーバンド構造は、図１５に示すようになる。図１５中、ＥＦはフェルミ準位、ＥＣは伝導帯のバンド端、ＥＶは価電子帯のバンド端、Ｕは静電ポテンシャルを表している。
まず、チャネル領域の相変化材料層２０には、ソース電極２４及びドレイン電極２６とバックゲートの間の電位差から生じる強い電界がかかるために、トポロジカル相転移が起こって、エネルギーバンドギャップが閉じた状態（トポロジカル絶縁体の状態）となる。
この結果、伝導帯の底のエネルギーＥＣと価電子帯のエネルギーＥＶとが一致する。また、ソース領域、チャンネル領域、ドレイン領域で、フェルミ準位ＥＦが伝導帯の底のエネルギーＥＣよりも高くなる。すると、キャリア電子エネルギーバンドの傾斜をソースからドレインへと下って行くことができる。つまりは、ドレイン電流が流れ、トランジスタはオン状態となる。
このエネルギーバンドの傾斜はオフ状態のときと同様に、ドレイン電圧Ｖｄを正に大きくすることで、ドレイン領域のフェルミ準位ＥＦが、ソース領域のフェルミ準位ＥＦよりも下に押し下げられることで生じたものである。これにより、ソース領域側の伝導帯の電子は、ドレイン領域側では占有されていないエネルギー準位へと抜けられるようになる。
このトランジスタのチャネル領域は縮退極限のため、ドレイン電流は、ソース領域のフェルミ準位とドレイン領域のフェルミ準位に差に比例する。つまり、ドレイン電流は、ドレイン電圧比に比例して大きくなる。
本実施形態による相変化チャネルトランジスタでは、ドレイン電流を飽和させることはできないが、相変化材料層２０を通常の絶縁体とトポロジカル絶縁体との間で遷移させることにより、スイッチング素子として動作させることができる。
本実施形態による相変化チャネルトランジスタの製造方法は、ゲート電極２２を形成しないほかは第２実施形態による相変化チャネルトランジスタの製造方法と同様である。
このように、本実施形態によれば、通常の絶縁体とトポロジカル絶縁体との間で相転移が生じる相変化材料によりチャネル層を形成し、通常の絶縁体とトポロジカル絶縁体との間の相転移を利用してスイッチングを行うので、高いチャネル移動度と高いオン／オフ比とを両立することができる。
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、電界の印加によりトポロジカル相の転移が生じる相変化材料として、Ｇｅ、Ｔｅ又はＢｉを主成分とする相変化材料を例示したが、上記実施形態に適用可能な相変化材料は、これに限定されるものではない。トポロジカル絶縁体に関する研究は始まって間もないものであり、今後様々な材料が見出される可能性がある。電界の印加によって通常の絶縁体とトポロジカル絶縁体との間で相転移するものであれば、Ｇｅ、Ｔｅ又はＢｉを主成分とする相変化材料に代えて適用することが可能である。
また、第１及び第２実施形態では、酸化シリコン層１２の膜厚を変えているが、酸化シリコン層１２の膜厚は一定として、ゲート電極２２、ソース電極２４、ドレイン電極２６及びバックゲートに印加する電圧によって同様の効果が得られるようにしてもよい。
また、上記実施形態では、ノーマリーオフ型のトランジスタについて説明したが、ノーマリーオン型のトランジスタについても同様に形成することができる。例えば、外部電場の印加によって通常の絶縁体からトポロジカル絶縁体へと変化する相変化材料層２０を用いる代わりに、外部電場の印加によってトポロジカル絶縁体から通常の絶縁体へと変化する相変化材料層２０を用いれば、大きな正のトップゲート電圧を印加する前の状態でオン状態のトランジスタを実現することができる。例えば、ＧｅＴｅ層とＳｂ２Ｔｅ３層とを積層した超格子構造の相変化材料層２０では、１ＱＬｓ以上、５ＱＬｓ以下のＳｂ２Ｔｅ３層を用いればよい。
また、上記実施形態に記載した相変化チャネルトランジスタの各構成部分の構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
１０…シリコン基板
１２…酸化シリコン層
１４…フォトレジスト膜
１６Ａ…厚膜部
１６Ｂ…薄膜部
１６Ｃ…傾斜部
２０…相変化材料層
２２，２２Ａ，２２Ｂ，２２Ｃ…ゲート電極
２４…ソース電極
２６…ドレイン電極

Claims (8)

  1. バックゲート電極と、
    前記バックゲート電極上に形成され、厚膜部と、前記厚膜部を挟むように配置された薄膜部と、前記厚膜部と前記薄膜部との境界部に配置された傾斜部とを有する絶縁膜と、
    前記絶縁膜上に形成され、電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層と、
    前記厚膜部上の前記チャネル層の上に形成されたゲート電極と、
    前記チャネル層上の、前記厚膜部から前記薄膜部に至る領域に形成されたソース電極及びドレイン電極と
    を有することを特徴とする相変化チャネルトランジスタ。
  2. バックゲート電極と、
    前記バックゲート電極上に形成され、薄膜部と、前記薄膜部を挟むように配置された厚膜部と、前記薄膜部と前記厚膜部との境界部に配置された傾斜部とを有する絶縁膜と、
    前記絶縁膜上に形成され、電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層と、
    前記薄膜部上の前記チャネル層の上に形成されたゲート電極と、
    前記チャネル層上の、前記薄膜部から前記厚膜部に至る領域に形成されたソース電極及びドレイン電極と
    を有することを特徴とする相変化チャネルトランジスタ。
  3. 請求項１又は２記載の相変化チャネルトランジスタにおいて、
    前記相変化材料は、電界の印加により通常の絶縁体からトポロジカル絶縁体に転移する
    ことを特徴とする相変化チャネルトランジスタ。
  4. 請求項１乃至３のいずれか１項に記載の相変化チャネルトランジスタにおいて、
    前記相変化材料は、電界の印加によりトポロジカル絶縁体から通常の絶縁体に転移する
    ことを特徴とする相変化チャネルトランジスタ。
  5. 請求項１乃至４のいずれか１項に記載の相変化チャネルトランジスタにおいて、
    前記チャネル層は、Ｔｅ又はＢｉを主成分とする第１の結晶層と、Ｔｅ又はＢｉを主成分とし前記第１の結晶層とは組成の異なる第２の結晶層との積層構造を有する
    ことを特徴とする相変化チャネルトランジスタ。
  6. バックゲート電極と、前記バックゲート電極上に形成され、厚膜部と、前記厚膜部を挟むように配置された薄膜部と、前記厚膜部と前記薄膜部との境界部に配置された傾斜部とを有する絶縁膜と、前記絶縁膜上に形成され、電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層と、前記厚膜部上の前記チャネル層の上に形成されたゲート電極と、前記チャネル層上の、前記厚膜部から前記薄膜部に至る領域に形成されたソース電極及びドレイン電極とを有する相変化チャネルトランジスタの駆動方法であって、
    前記バックゲート電極と前記ゲート電極との間に印加する電界により、前記チャネル層の前記相変化材料を、通常の絶縁体とトポロジカル絶縁体との間で変化させることにより、前記ソース電極と前記ドレイン電極との間に流れる電流のスイッチングを行う
    ことを特徴とする相変化チャネルトランジスタの駆動方法。
  7. バックゲート電極と、前記バックゲート電極上に形成され、薄膜部と、前記薄膜部を挟むように配置された厚膜部と、前記薄膜部と前記厚膜部との境界部に配置された傾斜部とを有する絶縁膜と、前記絶縁膜上に形成され、電界の印加によりトポロジカル相転移が生じる相変化材料を含むチャネル層と、前記薄膜部上の前記チャネル層の上に形成されたゲート電極と、前記チャネル層上の、前記薄膜部から前記厚膜部に至る領域に形成されたソース電極及びドレイン電極とを有する相変化チャネルトランジスタの駆動方法であって、
    前記バックゲート電極と前記ゲート電極との間に印加する電界により、前記チャネル層の前記相変化材料を、通常の絶縁体とトポロジカル絶縁体との間で変化させることにより、前記ソース電極と前記ドレイン電極との間に流れる電流のスイッチングを行う
    ことを特徴とする相変化チャネルトランジスタの駆動方法。
  8. 請求項６又は７記載の相変化チャネルトランジスタの駆動方法において、
    前記ソース電極及び前記ドレイン電極と前記バックゲート電極との間に印加する電界により、前記チャネル層への電界効果ドーピングを行う
    ことを特徴とする相変化チャネルトランジスタの駆動方法。
JP2017055572A 2013-02-19 2017-03-22 相変化チャネルトランジスタ及びその駆動方法。 Active JP6284213B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013030069 2013-02-19
JP2013030069 2013-02-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015501243A Division JPWO2014128990A1 (ja) 2013-02-19 2013-07-29 相変化チャネルトランジスタ及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2017152708A true JP2017152708A (ja) 2017-08-31
JP6284213B2 JP6284213B2 (ja) 2018-02-28

Family

ID=51390808

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015501243A Pending JPWO2014128990A1 (ja) 2013-02-19 2013-07-29 相変化チャネルトランジスタ及びその駆動方法
JP2017055572A Active JP6284213B2 (ja) 2013-02-19 2017-03-22 相変化チャネルトランジスタ及びその駆動方法。

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015501243A Pending JPWO2014128990A1 (ja) 2013-02-19 2013-07-29 相変化チャネルトランジスタ及びその駆動方法

Country Status (3)

Country Link
JP (2) JPWO2014128990A1 (ja)
TW (1) TWI525824B (ja)
WO (1) WO2014128990A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022045568A1 (ko) * 2020-08-25 2022-03-03 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터
JP2022517129A (ja) * 2019-01-22 2022-03-04 ノースロップ グラマン システムズ コーポレーション 絶縁体と金属相変化材料を用いた半導体デバイス、及び半導体デバイスの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6457803B2 (ja) * 2014-12-08 2019-01-23 公立大学法人大阪府立大学 光伝導素子、テラヘルツ波発生装置、テラヘルツ波検出装置、テラヘルツ波発生方法およびテラヘルツ波検出方法
CN110518072B (zh) * 2019-08-29 2023-04-07 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和显示装置
CN110660846B (zh) * 2019-09-30 2023-04-07 合肥鑫晟光电科技有限公司 薄膜晶体管及制作方法、发光装置
CN111933793B (zh) * 2020-08-25 2023-01-06 中国科学技术大学 拓扑场效应晶体管及其拓扑输运特性的调节方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164882A (ja) * 1998-11-30 2000-06-16 Nec Corp 薄膜集積素子
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
US20120138887A1 (en) * 2010-12-07 2012-06-07 The Board Of Trustees Of The Leland Stanford Junior University Electrical and Optical Devices Incorporating Topological Materials Including Topological Insulators

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098638A (ja) * 2006-10-09 2008-04-24 Korea Electronics Telecommun カルコゲナイド層を持つ薄膜トランジスタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164882A (ja) * 1998-11-30 2000-06-16 Nec Corp 薄膜集積素子
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
US20120138887A1 (en) * 2010-12-07 2012-06-07 The Board Of Trustees Of The Leland Stanford Junior University Electrical and Optical Devices Incorporating Topological Materials Including Topological Insulators

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022517129A (ja) * 2019-01-22 2022-03-04 ノースロップ グラマン システムズ コーポレーション 絶縁体と金属相変化材料を用いた半導体デバイス、及び半導体デバイスの製造方法
WO2022045568A1 (ko) * 2020-08-25 2022-03-03 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Also Published As

Publication number Publication date
TW201434152A (zh) 2014-09-01
WO2014128990A1 (ja) 2014-08-28
JP6284213B2 (ja) 2018-02-28
JPWO2014128990A1 (ja) 2017-02-02
TWI525824B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
JP6284213B2 (ja) 相変化チャネルトランジスタ及びその駆動方法。
JP5235281B2 (ja) 金属−絶縁体転移物質を利用したトランジスタ及びその製造方法
US8455365B2 (en) Self-aligned carbon electronics with embedded gate electrode
TW201829293A (zh) 半導體元件
US10170520B1 (en) Negative-capacitance steep-switch field effect transistor with integrated bi-stable resistive system
CN109196651B (zh) 场效应晶体管结构及其制作方法
US10991808B2 (en) Steep-switch field effect transistor with integrated bi-stable resistive system
WO2017195486A1 (ja) 複合型トランジスタ
US11437482B2 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
US11605672B2 (en) Steep-switch field effect transistor with integrated bi-stable resistive system
WO2018125206A1 (en) Ambipolar layer based access transistors for memory applications and methods of fabrication
CN108417635B (zh) 量子点器件及其制作方法
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
US20230136676A1 (en) Superconductive qubit device and manufacturing method thereof
JP2015159211A (ja) トポロジカル相変化論理ゲート及びその駆動方法
JP2015035478A (ja) 電界効果トランジスタ
TW201742126A (zh) 環閘極ｉｉｉ－ｖ族量子井電晶體及鍺無接面電晶體及其製造方法
CN113363317A (zh) 一种负量子电容器件及其制备方法
US10872962B2 (en) Steep-switch field effect transistor with integrated bi-stable resistive system
US10249744B2 (en) Tunnel field-effect transistor and method for manufacturing tunnel field-effect transistor
US20200328294A1 (en) Field effect transistor, method of fabricating field effect transistor, and electronic device
Zhu et al. Tristate resistive switching in heterogenous van der Waals dielectric structures
CN112614865B (zh) 基于相变材料存储栅的无结硅纳米线晶体管及制备方法
CA3237262A1 (en) Negative capacitance topological quantum field-effect transistor
KR101621604B1 (ko) 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180125

R150 Certificate of patent or registration of utility model

Ref document number: 6284213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250