KR101621604B1 - 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법 - Google Patents

금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101621604B1
KR101621604B1 KR1020140028229A KR20140028229A KR101621604B1 KR 101621604 B1 KR101621604 B1 KR 101621604B1 KR 1020140028229 A KR1020140028229 A KR 1020140028229A KR 20140028229 A KR20140028229 A KR 20140028229A KR 101621604 B1 KR101621604 B1 KR 101621604B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
rti
gate
forming
Prior art date
Application number
KR1020140028229A
Other languages
English (en)
Other versions
KR20150106476A (ko
Inventor
신민철
이재현
정효은
이태경
한명준
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020140028229A priority Critical patent/KR101621604B1/ko
Publication of KR20150106476A publication Critical patent/KR20150106476A/ko
Application granted granted Critical
Publication of KR101621604B1 publication Critical patent/KR101621604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법이 개시된다. 일 실시예에 따른 트랜지스터는 서로 다른 물질이 적층된 기판; 상기 기판의 양 측에 형성되는 소스와 드레인; 및 상기 기판의 상단에 형성되며 압전 물질(Piezoelectric Material)로 이루어지는 게이트를 포함하고, 상기 게이트에 전기적 신호가 가해지는 경우, 상기 압전 물질에 의해 상기 기판은 변형(Strain)이 발생되어 상기 서로 다른 절연 물질이 적층된 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 발생되고, 상기 금속 절연체 전이에 의해 채널이 형성되어 상기 소스와 상기 드레인 사이에 전류가 흐를 수 있다.

Description

금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법{APPARATUS FOR TRANSISTOR OF USING METAL INSULATOR TRANSITION AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 트랜지스터에 관한 것으로서, 더욱 상세하게는 금속 절연체 전이를 이용하여 향상된 스위치 특성을 갖는 트랜지스터 및 이를 제조하는 방법에 관한 것이다.
모스 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; MOSFET)는 고속 스위칭 소자로서 널리 사용되고 있다. 모스 전계 효과 트랜지스터 등 반도체 소자들이 소형화됨에 따라 소자의 빠른 동작속도 및 낮은 소비전력이 요구되고 있다.
종래의 모트 트랜지스터(Mott Transistor) 역시 전기장(Electric field)에 의해 도핑(doping)되는 전자나 홀의 양에 의해 나타나는 금속 절연체 전이(metal insulator transition; MIT)를 이용하므로, 기존의 모스펫(MOSFETs)과 비교해서 성능 개선이 크지 못하다.
* 선행문헌
비교대상발명 1 : 한국공개특허공보 제10-2009-0016070호
비교대상발명 2 : 한국공개특허공보 제10-2003-0024156호
비교대상발명 3 : 국제공개공보 WO2014/027555호
본 발명의 실시예들은 서로 다른 절연 물질을 적층시킨 기판을 이용하여, 변형(Strain)에 의해 금속 절연체 전이(Metal-Insulator Transition)가 형성됨으로써, 향상된 온/오프 스위치 특성을 갖는 트랜지스터를 제공한다.
본 발명의 실시예들은 압전 물질을 이용하여 전기적 신호를 역학적 힘으로 변형함으로써, 전기장(Electric field)으로 전위 장벽(potential barrier)의 높이를 조절하여 발생하는 열전자(Thermionic Emission) 이론의 한계(SS = 60mV/dec @300K)를 극복한 트랜지스터를 제공한다.
본 발명의 일 실시예에 따른 트랜지스터는 서로 다른 절연 물질이 적층된 기판; 상기 기판의 양 측에 형성되는 소스와 드레인; 및 상기 기판의 상단에 형성되며 압전 물질(Piezoelectric Material)로 이루어지는 게이트를 포함한다.
상기 압전 물질은 전기적 신호를 역학적인 힘으로 전환할 수 있다.
상기 절연 물질은 ABO3형태의 페로브스카이트형 구조(Perovskite Structure)를 이루는 것이 가능하다.
상기 기판은 SrTiO3로 형성되는 제1 층과; LaAlO3로 형성되는 제2 층을 포함하며, 상기 제1 층과 상기 제2 층이 적층되어 이루어질 수도 있다.
상기 기판에 역학적 힘이 가해지면, 상기 기판의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 형성될 수 있다.
상기 기판은 서로 다른 절연 물질이 교번되어 다수의 층을 이루는 것이 가능하다.
본 발명의 다른 실시예에 따른 트랜지스터는 기판; 상기 기판의 양 측에 형성되는 소스와 드레인; 상기 기판의 상단에 형성되며, 압전 물질(Piezoelectric Material)로 이루어지는 게이트; 및 상기 게이트의 하단에 위치하며, 서로 다른 절연 물질로 적층되어 형성되는 게이트 층을 포함한다.
상기 압전 물질은 전기적 신호를 역학적인 힘으로 전환할 수 있다.
상기 게이트 층의 상기 절연 물질은 ABO3형태의 페로브스카이트형 구조(Perovskite Structure)를 이루는 것이 가능하다.
상기 게이트 층은 SrTiO3로 형성되는 제1 층; LaAlO3로 형성되는 제2 층을 포함하며, 상기 제1 층과 상기 제2 층은 적층되어 이루어지는질 수도 있다.
상기 게이트 층에 역학적 힘이 가해지면, 상기 게이트 층의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 형성될 수 있다.
상기 게이트 층은 서로 다른 절연 물질이 교번되어 다수의 층을 이루는 것이 가능하다.
본 발명의 또 다른 실시예에 따른 트랜지스터는 상기 기판은 LaTiO3로 형성되는 제1 층; LaAlO3로 형성되는 제2 층을 포함하며, 상기 제1 층과 상기 제2 층은 적층되어 이루어질 수 있다.
상기 기판에 역학적 힘이 가해지면, 상기 기판의 절연 물질에 자기 전이(Magnetic Transition)가 발생하여, 상기 기판의 변형에 의해 전자들의 스핀(Spin) 방향이 전환될 수 있다.
상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하는 경우 전류가 흐르며, 상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하지 않는 경우 전류가 흐르지 않는 것이 가능하다.
본 발명의 또 다른 실시예에 따른 트랜지스터를 제조하는 방법은 서로 다른 절연 물질을 적층시켜 기판을 형성하는 단계; 상기 기판의 양 측에 소스와 드레인을 형성하는 단계; 및 상기 기판의 상단에 압전 물질(Piezoelectric Material)로 이루어진 게이트를 형성하는 단계를 포함한다.
서로 다른 절연 물질을 적층시켜 기판을 형성하는 단계는, SrTiO3로 이루어진 제1 층을 형성하는 단계; LaAlO3로 이루어진 제2 층 형성하는 단계를 포함할 수 있다.
상기 게이트에서 전기적 신호를 역학적 힘으로 전환하는 단계; 상기 역학적 힘에 의해, 상기 기판이 변형되어 상기 기판의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 형성되는 단계를 더 포함할 수도 있다.
서로 다른 절연 물질을 적층시켜 기판을 형성하는 단계는, LaTiO3로 이루어진 제1 층을 형성하는 단계; LaAlO3로 이루어진 제2 층을 형성하는 단계를 포함할 수 있다.
상기 게이트에서 전기적 신호를 역학적 힘으로 전환하는 단계; 상기 역학적 힘에 의해, 상기 기판의 절연 물질에 자기 전이(Magnetic Transition)가 발생하여, 상기 기판의 변형에 의해 전자들의 스핀(Spin) 방향이 전환되는 단계를 더 포함할 수 있다.
상기 기판의 절연 물질에 자기 전이가 발생하여, 상기 기판의 변형에 의해 전자들의 스핀 방향이 전환되는 단계는, 상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하는 경우 전류가 흐르며, 상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하지 않는 경우 전류가 흐르지 않는 것이 가능하다.
본 발명의 또 다른 실시예에 따른 트랜지스터를 제조하는 방법은 기판을 형성하는 단계; 상기 기판의 양 측에 소스와 드레인을 형성하는 단계; 상기 기판의 상단에 서로 다른 절연 물질을 적층시켜 게이트 층을 형성하는 단계; 및 상기 게이트 층의 상단에 압전 물질(Piezoelectric Material)로 이루어진 게이트를 형성하는 단계를 포함한다.
상기 기판의 상단에 서로 다른 절연 물질을 적층시켜 게이트 층을 형성하는 단계는, SrTiO3로 이루어진 제1 층을 형성하는 단계; LaAlO3로 이루어진 제2 층 형성하는 단계를 포함할 수 있다.
상기 게이트에서 전기적 신호를 역학적 힘으로 전환하는 단계; 상기 역학적 힘에 의해, 상기 게이트 층이 변형되어 상기 게이트 층의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 형성되는 단계를 더 포함할 수도 있다.
본 발명의 실시예들은 서로 다른 절연 물질을 적층시킨 기판을 이용하여, 물리적 힘에 의한 변형에 의해 금속 절연체 전이(Metal-Insulator Transition)가 형성되는 현상을 이용하여, 낮은 문턱전압 이하 스윙(subthreshold swing, SS) 및 향상된 온/오프 스위치 특성을 갖는 트랜지스터를 제공할 수 있다.
본 발명의 실시예들은 압전 물질을 이용하여 전기적 신호를 역학적 힘으로 변형함으로써, 기존 기술 방식에서 발생하는 열전자(Thermionic Emission) 이론의 한계(SS = 60mV/dec @300K)를 극복한 트랜지스터를 제공할 수 있다.
도 1은 일반적인 모스 전계 효과 트랜지스터를 나타낸 도이다.
도 2는 본 발명의 일 실시예에 따른 오프 전류 상태의 트랜지스터를 나타낸 도이다.
도 3은 본 발명의 일 실시예에 따른 온 전류 상태의 트랜지스터를 나타낸 도이다.
도 4는 본 발명의 일 실시예에 따른 압전 물질을 나타낸 도이다.
도 5는 본 발명의 일 실시예에 따른 LAO/STO의 구조를 나타낸 도이다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터를 나타낸 도이다.
도 7의 (a)는 본 발명의 또 다른 실시예에 따른 트랜지스터의 전류 형성 상태를 나타내며, (b)는 본 발명의 또 다른 실시예에 따른 트랜지스터의 절연 상태를 나타낸 도이다.
도 8은 본 발명의 또 다른 실시예에 따른 다이오드를 나타낸 도이다.
도 9는 본 발명의 또 다른 실시예에 따른 트랜지스터를 나타낸 도이다.
도 10은 본 발명의 일 실시예에 따른 트랜지스터를 제조하는 방법을 나타낸 흐름도이다.
도 11은 본 발명의 다른 실시예에 따른 트랜지스터를 제조하는 방법을 나타낸 흐름도이다.
도 12는 본 발명의 또 다른 실시예에 따른 트랜지스터를 제조하는 방법을 나타낸 흐름도이다.
이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
아래에서 기술되는 트랜지스터는 모스 전계 효과 트랜지스터에 적용될 수 있다. 그러나, 본 발명의 실시예들은 반드시 모스 전계 효과 트랜지스터를 비롯한 트랜지스터에만 적용되는 것은 아니고, 다이오드 등 여러 분야에 적용 가능한 것으로 이해되어야 한다.
도 1은 일반적인 모스 전계 효과 트랜지스터를 나타낸 도이다.
도 1을 참조하면, 모스 전계 효과 트랜지스터는 기판(100), 소스(110), 드레인(120), 게이트(130), 및 채널(140)을 포함한다.
상기 기판(100)은 실리콘(Si), 게르마늄(Ge) 등의 반도체 물질로 이루어진다.
또한, 상기 기판(100)의 양 측에 상기 소스(110)와 상기 드레인(120)이 이격되어 형성되며, 상기 기판(100)의 상단에 옥사이드(Oxide) 층과 상기 게이트(130)가 형성된다. 그리고, 상기 기판(100)에는 상기 소스(110)와 상기 드레인(120) 사이에 전류가 흐를 수 있도록 채널(140)이 형성된다.
도 2는 본 발명의 일 실시예에 따른 오프 전류 상태의 트랜지스터를 나타낸 도이다.
도 2를 참조하면, 금속 절연체 전이를 이용한 트랜지스터는 기판(210), 소스(220), 드레인(230), 및 게이트(240)를 포함한다.
상기 기판(210)은 복수의 서로 다른 절연 물질이 적층되어 구성된다. 이때, 상기 절연 물질은 ABO3형태의 페로브스카이트형 구조(Perovskite Structure)를 이루는 서로 다른 물질로, 유전율(Dielectric Constant) 등은 차이가 있으나 격자 상수(Lattice Constant)는 비슷함으로써, 서로 다른 두 개의 물질이 안정적으로 결합할 수 있도록 한다.
그 중에서도, 상기 기판(210)의 하부 층인 제1 층(211)은 SrTiO3 (STO)로 이루어지며, 상기 제1 층의 상부에 위치하는 제2 층(212)은 LaAlO3 (LAO)로 이루어지는 것이 좋다. 반대로, 상부 층인 제1 층(212)은 SrTiO3 (STO)로 이루어지며, 상기 제1 층의 하부에 위치하는 제2 층(211)은 LaAlO3 (LAO)로 이루어지는 것도 가능하다.
즉, 상기 기판은 상기 제1 층과 상기 제2 층을 포함하고, 이때, 상기 제1 층과 상기 제2 층이 배치되는 위치는 필요에 따라 결정할 수 있는 것으로, 상기 제1 층이 하부에 배치되며 상기 제2 층이 상부에 배치되는 구조를 이루거나, 또는 상기 제2 층이 하부에 배치되며 상기 제1 층이 상부에 배치되는 구조가 될 수 있다.
여기에서, 상기 절연 물질은 LAO/STO뿐만 아니라, LTO/STO, STO/LTO, LNO(LaNiO3)/STO, LNO/LAO, LMO(LaMnO3)/SMO(SrMnO3), 그리고 LNO/LTO 등의 물질이 적층된 구조로 형성될 수 있으며, 상기 절연 물질이 배치되는 순서 및 위치에는 제한이 없다.
그리고, 상기 기판(210)의 적층된 절연 물질을 ABO3/CDO3로 표현할 때, A물질과 C물질을 동일한 물질로 구성할 수 있으며, 마찬가지로, B물질과 D물질을 동일한 물질로 구성할 수 있다.
상기 소스(220)와 상기 드레인(230)은 상기 기판(210)의 양 측에 일정 간격 이격되어 형성된다.
상기 게이트(240)는 상기 기판(210)의 상단에 옥사이드 층과 함께 형성되며, 압전 물질(Piezoelectric Material)로 이루어짐으로써, 전기적 신호를 역학적인 힘으로 전환할 수 있다. 따라서, 상기 게이트(240)에 전기적 신호가 가해지면, 상기 압전 물질에 의해 상기 기판(210)은 변형(Strain)이 발생되고, 이에 따라 서로 다른 절연 물질(insulator)의 경계면에는 금속 절연체 전이가 발생되어 전류가 흐르게 되므로, 우수한 온/오프 특성을 가진 스위치의 구현이 가능하며, 낮은 문턱전압 이하 스윙(subthreshold swing, SS)을 기대할 수 있다.도 2는 상기 트랜지스터에 전압을 인가하지 않은 상태로, 상기 기판(210)이 변형(Strain)되지 않았다. 따라서, 상기 소스(220)와 상기 드레인(230) 사이에는 전류가 흐르지 않는 절연 상태이다.
도 3은 본 발명의 일 실시예에 따른 온 전류 상태의 트랜지스터를 나타낸 도이다.
도 3을 참조하면, 금속 절연체 전이를 이용한 트랜지스터는 기판(310), 소스(320), 드레인(330), 및 게이트(340)를 포함한다.
상기 트랜지스터는 온 전류 상태를 나타내는 것으로, 상기 트랜지스터에 전압을 인가하면, 압전 물질로 이루어진 상기 게이트(340)에 의해 상기 기판(310)이 변형(Strain)된다. 따라서, 상기 기판(310)의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition; MIT)가 발생하며, 상기 소스(320)와 상기 드레인(330) 사이에는 전류(ISD)가 흐를 수 있다.
예를 들어, 절연 물질이 LAO/STO인 경우에는, 게이트(340)에 전기적 신호가 가해지면, 압전 물질은 전기적 신호를 역학적 힘으로 전환하여 LAO/STO에 변형을 가하게 되며, 이 변형에 의해 LAO/STO 경계면에 금속 절연체 전이가 발생되어 전류가 흐르게 되는 것이다. 그리고, 상기의 구조는 2차원적인 평면 구조(Ultra-thin-body; UTB)에서는 물론이고, 3차원의 입체 구조(Nanowire)에도 적용 가능함으로써, 소자를 작게 만들어 집적도를 키우면서 성능 향상도 가능하게 할 수 있다.
도 4는 본 발명의 일 실시예에 따른 압전 물질을 나타낸 도이다.
도 4를 참조하면, 상기 게이트로 이용되는 압전 물질은 전기적 신호를 역학적인 힘으로 전환함으로써, 상기 기판의 적층된 물질에 변형을 일으키게 한다. 참고적으로, 압전 물질은 진동이나 압력 등의 역학적 힘이 전기적 신호로 전환하거나, 반대로 전기적 신호를 역학적 힘으로 전환하는 것을 말한다.
도 5는 본 발명의 일 실시예에 따른 LAO/STO의 구조를 나타낸 도이다.
상기 기판을 이루는 절연 물질로, SrTiO3(STO)와 LaAlO3(LAO)가 적층되어 기판을 형성할 수 있다. 그리고, SrTiO3(STO)와 LaAlO3(LAO) 경계면에서는 변형(Strain)에 따라 금속 절연체 전이가 발생할 수 있다. 즉, LAO/STO 구조에서 전자의 이동 속도가 다른 산화물에 비해 빠르므로, 변형에 따라 LAO/STO 경계면이 금속 절연체 전이가 발생되어 전도성을 가지게 된다. 이때, SrTiO3의 두께에 따라 금속 절연체 전이가 생기는 두께를 조절할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터를 나타낸 도이다.
도 6을 참조하면, 금속 절연체 전이를 이용한 트랜지스터는 기판(600), 소스(610), 드레인(620), 게이트(630), 및 게이트 층(640)을 포함한다.
상기 기판(600)은 실리콘(Si), 게르마늄(Ge) 등의 반도체 물질로 이루어질 수 있다.
그리고, 상기 소스(610)와 상기 드레인(620)은 상기 기판(600)의 양 측에 일정 간격 이격되어 형성된다.
상기 게이트(630)는 상기 기판(600)의 상단에 형성되며, 압전 물질로 이루어짐으로써, 전기적 신호를 역학적인 힘으로 전환하도록 한다.
또한, 상기 게이트 층(640)은 상기 게이트(630)의 하단에 위치하며, 서로 다른 절연 물질로 형성될 수 있다. 상기 게이트 층(640)에 역학적 힘(Stress)이 가해지면, 상기 게이트 층(640)의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 발생할 수 있다. 이때, 상기 게이트 층(640)은 ABO3형태의 페로브스카이트형 구조를 이루는 서로 다른 절연 물질로 이루어지며, 안정적으로 결합할 수 있는 두 물질을 선택하도록 한다.
그 중에서도, 상기 게이트 층(640)의 하부 층인 제1 층(641)은 SrTiO3로 이루어지며, 상기 제1 층(641)의 상부에 위치하는 제2 층(642)은 LaAlO3로 이루어지는 것이 좋다. 반대로, 상부 층인 제1 층(642)은 SrTiO3 (STO)로 이루어지며, 상기 제1 층의 하부에 위치하는 제2 층(641)은 LaAlO3 (LAO)로 이루어지는 것도 가능하다.
즉, 상기 게이트 층(640)은 상기 제1 층과 상기 제2 층을 포함하고, 이때, 상기 제1 층과 상기 제2 층의 배치되는 순서는 필요에 따라 결정할 수 있는 것으로, 상기 제1 층이 하부에 위치되며 상기 제2 층이 상부에 위치되는 구조를 이루거나, 또는 상기 제2 층이 하부에 위치되며 상기 제1 층이 상부에 위치되는 구조가 될 수 있다.
상기 트랜지스터에 전압을 인가하면, 상기 게이트(630)에 의해 상기 게이트 층(640)이 변형된다. 이에 따라, 상기 게이트 층(640)의 적층된 물질의 경계면에 금속 절연체 전이가 형성된다. 다시 말하면, STO와 LAO 사이 경계면에 금속 절연체 전이가 형성되어 전류가 흐를 수 있는 것이다.
그러므로, 전압이 인가되지 않는 오프 상태에서는, 상기 게이트 층(640)에서 LAO/STO의 옥사이드(Oxide)의 두께가 두꺼워 트랜지스터는 완전한 오프상태가 되며, 전압이 인가되는 온 상태에서는, 옥사이드의 변형에 따라 LAO/STO 경계면에 금속 절연체 전이가 형성되면서 상대적으로 상기 옥사이드의 두께가 얇아진다. 따라서, 상기 소스(610)와 상기 드레인(620) 사이에 형성된 채널을 따라 전류가 흐르게 된다. 즉, LAO/STO 경계면에 금속 절연체 전이를 형성하여 옥사이드의 두께를 조절함으로써, 트랜지스터의 온, 오프 스위치 특성을 좋아지게 하는 것이다.
여기에서, 상기 절연 물질은 LAO/STO뿐만 아니라, LTO/STO, STO/LTO, LNO/STO, LNO/LAO, LMO/SMO, 그리고 LNO/LTO 등의 물질이 적층된 구조로 형성될 수 있으며, 상기 절연 물질이 배치되는 순서 및 위치에는 제한이 없다. 그리고, 상기의 구조는 2차원적인 평면 구조(Ultra-thin-body; UTB)에서는 물론이고, 3차원의 입체 구조(Nanowire)에도 적용 가능함으로써, 소자를 작게 만들어 집적도를 키우면서 성능 향상도 가능하게 할 수 있다.
도 7의 (a)는 본 발명의 또 다른 실시예에 따른 트랜지스터의 전류 형성 상태를 나타내며, (b)는 본 발명의 또 다른 실시예에 따른 트랜지스터의 절연 상태를 나타낸 도이다.
도 7의 (a) 및 (b)를 참조하면, 트랜지스터는 기판(710), 소스(720), 드레인(730), 및 게이트(740)를 포함하여 이루어진다. 상기 트랜지스터는 스핀 전계효과 트랜지스터(Spin Field Effect Transistor, Spin-FET)의 기본원리를 이용한 것이며, 여기에서, 스핀(Spin)의 방향은 전자의 회전에 따라 생기는 자기적 방향을 의미한다.
먼저, 상기 기판(710)은 서로 다른 절연 물질로 적층되어 구성되며, 상기 절연 물질은 페로브스카이트형 구조인 ABO3형태를 이루는 물질로 이루어질 수 있다. 상기 기판(710)을 이루는 물질은, 그 물질에 제한은 없으나, LaAlO3(LAO)/ LaTiO3(LTO)의 구조에서 자기 전이(Magnetic Transition)가 발생하므로, 상기 기판(710)의 하부 층인 제1 층(711)은 LaTiO3 (LTO)로 이루어지며, 상기 제1 층(711)의 상부에 위치하는 제2 층(712)은 LaAlO3 (LAO)로 이루어지는 것이 좋다. 반대로, 상기 기판(710)의 상부 층인 제1 층(712)은 LaTiO3 (LTO)로 이루어지며, 상기 제1 층(711)의 하부에 위치하는 제2 층(711)은 LaAlO3 (LAO)로 이루어지는 것도 가능하다.
그리고, 상기 소스(720)와 상기 드레인(730)은 상기 기판(710)의 양 측에 일정 간격 이격되어 형성된다. 이때, 상기 소스(720)와 상기 드레인(730)은 한 방향으로의 전자들의 스핀 방향을 가지고 있다.
상기 게이트(740)는 상기 기판(710)의 상단에 옥사이드 층과 함께 형성되며, 압전 물질로 이루어짐으로써, 전기적 신호를 역학적인 힘(Stress)으로 전환할 수 있다.
도 7의 (a)는 본 발명의 또 다른 실시예에 따른 트랜지스터의 전류 형성 상태를 나타낸다.
상기 압전 물질에 의해 상기 기판(710)에 힘이 가해지는 경우에는, LAO/LTO는 변형되어 전자들의 회전에 따라 스핀 방향이 바뀌게 된다. 이때, 상기 소스(720) 및 상기 드레인(730)을 형성하는 전자들의 스핀 방향과 상기 LAO/LTO를 형성하는 전자들의 스핀 방향이 일치하게 되는 경우, 전류가 흐를 수 있게 된다.
도 7의 (b)는 본 발명의 또 다른 실시예에 따른 트랜지스터의 절연 상태를 나타낸다.
상기 압전 물질에 의해 상기 기판(710)에 힘이 가해지지 않는 경우에는, 상기 소스(720) 및 상기 드레인(730)을 형성하는 전자들의 스핀 방향과 상기 LAO/LTO를 형성하는 전자들의 스핀의 방향이 일치하지 않으므로, 절연 상태가 되어 전류가 흐르지 않는다.
도 8은 본 발명의 또 다른 실시예에 따른 다이오드를 나타낸 도이다.
도 8을 참조하면, 금속 절연체 전이를 이용한 다이오드(800)는 기판(810), 제1 콘택트(820), 및 제2 콘택트(830)를 포함한다.
그리고, 상기 기판(810)은 서로 다른 절연 물질로 적층되어 구성되며, 상기 절연 물질은ABO3형태의 페로브스카이트형 구조(Perovskite Structure)를 이루는 것이 좋다. ABO3형태를 이루는 물질 중에서도, 상기 기판(810)의 제1 층(811, 812)은 SrTiO3 (STO)로 이루어지며, 제2 층(812, 811)은 LaAlO3 (LAO)로 이루어지는 것이 좋다. 여기에서, 상기 절연 물질은 LAO/STO뿐만 아니라, LTO/STO, STO/LTO, LNO/STO, LNO/LAO, LMO/SMO, 그리고 LNO/LTO 등의 물질이 적층된 구조로 형성될 수 있으며, 상기 절연 물질이 배치되는 순서 및 위치에는 제한이 없다.
그리고, 상기 제1 콘택트(820)와 상기 제2 콘택트(830) 중 적어도 하나 이상이 압전 물질(Piezoelectric Material)로 형성되어, 전기적 신호를 역학적인 힘으로 전환하도록 한다. 따라서, 상기 제1 콘택트(820) 또는 상기 제2 콘택트(830)의 압전 물질에 전압이 가해지는 경우에는, 상기 압전 물질은 상기 기판(810)에 변형(Strain)을 가하게 된다. 그 결과, 상기 제1 층과 상기 제2 층 사이의 경계면에 금속 절연체 전이가 형성되어 전류가 흐르게 된다.
반대로, 상기 제1 콘택트(820) 또는 상기 제2 콘택트(830)에 전압이 가해지지 않는 경우에는, 상기 기판(810)에 변형이 생기지 않아 전류가 흐르지 않게 된다.
도 9는 본 발명의 또 다른 실시예에 따른 트랜지스터를 나타낸 도이다.
도 9를 참조하면, 트랜지스터는 기판(910), 소스(920), 드레인(930), 및 게이트(940)를 포함하여 이루어진다.
상기 기판(910)은 서로 다른 절연 물질이 반복하여 교번되어 적층될 수 있다. 이때, 상기 절연 물질은 ABO3형태를 이루는 물질로 이루어질 수 있으며, 그 중에서도 제1 층(911)과 제2층(912)은 LaAlO3(LAO)/ LaTiO3(LTO)의 반복된 구조로 형성될 수 있다. 또한, LAO/STO, LTO/STO, STO/LTO, LTO/STO, LNO/STO, LNO/LAO, LMO/SMO, 그리고 LNO/LTO 등의 물질이 반복 적층된 구조로 형성될 수 있다.
그리고, 도 6의 게이트 층의 절연 물질도 반복 교번되어 다수의 적층 구조로 형성 가능하다.
더욱이, 상기 기판 및 상기 게이트 층은 다수의 층을 이루며, 각각의 층을 이루는 물질을 서로 다르게 형성할 수 있다. 또한, 상기 물질은 ABO3형태를 이루는 절연 물질로 이루어질 수 있다.
또한, 상기의 구조는 2차원 구조에서는 물론이고, 3차원의 입체 구조에도 적용 가능하다.
도 10은 본 발명의 일 실시예에 따른 트랜지스터를 제조하는 방법을 나타낸 흐름도이다.
도 10을 참조하면, 단계(1010)에서, 서로 다른 절연 물질을 적층시켜 기판을 형성한다. 이때, 서로 다른 절연 물질은 ABO3형태를 이루는 물질로, 유전율(Dielectric Constant) 등은 차이가 있으나 격자 상수(Lattice Constant)는 비슷함으로써, 서로 다른 두 개의 물질이 안정적으로 결합할 수 있도록 한다. 그 중에서, SrTiO3로 이루어진 제1 층을 형성하고, 상기 제1 층의 상단에 LaAlO3로 이루어진 제2 층 형성할 수 있다.
단계(1020)에서, 상기 기판의 양 측에 소스와 드레인을 형성한다.
또한, 단계(1030)에서, 상기 기판의 상단에 압전 물질(Piezoelectric Material)로 이루어진 게이트를 형성한다.
그리고, 단계(1040)는, 압전 물질로 이루어진 상기 게이트에서 전기적 신호를 역학적 힘으로 전환할 수 있다.
단계(1050)에서는, 상기 역학적 힘에 의해, 상기 기판이 변형되어 상기 기판의 적층된 물질의 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 형성될 수 있다.
따라서, 상기 트랜지스터에 전압을 인가하면, 상기 게이트의 압전 물질에 의해 상기 기판이 변형됨으로써, 상기 기판의 상기 제1 층인 SrTiO3와, 상기 제2 층인 LaAlO3 사이에 금속 절연체 전이가 형성되어 전류가 흐르게 된다.
도 11은 본 발명의 다른 실시예에 따른 트랜지스터를 제조하는 방법을 나타낸 흐름도이다.
도 11을 참조하면, 단계(1110)에서, 기판을 형성한다.
그리고, 단계(1120)에서, 상기 기판의 양 측에 소스와 드레인을 형성한다.
단계(1130)에서는, 상기 기판의 상단에 서로 다른 절연 물질을 적층시켜 게이트 층을 형성한다.
여기에서, 상기 절연물질은 SrTiO3로 이루어진 제1 층을 형성하고, 상기 제1 층의 상단에 LaAlO3로 이루어진 제2 층 형성할 수 있다.
그리고, 단계(1140)에서, 상기 게이트 층의 상단에 압전 물질로 이루어진 게이트를 형성한다.
단계(1150)에서는, 상기 게이트에서 전기적 신호를 역학적 힘으로 전환하며, 단계(1160)에서, 상기 역학적 힘에 의해, 상기 게이트 층이 변형되어 상기 게이트 층의 적층된 물질의 경계면에 금속 절연체 전이가 형성될 수 있다.
따라서, 전압이 인가되지 않는 오프 상태에서는, 상기 게이트 층인 옥사이드(Oxide)의 두께가 두껍기 때문에 트랜지스터는 완전한 오프 상태가 된다.
그리고, 상기 트랜지스터에 전압을 인가하면, 상기 게이트의 압전 물질에 의해 상기 게이트 층이 변형된다. 이에 따라, 상기 게이트 층에 적층된 SrTiO3와 LaAlO3 사이에 금속 절연체 전이가 형성되어 LAO/STO의 옥사이드의 두께가 상대적으로 얇아지기 때문에 트랜지스터에 전류가 흐르게 된다.
이로써, 트랜지스터의 온, 오프 특성을 좋아질 뿐만 아니라, 60mV/dec 이하의 낮은 문턱전압 이하 스윙(subthreshold swing, SS)이 가능해진다.
또한, 상기 트랜지스터는 기존 CMOS 공정을 그대로 이용하면서 빠른 동작속도 및 낮은 소비전력을 만족시키며, 기존 Si 모스 전계 효과 트랜지스터를 대체할 수 있을 것이고, 하나의 소자에서 필요에 따라 n-type/p-type 모두 선택적으로 사용할 수 있어서 공정 단순화에도 도움이 될 것이다.
도 12는 본 발명의 또 다른 실시예에 따른 트랜지스터를 제조하는 방법을 나타낸 흐름도이다.
도 12를 참조하면, 단계(1210)에서, 서로 다른 절연 물질을 적층시켜 기판을 형성한다. 이때, LaTiO3로 이루어진 제1 층을 형성하고, 상기 제1 층의 상부에 LaAlO3로 이루어진 제2 층을 형성할 수 있다.
단계(1220)에서, 상기 기판의 양 측에 소스와 드레인을 형성한다.
또한, 단계(1230)에서, 상기 기판의 상단에 압전 물질(Piezoelectric Material)로 이루어진 게이트를 형성한다.
그리고, 단계(1240)는, 압전 물질로 이루어진 상기 게이트에서 전기적 신호를 역학적 힘으로 전환할 수 있다.
단계(1250)에서는, 상기 역학적 힘에 의해, 상기 기판에 힘을 가해지면, LAO/LTO는 변형되어 전자들의 스핀 방향이 전환 된다. 이때, LAO/LTO을 이루는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하는 경우 전류가 흐르며, 반대로, 상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하지 않는 경우 전류가 흐르지 않는다. 여기에서, 스핀 방향은 전자들의 회전에 의해 형성되는 것이다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (24)

  1. 서로 다른 절연 물질이 적층된 기판;
    상기 기판의 양 측에 형성되는 소스와 드레인; 및
    상기 기판의 상단에 형성되며 압전 물질(Piezoelectric Material)로 이루어지는 게이트
    를 포함하고,
    상기 게이트에 전기적 신호가 가해지는 경우, 상기 압전 물질에 의해 상기 기판은 변형(Strain)이 발생되어 상기 서로 다른 절연 물질이 적층된 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 발생되고, 상기 금속 절연체 전이에 의해 채널이 형성되어 상기 소스와 상기 드레인 사이에 전류가 흐르는 것
    을 특징으로 하는 트랜지스터.
  2. 제1항에 있어서,
    상기 압전 물질은
    전기적 신호를 역학적인 힘으로 전환하는 것
    을 특징으로 하는 트랜지스터.
  3. 제1항에 있어서,
    상기 절연 물질은
    ABO3형태의 페로브스카이트형 구조(Perovskite Structure)를 이루는 것
    을 특징으로 하는 트랜지스터.
  4. 제1항에 있어서,
    상기 기판은 SrTiO3로 형성되는 제1 층;
    LaAlO3로 형성되는 제2 층을 포함하며,
    상기 제1 층의 상부에 상기 제2 층이 적층되어 상기 SrTiO3의 두께에 따라 상기 금속 절연체 전이가 발생되는 두께가 조절되는 것
    을 특징으로 하는 트랜지스터.
  5. 삭제
  6. 제1항에 있어서,
    상기 기판은 서로 다른 절연 물질이 교번되어 다수의 층을 이루는 것
    을 특징으로 하는 트랜지스터.
  7. 기판;
    상기 기판의 양 측에 형성되는 소스와 드레인;
    상기 기판의 상단에 형성되며, 압전 물질(Piezoelectric Material)로 이루어지는 게이트; 및
    상기 게이트의 하단에 위치하며, 서로 다른 절연 물질로 적층되어 형성되는 게이트 층
    을 포함하고,
    상기 게이트에 전기적 신호가 가해지는 경우, 상기 압전 물질에 의해 상기 게이트 층은 변형(Strain)이 발생되어 상기 서로 다른 절연 물질이 적층된 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 발생되고, 상기 금속 절연체 전이의 형성에 따라 옥사이드(Oxide)로 이루어진 상기 게이트 층의 두께가 조절되어 상기 소스와 상기 드레인 사이에 전류가 흐르는 것
    을 특징으로 하는 트랜지스터.
  8. 제7항에 있어서,
    상기 압전 물질은
    전기적 신호를 역학적인 힘으로 전환하는 것
    을 특징으로 하는 트랜지스터.
  9. 제7항에 있어서,
    상기 게이트 층의 상기 절연 물질은
    ABO3형태의 페로브스카이트형 구조(Perovskite Structure)를 이루는 것
    을 특징으로 하는 트랜지스터.
  10. 제7항에 있어서,
    상기 게이트 층은 SrTiO3로 형성되는 제1 층;
    LaAlO3로 형성되는 제2 층을 포함하며,
    상기 제1 층의 상부에 상기 제2 층이 적층되어 상기 SrTiO3의 두께에 따라 상기 금속 절연체 전이가 발생되는 두께가 조절되는 것
    을 특징으로 하는 트랜지스터.
  11. 삭제
  12. 제7항에 있어서,
    상기 게이트 층은
    서로 다른 절연 물질이 교번되어 다수의 층을 이루는 것
    을 특징으로 하는 트랜지스터.
  13. 제 1항에 있어서,
    상기 기판은 LaTiO3로 형성되는 제1 층;
    LaAlO3로 형성되는 제2 층을 포함하며,
    상기 제1 층과 상기 제2 층은 적층되어 이루어지는 것
    을 특징으로 하는 트랜지스터.
  14. 제 1항 또는 제13항에 있어서,
    상기 기판에 역학적 힘이 가해지면,
    상기 기판의 절연 물질에 자기 전이(Magnetic Transition)가 발생하여, 상기 기판의 변형에 의해 전자들의 스핀(Spin) 방향이 전환되는 것
    을 특징으로 하는 트랜지스터.
  15. 제14항에 있어서,
    상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하는 경우 전류가 흐르며,
    상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하지 않는 경우 전류가 흐르지 않는 것
    을 특징으로 하는 트랜지스터.
  16. 서로 다른 절연 물질을 적층시켜 기판을 형성하는 단계;
    상기 기판의 양 측에 소스와 드레인을 형성하는 단계;
    상기 기판의 상단에 압전 물질(Piezoelectric Material)로 이루어진 게이트를 형성하는 단계;
    상기 게이트에 전기적 신호가 가해지는 경우, 상기 압전 물질에 의해 전기적 신호가 역학적 힘으로 전환되는 단계; 및
    상기 역학적 힘에 의해, 상기 기판은 변형(Strain)이 발생되어 상기 서로 다른 절연 물질이 적층된 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 발생되는 단계
    를 포함하고,
    상기 금속 절연체 전이에 의해 채널이 형성되어 상기 소스와 상기 드레인 사이에 전류가 흐르는 것
    을 특징으로 하는 트랜지스터를 제조하는 방법.
  17. 제16항에 있어서,
    상기 서로 다른 절연 물질을 적층시켜 기판을 형성하는 단계는,
    SrTiO3로 이루어진 제1 층을 형성하는 단계; 및
    LaAlO3로 이루어진 제2 층 형성하는 단계
    를 포함하고,
    상기 제1 층의 상부에 상기 제2 층이 적층되어 상기 SrTiO3의 두께에 따라 상기 금속 절연체 전이가 발생되는 두께가 조절되는 것
    을 특징으로 하는 트랜지스터를 제조하는 방법.
  18. 삭제
  19. 제16항에 있어서,
    상기 서로 다른 절연 물질을 적층시켜 기판을 형성하는 단계는,
    LaTiO3로 이루어진 제1 층을 형성하는 단계;
    LaAlO3로 이루어진 제2 층을 형성하는 단계
    를 포함하는 트랜지스터를 제조하는 방법.
  20. 제16항 또는 제19항에 있어서,
    상기 게이트에서 전기적 신호를 역학적 힘으로 전환하는 단계;
    상기 역학적 힘에 의해, 상기 기판의 절연 물질에 자기 전이(Magnetic Transition)가 발생하여, 상기 기판의 변형에 의해 전자들의 스핀(Spin) 방향이 전환되는 단계
    를 더 포함하는 트랜지스터를 제조하는 방법.
  21. 제20항에 있어서,
    상기 기판의 절연 물질에 자기 전이가 발생하여, 상기 기판의 변형에 의해 전자들의 스핀 방향이 전환되는 단계는,
    상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하는 경우 전류가 흐르며,
    상기 기판을 형성하는 전자들의 스핀 방향이 상기 소스 및 상기 드레인을 형성하는 전자들의 스핀 방향과 일치하지 않는 경우 전류가 흐르지 않는 것
    을 특징으로 하는 트랜지스터를 제조하는 방법.
  22. 기판을 형성하는 단계;
    상기 기판의 양 측에 소스와 드레인을 형성하는 단계;
    상기 기판의 상단에 서로 다른 절연 물질을 적층시켜 게이트 층을 형성하는 단계; 및
    상기 게이트 층의 상단에 압전 물질(Piezoelectric Material)로 이루어진 게이트를 형성하는 단계
    를 포함하고,
    상기 게이트에 전기적 신호가 가해지는 경우, 상기 압전 물질에 의해 상기 게이트 층은 변형(Strain)이 발생되어 상기 서로 다른 절연 물질이 적층된 경계면에 금속 절연체 전이(Metal-Insulator Transition)가 발생되고, 상기 금속 절연체 전이의 형성에 따라 옥사이드(Oxide)로 이루어진 상기 게이트 층의 두께가 조절되어 상기 소스와 상기 드레인 사이에 전류가 흐르는 것
    을 특징으로 하는 트랜지스터를 제조하는 방법.
  23. 제22항에 있어서,
    상기 기판의 상단에 서로 다른 절연 물질을 적층시켜 게이트 층을 형성하는 단계는,
    SrTiO3로 이루어진 제1 층을 형성하는 단계; 및
    LaAlO3로 이루어진 제2 층 형성하는 단계
    를 포함하고,
    상기 제1 층의 상부에 상기 제2 층이 적층되어 상기 SrTiO3의 두께에 따라 상기 금속 절연체 전이가 발생되는 두께가 조절되는 것
    을 특징으로 하는 트랜지스터를 제조하는 방법.
  24. 삭제
KR1020140028229A 2014-03-11 2014-03-11 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법 KR101621604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140028229A KR101621604B1 (ko) 2014-03-11 2014-03-11 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140028229A KR101621604B1 (ko) 2014-03-11 2014-03-11 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20150106476A KR20150106476A (ko) 2015-09-22
KR101621604B1 true KR101621604B1 (ko) 2016-05-17

Family

ID=54245267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140028229A KR101621604B1 (ko) 2014-03-11 2014-03-11 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR101621604B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014027555A1 (ja) * 2012-08-14 2014-02-20 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014027555A1 (ja) * 2012-08-14 2014-02-20 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子

Also Published As

Publication number Publication date
KR20150106476A (ko) 2015-09-22

Similar Documents

Publication Publication Date Title
US10014219B2 (en) Semiconductor device
US9214517B2 (en) Semiconductor device using 2-dimensional electron gas and 2-dimensional hole gas and method of manufacturing the semiconductor device
JP5214652B2 (ja) 半導体装置
US10347760B2 (en) Reconfigurable nanowire field effect transistor, a nanowire array and an integrated circuit thereof
KR102194235B1 (ko) 박막 트랜지스터 및 그 구동 방법
CN103972100A (zh) 使用心轴氧化工艺形成鳍式场效应晶体管半导体设备的鳍部的方法
US9768311B2 (en) Semiconductor tunneling device
JP6425146B2 (ja) 可変サイズのフィンを有するマルチゲートトランジスタ
US10991808B2 (en) Steep-switch field effect transistor with integrated bi-stable resistive system
JP6284213B2 (ja) 相変化チャネルトランジスタ及びその駆動方法。
US11393931B2 (en) Diode
KR20160000294A (ko) 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 메모리 장치 및 그 제조방법
US11605672B2 (en) Steep-switch field effect transistor with integrated bi-stable resistive system
JP4875115B2 (ja) 半導体素子及び半導体装置
KR101621604B1 (ko) 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법
CN103227192B (zh) 半导体衬底、形成半导体衬底和集成电路的方法
CN103000686B (zh) 半导体器件及其制造方法
US7892859B2 (en) Device and method for switching electric signals and powers
WO2020138168A1 (ja) 相補型スイッチ素子
TWI647823B (zh) 一種互補電晶體元件結構及其製作方法
KR102336609B1 (ko) 트랜지스터, 이의 제조 방법, 및 이를 포함하는 삼진 인버터
US10872962B2 (en) Steep-switch field effect transistor with integrated bi-stable resistive system
JP2012256930A (ja) 半導体装置
JP6309882B2 (ja) インプレーンダブルゲートトランジスタ
US11056533B1 (en) Bipolar junction transistor device with piezoelectric material positioned adjacent thereto

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4