KR20110107130A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110107130A
KR20110107130A KR1020100026313A KR20100026313A KR20110107130A KR 20110107130 A KR20110107130 A KR 20110107130A KR 1020100026313 A KR1020100026313 A KR 1020100026313A KR 20100026313 A KR20100026313 A KR 20100026313A KR 20110107130 A KR20110107130 A KR 20110107130A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
semiconductor layer
oxide semiconductor
metal
Prior art date
Application number
KR1020100026313A
Other languages
English (en)
Inventor
김영민
정연택
장선필
조승환
김보성
최태영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100026313A priority Critical patent/KR20110107130A/ko
Priority to US12/839,705 priority patent/US20110233536A1/en
Priority to JP2010232763A priority patent/JP2011205054A/ja
Priority to CN2010105127782A priority patent/CN102201367A/zh
Publication of KR20110107130A publication Critical patent/KR20110107130A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

안정성 및 전기적 특성이 우수하며 제조가 용이한 산화물 반도체층을 포함하는 박막 트랜지스터 기판 및 이의 제조 방법이 제공된다. 박막 트랜지스터 기판은, 절연 기판과, 상기 절연 기판 상에 형성되고 산화아연, 산화주석 및 산화하프늄으로 이루어진 군으로부터 선택된 적어도 하나의 금속 산화물을 포함하는 산화물 반도체층과, 산화물 반도체층과 중첩된 게이트 전극과, 산화물 반도체층과 게이트 전극 사이에 개재된 게이트 절연막과, 산화물 반도체층과 적어도 일부가 중첩하고 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함한다.

Description

박막 트랜지스터 기판 및 이의 제조 방법{Thin film transistor array panel and method of fabricating the same}
본 발명은 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 안정성 및 전기적 특성이 우수하며 제조가 용이한 산화물 반도체층을 포함하는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display: LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display: FPD) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 영상을 표시하는 장치이다.
일반적으로, 액정 표시 장치는 각 화소를 스위칭하기 위한 박막 트랜지스터를 포함한다. 박막 트랜지스터는 스위칭 신호를 인가받는 게이트 전극과, 데이터 전압이 인가되는 소스 전극과, 데이터 전극을 출력하는 드레인 전극을 삼단자로 하여 스위칭 소자를 이룬다. 또한 이러한 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극과 중첩되어 있는 액티브층을 채널층으로 포함하며, 액티브층은 반도체 재료로서 비정질 실리콘이 주로 사용되고 있다.
그러나, 디스플레이의 대형화가 이루어짐에 따라 초고속 구동이 가능한 박막 트랜지스터의 개발이 절실해지고 있다. 특히 액티브층에서 전자 이동도가 높아야 하는데 현재 주로 사용되고 있는 비정질 실리콘의 경우 전자 이동도가 0.5 cm2/Vs 정도로 초고속 구동이 어려운 수준이다. 또한 현재 이러한 액티브층의 반도체 물질들은 CVD, 스퍼터 등의 고가의 진공 공정 기반의 증착 장비들을 사용하여 제조되고 있으므로 저온 상압의 코팅 공정 또는 초저가 프린팅 공정을 통하여 진행하기 위해 용액 공정이 가능한 반도체 재료의 개발이 요구되고 있다.
이에, 용액 공정이 가능하며 전자 이동도가 우수한 박막 트랜지스터의 개발이 필요하다.
본 발명이 해결하고자 하는 과제는, 안정성 및 전기적 특성이 우수하며 제조가 용이한 산화물 반도체층을 포함하는 박막 트랜지스터 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 안정성 및 전기적 특성이 우수하며 제조가 용이한 산화물 반도체층을 포함하는 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 절연 기판과, 상기 절연 기판 상에 형성되고 산화아연, 산화주석 및 산화하프늄으로 이루어진 군으로부터 선택된 적어도 하나의 금속 산화물을 포함하는 산화물 반도체층과, 산화물 반도체층과 중첩된 게이트 전극과, 산화물 반도체층과 게이트 전극 사이에 개재된 게이트 절연막과, 산화물 반도체층과 적어도 일부가 중첩하고 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 아연 무기염 및 주석 무기염을 포함하는 금속 무기염 및 용매를 포함하는 금속 화합물 용액을 준비하는 단계, 상기 금속 화합물 용액을 기판 상에 코팅하는 단계, 및 상기 금속 화합물 용액을 열처리하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명에 의한 박막 트랜지스터 기판은 금속 산화물 반도체층을 채널층으로 포함함으로써, 채널층에서의 전자 이동도가 높아 초고속 구동이 가능하다.
또한, 본 발명에 의한 박막 트랜지스터 기판의 제조 방법은 용액을 이용한 방법으로 저온 상압 공정이 가능하며, 제조 단가를 낮출 수 있고, 안정성 및 전기적 특성이 우수한 박막 트랜지스터의 제조가 가능하다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터 기판의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판 중 산화물 반도체의 제조 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터의 전달 곡선(transfer curve)을 나타내는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도 1을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 일부분에 대한 단면도이다.
도 1을 참조하면, 박막 트랜지스터 기판(100)은 절연 기판(110), 게이트 전극(120), 게이트 절연막(130), 소스 전극(144), 드레인 전극(146), 및 산화물 반도체층(150)을 포함한다.
절연 기판(110) 위에 게이트 신호를 전달하는 게이트 배선의 일부인 게이트 전극(120)이 배치되어 있다. 상기 절연 기판(110)으로는 유리 기판이나 플라스틱 기판 등을 사용할 수 있다. 게이트 전극(120)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 전극(120)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막, 알루미늄 하부막과 몰리브덴 상부막, 또는 티타늄 하부막과 구리 상부막을 들 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 게이트 전극(120)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
절연 기판(110) 및 게이트 전극(120)을 포함하는 게이트 배선의 위에는 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(130)은 산화 규소(SiOx), 질화 규소(SiNx) 또는 산질화 규소(SiON) 등으로 형성될 수 있다. 또한 게이트 절연막(130)은 산화 규소와 질화 규소가 적층된 다층막 구조를 가질 수 있다. 이 경우 절연 기판(110)의 상부에는 질화 규소층이 형성되고 상기 질화 규소 층의 상부에 산화 규소 층이 형성됨으로써 산화 규소 층이 후술할 산화물 반도체 층과 접할 수 있다. 산질화 규소 단일막을 사용하는 경우에도 산화물 반도체 층과 인접할수록 산질화 규소에서 산소의 조성비가 높아지도록 산소 농도에 분포를 가지게 할 수 있다. 이렇듯 산화물 반도체 층과 산화 규소 층이 접하게 되는 경우 산화물 반도체 내의 산소 결핍(oxygen deficiency) 농도를 일정하게 유지할 수 있게 되어 채널층의 열화를 방지할 수 있다.
게이트 절연막(130) 위에는 데이터 배선에 포함되는 소스 전극(144) 및 드레인 전극(146)이 배치되어 있다. 또한 상기 소스 전극(144) 및 드레인 전극(146)의 상부에는 산화물 반도체층(150)이 배치되어 있다. 도시되어 있지는 않으나, 상기 산화물 반도체층(150)의 상부에는 보호층이 배치될 수 있다. 본 실시예에서는 게이트 전극(120), 게이트 절연막(130), 소스(144) 및 드레인 전극(146), 산화물 반도체층(150)이 순서대로 적층되어 있으나, 배치 순서나 위치가 다르게 형성될 수 있다.
소스 전극(144) 및 드레인 전극(146)은 서로 이격되어 형성되며 산화물 반도체층(150)과 적어도 일부가 중첩하게 된다. 즉, 소스 전극(144)은 산화물 반도체층(150)과 적어도 일부분이 중첩되고, 드레인 전극(146)은 산화물 박막 트랜지스터의 채널부를 중심으로 소스 전극(144)과 대향하며 산화물 반도체층(150)과 적어도 일부분이 중첩된다.
상기 소스 전극(144) 및 드레인 전극(146)은 산화물 반도체층(150)과 직접 접촉하여 오믹 콘택(Ohmic contact)을 형성하는 물질로 구성될 수 있는데, 산화물 반도체층(150)을 구성하는 물질보다 일함수(work function)가 작은 물질로 이루어지면 두 층간에 오믹 콘택이 이루어질 수 있다. 한편, 실시예에 따라서는 소스 전극(1440) 및 드레인 전극(146)과 산화물 반도체층(150)이 중첩하는 영역에만 형성되어 있는 저항성 접촉층(미도시)을 더 포함할 수 있다. 저항성 접촉층은 오믹 콘택이 이루어지도록 도움을 주는 역할을 수행한다.
상기 소스 전극(144) 및 드레인 전극(146)은 게이트 전극(120)과 마찬가지로 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한 산화 아연(ZnO), ITO(indium tin oxide) 및 IZO(indium zinc oxide)과 같은 투명 도전성 물질로 이루어질 수도 있다. 또한, 데이터 배선은 서로 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있으며, 이러한 조합의 예로는 Mo(Mo 합금)/Al(Al 합금), Ti(Ti 합금)/Al(Al 합금), Ta(Ta 합금)/Al(Al 합금), Ni(Ni 합금)/Al(Al 합금), Co(Co 합금)/Al(Al 합금), Ti(Ti 합금)/Cu(Cu 합금), Cu(Cu 합금)/Mn(Mn 합금) 등과 같은 이중막 또는 Ti(Ti 합금)/Al(Al 합금)/Ti(Ti 합금), Ta(Ta 합금)/ Al(Al 합금)/Ta(Ta 합금), Ti(Ti 합금)/Al(Al 합금)/TiN, Ta(Ta 합금)/Al(Al 합금)/TaN, Ni(Ni 합금)/Al(Al 합금)/Ni(Ni 합금), Co(Co 합금)/Al(Al 합금)/Co(Co 합금), Mo(Mo 합금)/Al(Al 합금)/Mo(Mo 합금) 등과 같은 삼중막을 들 수 있다.
특히 데이터 배선으로 Cu 또는 Cu 합금을 적용할 경우에는, 데이터 배선과 화소 전극(미도시)과의 오믹 콘택 특성은 큰 문제가 없기 때문에 데이터 배선으로 Cu 또는 Cu 합금막과 산화물 반도체층(150)의 사이에 Mo, Ti 또는 Ta를 포함하는 막이 적용된 이중막이 적용될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 소스 전극(144) 및 드레인 전극(146)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
드레인 전극(146)은 화소 전극(도시하지 않음)과 전기적으로 연결될 수 있으며, 화소 전극에 인가된 전압에 의하여 전계가 형성되며, 그 전계에 따라서 계조 표현이 가능하도록 할 수 있다.
상기 소스 전극(144) 및 드레인 전극(146)의 상부에는 금속 산화물을 포함하는 산화물 반도체층(150)이 형성되어 있다. 상기 산화물 반도체층(150)은 금속 무기염(metal inorganic salt)을 더 포함할 수 있다. 상기 산화물 반도체층(150)은 게이트 전극(120)과도 중첩되며, 산화물 반도체층(150)과 게이트 전극(120)의 사이에는 게이트 절연막(130)과 소스 전극(144) 및 드레인 전극(146)이 배치되어 있다.
상기 금속 무기염은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), aluminum(Al), barium(Ba), magnesium(Mg), calcium(Ca), strontium(Sr), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), yttrium(Y), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), gallium(Ga), indium(In), thallium(Tl), silicon(Si), germanium(Ge), lead(Pb), phosphorus(P), arsenic(As), lanthanum(La), cerium(Ce), gadolinium(Gd), Neodymiun(Nd), Tellurium(Te), Scandium(Sc), Polonium(Po), Praseodymiun(Pr), Terbium(Tb), Dysprosium(Dy), Holmium(Ho), Europium(Eu), Erbium(Er), Ytterbium(Yb), antimony(Sb), bismuth(Bi), Zinc(Zn), Tin(Sn) 및 Hafnium(Hf)로 이루어진 군으로부터 선택된 적어도 하나의 금속 양이온을 포함한다.
상기 금속 무기염은 hydroxide, acetate, propionate, acetylacetonate, 2,2,6,6-tetramethyl-3,5-heptanedionate, methoxide, sec-butoxide, t-butoxide, n-propoxide, i-propoxide, ethoxide, phosphate, alkylphosphonate, nitrate, perchlorate, sulfate, alkylsulfonate, phenoxide, fluoride, bromide, iodide 및 chloride로 이루어진 군으로부터 선택된 적어도 하나의 음이온을 포함한다.
상기 산화물 반도체층(150)은 상기 금속 무기염 및 용매를 포함하는 금속 화합물 용액을 코팅한 후 열처리하여 형성되게 된다. 상기 금속 화합물 용액은 안정제(stabilizer)를 더 포함할 수 있다. 열처리 과정에서 상기 금속 무기염과 용매가 가수분해 되면서 금속 양이온이 산소와 결합하여 산화물 반도체층(150)을 이루는 금속 산화물 박막을 형성하게 된다. 이 경우 상기 금속 화합물 용액 내에 포함되어 있던 무기염의 금속 양이온 및/또는 음이온이 상기 산화물 반도체층(150)에 잔류되어 포함될 수 있다. 상기 무기염의 금속 양이온과 상기 음이온은 서로 조합된 형태로 상기 산화물 반도체층(150)에 포함될 수 있으며, 용매와 결합된 복합체(complex) 형태로 포함될 수도 있다.
상기 안정제는 다이케톤(diketone), 아미노 알코올(amino alcohol) 및 폴리아민(polyamine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함한다.
상기 용매로는 물, 테트라하이드로퓨란(THF), 에테르 및 알코올로 이루어진 군으로부터 선택된 적어도 하나를 포함한다.
한편, 도시되지는 않았으나 상기 산화물 반도체층(150)의 상부에는 보호막이 배치될 수 있다. 상기 보호막은 산화 규소(SiOx) 및 질화 규소(SiNx)가 적층된 다층막을 사용할 수 있으며, 산화 규소(SiOx)층이 산화물 반도체층(150)과 접하게 함으로써, 채널층의 열화를 방지할 수 있다.
이하에서는 도 2를 참조하여 본 발명의 다른 일 실시예에 대하여 설명한다. 도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터 기판의 일부분에 대한 단면도이다.
도 2를 참조하면, 박막 트랜지스터 기판(200)은 절연 기판(210), 게이트 전극(220), 게이트 절연막(230), 소스 전극(244), 드레인 전극(246), 및 산화물 반도체층(250)을 포함한다.
절연 기판(210) 위에 게이트 신호를 전달하는 게이트 배선의 일부인 게이트 전극(220)이 배치되어 있다. 절연 기판(210) 및 게이트 전극(220)의 위에는 게이트 절연막(230)이 배치되어 있다. 게이트 절연막(230)의 상부에는 게이트 전극(220)과 중첩되도록 산화물 반도체층(250)이 배치되어 있다. 상기 산화물 반도체층(250)의 상부에는 소스 전극(244) 및 드레인 전극(246)이 배치되어 있다. 상기 소스 전극(244) 및 드레인 전극(246)은 산화물 반도체층(250)과 적어도 일부가 중첩하고 서로 이격되어 형성된다. 즉, 상기 산화물 반도체층(250)은 상기 게이트 절연막(230)과 상기 소스 전극(244) 및 드레인 전극(246)의 사이에 배치되어 있다. 상기 소스 전극(244) 및 드레인 전극(246)의 상부에는 산화 규소층을 포함하는 보호막(미도시)이 배치될 수 있다.
본 실시예의 구성 요소인 절연 기판(210), 게이트 전극(220), 게이트 절연막(230), 소스 전극(244), 드레인 전극(246), 및 산화물 반도체층(250)에 대한 자세한 설명은 앞선 실시예에서 설명한 바와 동일하므로 생략한다.
이상의 실시예들에서는 게이트 전극이 산화물 반도체층 아래에 배치된 바텀 게이트 구조(bottom gate structure)에 대해서 설명하였으나, 본 발명은 이에 한정되지 않으며 게이트 전극이 산화물 반도체층 위에 배치된 탑 게이트 구조(top gate structure)에서도 적용될 수 있다.
이하에서는, 본 발명의 박막 트랜지스터 기판의 제조 과정을 보다 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대한 순서도로, 특히 박막 트랜지스터 기판 중 산화물 반도체층의 제조 방법에 대한 순서도이다.
본 발명의 일 실시예에 의한 박막 트랜지스터 기판의 제조 방법은, 아연 무기염 및 주석 무기염을 포함하는 금속 무기염 및 용매를 포함하는 금속 화합물 용액을 준비하는 단계(S1), 상기 금속 화합물 용액을 기판 상에 코팅하는 단계(S2) 및 상기 금속 화합물 용액을 열처리하는 단계(S3)를 포함한다.
금속 화합물 용액을 준비하는 단계(S1)에서는 소정의 용매에 아연 무기염, 주석 무기염을 첨가하여 교반한다. 이 때 아연 무기염과 주석 무기염 외의 다른 제3의 금속 무기염을 더 포함할 수 있다. 제조하고자 하는 금속 산화물 박막의 조성에 따라 용매 내에서의 상기 아연 무기염, 주석 무기염 및 제3의 금속 무기염의 농도를 조절할 수 있다.
상기 금속 무기염은 금속 양이온과 음이온이 조합된 화합물일 수 있다. 상기 금속 양이온은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), aluminum(Al), barium(Ba), magnesium(Mg), calcium(Ca), strontium(Sr), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), yttrium(Y), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), gallium(Ga), indium(In), thallium(Tl), silicon(Si), germanium(Ge), lead(Pb), phosphorus(P), arsenic(As), lanthanum(La), cerium(Ce), gadolinium(Gd), Neodymiun(Nd), Tellurium(Te), Scandium(Sc), Polonium(Po), Praseodymiun(Pr), Terbium(Tb), Dysprosium(Dy), Holmium(Ho), Europium(Eu), Erbium(Er), Ytterbium(Yb), antimony(Sb), bismuth(Bi) 및 Hafnium(Hf)로 이루어진 군으로부터 선택된 적어도 하나일 수 있다. 상기 음이온은 hydroxide, acetate, propionate, acetylacetonate, 2,2,6,6-tetramethyl-3,5-heptanedionate, methoxide, sec-butoxide, t-butoxide, n-propoxide, i-propoxide, ethoxide, phosphate, alkylphosphonate, nitrate, perchlorate, sulfate, alkylsulfonate, phenoxide, fluoride, bromide, iodide 및 chloride로 이루어진 군으로부터 선택된 적어도 하나일 수 있다.
또는 상기 금속 무기염은 zinc(II) acetate, tin(II) chloride 및 hafnium(IV) chloride로 이루어진 군으로부터 선택된 적어도 하나일 수 있다. 예를 들어, 금속 무기염으로 zinc(II) acetate, tin(II) chloride 및 hafnium(IV) chloride를 모두 사용한 경우에 제조되는 산화물 반도체층의 조성은 산화아연주석하프늄(HfZnSnO)이 된다. 필요에 따라 다른 종류의 금속 무기염을 사용함으로써 산화물 반도체층의 조성을 달리 할 수 있게 되며 다른 원소의 도핑도 가능하게 된다.
상기 금속 화합물 용액은 안정제를 더 포함할 수 있으며, 상기 안정제는 다이케톤(diketone), 아미노 알코올(amino alcohol) 및 폴리아민(polyamine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함한다.
구체적으로, 다이케톤은 아세틸 아세톤(acetylacetone)을 포함할 수 있다. 한편, 아미노 알코올은 에탄올아민(ethanolamine), 다이에탄올아민(diethanolamine) 및 트리에탄올아민(triethanolamine) 중 적어도 하나를 포함할 수 있으며, 예를 들어, AgNO3, CH5NO·HCl , C2H7NO, C2H7NO·HCl, C2H8N2O, C3H9NO, C3H9NO2, C3H9NO2·HCl, C3H10N2O, C4H6F3NO2, C4H9NO2, C4H11NO, C4H11NO2, C4H11NO2·HCl, C4H11NO3, C4H11NS·HCl, C4H12N2O·2HCl, C4H12N2O, C4H12N2O2·2HCl, C5H8F3NO2, C5H11NO·HCl, C5H11NO2, C5H13NO, C5H13NO2, C5H14N2O, C6H10F3NO2, C6H11NO3, C6H13NO, C6H13NO·HCl, C6H15NO, C6H15NO2, C6H15NO3, C6H16N2O2, C7H8ClNO, C7H9NO, C7H9NO2·HBr, C7H10N2O·2HCl, C7H12F3NO2, C7H13NO3, C7H15NO·HCl, C7H15NO3, C7H17NO, C7H17NO2, C7H18N2O, C8H9ClN2O3, C8H11NO, C8H11NO2·HCl, C8H11NO2, C8H11NO2·HBr, C8H11NO2·HCl, C8H11NO3·HCl, C8H11NO3·HBr, C8H11N3O3, C8H14F3NO2, C8H15NO, C8H15NO3, C8H17NO4, C8H19NO, C8H19NO2, C9H12ClNO, C9H13NO, C9H13NO, C9H13NO·HCl , C9H13NO2·HCl, C9H13NO3·HCl, C9H17NO3, C9H19NO3, C10H13NO3, C10H15NO, C10H15NO·HCl, C10H15NO, C10H15NO2, C10H16N2O·H2SO4·H2O, C10H17NO, C10H19NO3, C10H21NO3, C10H23NO, C11H15NO3, C11H15NO4 , C11H17NO, C11H17NO·HCl, C11H17NO2, C11H17NO3·HCl, C11H20N2O5S, C11H21NO3 , C12H17NO3 , C12H19N3O5 , C13H20N2O4, C13H31NO5Si, C14H19NO3, C14H19N3O·C6H8O7, C14H21NO3, C15H12F6N2O2, C15H33NO6, C16H25NO·HBr, C17H17NO3, C17H21NO, C17H22N2O, C18H19NO3, C19H21NO4, C20H23NO3, C25H29NO8S3, C27H30N6O, C27H32Cl2N2O4 을 화학식으로 갖는 물질 중 어느 하나를 사용할 수 있다.
또한, 폴리아민은 에틸렌다이아민(ethylenediamine) 및 1,4-디아미노부탄(1,4-Diaminobutane) 중 적어도 하나를 포함할 수 있으며, 예를 들어, C2H8N2, C3H10N2, C4H12N2, C5H14N2, C5H15N3·3HCl, C5H15N3, C5H16N2Si, C6H6Cl2N2, C6H7BrN2, C6H7ClN2, C6H7N3O2, C6H8N2, C6H12N4, C6H14N2, C6H16N2, C6H17N3, C6H18ClN3Si, C6H18N4, C6H18N4·xH2O, C7H6BrF3N2, C7H7F3N2, C7H9FN2, C7H10N2, C7H18N2, C7H19N3, C7H20N4, C8H10N2O2, C8H12N2, C8H20N2, C8H20N2O, C8H21N3, C8H22N4, C8H23N5, C9H14N2, C9H14N2O2S, C9H20N2, C9H22N2, C9H22N2O, C9H23N3, C9H24N4, C10H10N2, C10H16N2, C10H22N2, C10H24N2, C10H24N2O3, C10H25N3, C10H28N6, C11H18N2, C11H18N2O, C11H22N2O2, C11H26N2, C12H11ClN2, C12H12N2, C12H12N2O, C12H14N4, C12H28N2, C12H29N3, C12H30N4, C13H12N2, C13H14N2, C13H26N2, C14H18N2, C14H22N2, C14H32N2, C15H30N2, C15H35N3, C15H36N4, C16H20N2, C17H22N2, C18H31N, C20H16N2, C22H48N2, C22H49N3, C25H20N2, C26H38N4, C26H40N2, C29H30N2, C29H46N2 을 화학식으로 갖는 물질 중 어느 하나를 사용할 수 있다.
또한 상기 금속 화합물 용액의 용매는 물, 테트라하이드로퓨란(THF), 에테르 및 알코올로 이루어진 군으로부터 선택된 적어도 하나를 사용한다.
다음으로, 상기 금속 화합물 용액을 기판 상에 코팅하는 단계(S2)를 수행한다. 상기 기판으로는 박막 트랜지스터 기판에서 채널층이 형성되지 않은 기판을 사용할 수 있다. 즉, 상기 기판은 절연 기판 상에 게이트 전극, 게이트 절연막, 소스 전극 및 드레인 전극이 형성된 기판일 수 있다. 또는 상기 기판은 절연 기판 상에 게이트 전극 및 게이트 절연막이 형성된 기판일 수 있다. 본 발명은 이에 한정되지 않으며 제조하고자 하는 박막 트랜지스터의 구조에 따라 상기 기판의 구조는 달라질 수 있다.
상기 코팅하는 단계(S2)는 스핀코팅(spin coating), 딥코팅(dip coating), 바코팅(bar coating), 스크린 프린팅(screen printing), 슬라이드 코팅(slide coating), 롤 코팅(roll coating), 스프레이 코팅(spray coating), 슬롯 코팅(slot coating), 딥-펜(dip-pen), 잉크젯(ink jet), 나노 디스펜싱(nano dispensing) 중 하나의 방법을 이용할 수 있다.
다음으로, 금속 화합물 용액으로 코팅된 기판을 열처리 하는 단계(S3)를 수행한다. 상기 열처리하는 단계(S3)는 100℃-500℃의 온도 범위 내에서 실시된다. 바람직하게는 300℃ 이하의 온도 범위 하에서 수행된다. 열처리 온도가 100℃보다 작은 경우에는 금속 산화물의 형성이 원활하게 이루어지지 않으며 제조된 산화물 반도체층이 박막 트랜지스터의 채널층으로서의 역할을 잘 할 수 없게 된다. 열처리 온도가 500℃보다 높은 경우에는 박막 트랜지스터 기판의 전체 공정 과정에서 사용되는 온도 범위를 벗어나게 되며 저온 공정이 가능한 장점을 잃게 된다.
상기 열처리 단계(S3)를 수행함으로써, 상기 금속 화합물 용액의 용매와 안정제 등 기타 첨가제는 제거되면서 금속 산화물 박막이 제조된다. 처리에 의해 금속 무기염과 용매가 가수분해 됨으로써 금속 산화물을 포함하는 산화물 반도체층이 형성된다. 이 경우 금속 산화물 박막 내에 금속 무기염이 일부 포함될 수 있다.
열처리 단계(S3) 후에는 형성된 산화물 반도체층을 식각하여 원하는 위치에만 남기는 공정을 수행할 수 있다. 산화물 반도체층을 식각함에 있어서는 다양한 방식으로 식각(건식 식각, 습식 식각 등)할 수 있다. 일 실시예에 따르면, 산화물 반도체층 위에 감광막을 적층하고, 감광막을 마스크 등으로 노광하고 현상하여 특정 패턴을 형성하고, 패터닝된 감광막을 기초로 식각액을 제공하여 습식 식각하여 원하는 패턴을 형성할 수 있다.
이하 실시예를 통해 본 발명의 박막 트랜지스터의 제조 방법을 보다 자세히 설명하나 본 발명의 범주가 하기 실시예에 의해 한정되는 것은 아니다.
실시예 1
용매인 2-methoxyethanol 20mL에 염화 하프늄(hafnium(IV) chloride) 0.0012 mol, 아연 아세트산염(zinc(II) acetate) 0.003 mol 및 염화 주석(tin(II) chloride) 0.003 mol을 첨가하고 안정제로 acetylacetone 0.012 mol을 첨가한 후 6시간 동안 교반하여 금속 화합물 용액을 준비하였다.
유리 기판 상에 Mo 금속으로 게이트, 산화규소로 게이트 절연막을 형성하고, ITO로 소스-드레인을 패터닝하여 형성한 다음 상기 ITO 소스-드레인 상에 상기 금속 화합물 용액을 스핀코팅으로 코팅하였다. 다음으로 450℃에서 30분 동안 열처리하였다. 열처리 과정을 통해 산화아연주석하프늄을 포함하는 산화물 박막이 형성되었으며, 상기 산화물 박막을 채널층으로 하여 박막 트랜지스터가 제조되었다.
실시예 2
용매인 2-methoxyethanol 20mL에 염화 하프늄(hafnium(IV) chloride) 0.0012 mol, 아연 아세트산염(zinc(II) acetate) 0.003 mol 및 염화 주석(tin(II) chloride) 0.003 mol을 첨가하고 안정제로 acetylacetone 0.012 mol을 첨가한 후 6시간 동안 교반하여 금속 화합물 용액을 준비하였다.
유리 기판 상에 Mo 금속으로 게이트 및 산화규소로 게이트 절연막을 형성하고, 게이트 절연막 상부에 상기 금속 화합물 용액을 스핀코팅으로 코팅하였다. 다음으로 450℃에서 30분 동안 열처리하였다. 열처리 과정을 통해 산화아연주석하프늄을 포함하는 산화물 박막이 형성되었으며, 상기 산화물 박막 위에 알루미늄으로 소스-드레인을 증착하여 박막 트랜지스터를 제조하였다.
특성 측정
실시예 1에 의해 제조된 박막 트랜지스터의 I-V 특성을 HP-4145B 반도체 특성 분석기(semiconductor parameter analyzer)를 이용하여 측정하였다. 도 4는 실시예 1에 의해 제조된 박막 트랜지스터의 전달 곡선(transfer curve)을 나타내는 그래프이다. 게이트 전압(VG)의 인가에 따라 산화아연주석하프늄을 포함하는 산화물 반도체층을 통하여 흐르는 전류(I)를 나타낸다. 이 경우 소스 전극 및 드레인 전극 간의 전압은 10V로 하였다(Vds=10V). 도 4에서는 두 개의 곡선을 포함하고 있는데, 이 중 하나는 전압을 올리면서 측정한 전류값을 나타내며, 다른 하나는 전압을 낮추면서 측정한 전류값을 나타낸다.
도 4를 참조하면, 본 발명의 박막 트랜지스터는 3.70 cm2/Vs의 높은 saturation mobility 및 107 이상의 높은 on-off 전류 비율을 보여주었으며 문턱전압이 -2.12V로 depletion mode로 작동함을 확인할 수 있다. 따라서, 본 실시예에 의해 제조된 산화물 반도체층은 박막 트랜지스터(TFT)의 채널 영역을 이루는데 적절한 성능을 가지고 있다.
100, 200: 박막 트랜지스터 기판 110, 210: 절연 기판
120, 220: 게이트 전극 130, 230: 게이트 절연막
144, 244: 소스 전극 146, 246: 드레인 전극
150, 250: 산화물 반도체층

Claims (20)

  1. 절연 기판;
    상기 절연 기판 상에 형성되고 산화아연, 산화주석 및 산화하프늄으로 이루어진 군으로부터 선택된 적어도 하나의 금속 산화물을 포함하는 산화물 반도체층;
    상기 산화물 반도체층과 중첩된 게이트 전극;
    상기 산화물 반도체층과 상기 게이트 전극 사이에 개재된 게이트 절연막; 및
    상기 산화물 반도체층과 적어도 일부가 중첩하고 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 산화물 반도체층은 상기 소스 전극 및 드레인 전극 상에 배치되어 있는 박막 트랜지스터 기판.
  3. 제1항에 있어서,
    상기 산화물 반도체층은 상기 게이트 절연막과 상기 소스 전극 및 드레인 전극의 사이에 배치되어 있는 박막 트랜지스터 기판.
  4. 제1항에 있어서,
    상기 산화물 반도체층은 금속 무기염(metal inorganic salt)을 더 포함하는 박막 트랜지스터 기판.
  5. 제4항에 있어서,
    상기 금속 무기염은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), aluminum(Al), barium(Ba), magnesium(Mg), calcium(Ca), strontium(Sr), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), yttrium(Y), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), gallium(Ga), indium(In), thallium(Tl), silicon(Si), germanium(Ge), lead(Pb), phosphorus(P), arsenic(As), lanthanum(La), cerium(Ce), gadolinium(Gd), Neodymiun(Nd), Tellurium(Te), Scandium(Sc), Polonium(Po), Praseodymiun(Pr), Terbium(Tb), Dysprosium(Dy), Holmium(Ho), Europium(Eu), Erbium(Er), Ytterbium(Yb), antimony(Sb), bismuth(Bi), Zinc(Zn), Tin(Sn) 및 Hafnium(Hf)로 이루어진 군으로부터 선택된 적어도 하나의 금속 양이온을 포함하는 박막 트랜지스터 기판.
  6. 제4항에 있어서,
    상기 금속 무기염은 hydroxide, acetate, propionate, acetylacetonate, 2,2,6,6-tetramethyl-3,5-heptanedionate, methoxide, sec-butoxide, t-butoxide, n-propoxide, i-propoxide, ethoxide, phosphate, alkylphosphonate, nitrate, perchlorate, sulfate, alkylsulfonate, phenoxide, fluoride, bromide, iodide 및 chloride로 이루어진 군으로부터 선택된 적어도 하나의 음이온을 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제4항에 있어서,
    상기 산화물 반도체층은 상기 금속 무기염 및 용매를 포함하는 금속 화합물 용액을 코팅하여 형성된 박막 트랜지스터 기판.
  8. 제7항에 있어서,
    상기 용매는 물, 테트라하이드로퓨란(THF), 에테르 및 알코올로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 박막 트랜지스터 기판.
  9. 아연 무기염 및 주석 무기염을 포함하는 금속 무기염 및 용매를 포함하는 금속 화합물 용액을 준비하는 단계;
    상기 금속 화합물 용액을 기판 상에 코팅하는 단계; 및
    상기 금속 화합물 용액을 열처리하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 금속 무기염은 lithium(Li), sodium(Na), potassium(K), rubidium(Rb), cesium(Cs), beryllium(Be), aluminum(Al), barium(Ba), magnesium(Mg), calcium(Ca), strontium(Sr), titanium(Ti), zirconium(Zr), hafnium(Hf), vanadium(V), yttrium(Y), niobium(Nb), tantalum(Ta), chromium(Cr), molybdenum(Mo), tungsten(W), manganese(Mn), technetium(Tc), rhenium(Re), iron(Fe), ruthenium(Ru), osmium(Os), cobalt(Co), rhodium(Rh), iridium(Ir), nickel(Ni), palladium(Pd), platinum(Pt), copper(Cu), silver(Ag), gold(Au), cadmium(Cd), mercury(Hg), boron(B), gallium(Ga), indium(In), thallium(Tl), silicon(Si), germanium(Ge), lead(Pb), phosphorus(P), arsenic(As), lanthanum(La), cerium(Ce), gadolinium(Gd), Neodymiun(Nd), Tellurium(Te), Scandium(Sc), Polonium(Po), Praseodymiun(Pr), Terbium(Tb), Dysprosium(Dy), Holmium(Ho), Europium(Eu), Erbium(Er), Ytterbium(Yb), antimony(Sb), bismuth(Bi) 및 Hafnium(Hf)로 이루어진 군으로부터 선택된 적어도 하나의 금속 양이온을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  11. 제9항에 있어서,
    상기 금속 무기염은 hydroxide, acetate, propionate, acetylacetonate, 2,2,6,6-tetramethyl-3,5-heptanedionate, methoxide, sec-butoxide, t-butoxide, n-propoxide, i-propoxide, ethoxide, phosphate, alkylphosphonate, nitrate, perchlorate, sulfate, alkylsulfonate, phenoxide, fluoride, bromide, iodide 및 chloride로 이루어진 군으로부터 선택된 적어도 하나의 음이온을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  12. 제9항에 있어서,
    상기 금속 무기염은 zinc(II) acetate, tin(II) chloride 및 hafnium(IV) chloride로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 박막 트랜지스터 기판의 제조 방법.
  13. 제9항에 있어서,
    상기 코팅하는 단계는 스핀코팅(spin coating), 딥코팅(dip coating), 바코팅(bar coating), 스크린 프린팅(screen printing), 슬라이드 코팅(slide coating), 롤 코팅(roll coating), 스프레이 코팅(spray coating), 슬롯 코팅(slot coating), 딥-펜(dip-pen), 잉크젯(ink jet), 나노 디스펜싱(nano dispensing) 중 하나의 방법을 이용하는 박막 트랜지스터 기판의 제조 방법.
  14. 제9항에 있어서,
    상기 열처리하는 단계는 100℃-500℃의 온도 범위 내에서 실시되는 박막 트랜지스터 기판의 제조 방법.
  15. 제9항에 있어서,
    상기 금속 화합물 용액은 안정제를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에 있어서,
    상기 안정제는 다이케톤(diketone), 아미노 알코올(amino alcohol) 및 폴리아민(polyamine)으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에 있어서,
    상기 다이케톤은 아세틸아세톤(acetylacetone)을 포함하는 박막 트랜지스터 기판의 제조 방법.
  18. 제16항에 있어서,
    상기 아미노 알코올은 에탄올아민(ethanolamine), 다이에탄올아민(diethanolamine), 트리에탄올아민(triethanolamine)을 포함하는 그룹 중 선택된 적어도 하나의 물질을 포함하는 박막 트랜지스터 기판의 제조 방법.
  19. 제16항에 있어서,
    상기 폴리아민은 에틸렌다이아민(ethylenediamine), 1,4-디아미노부탄(1,4-Diaminobutane)을 포함하는 그룹 중 선택된 적어도 하나의 물질을 포함하는 박막 트랜지스터 기판의 제조 방법.
  20. 제9항에 있어서,
    상기 용매는 물, 테트라하이드로퓨란(THF), 에테르 및 알코올로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020100026313A 2010-03-24 2010-03-24 박막 트랜지스터 기판 및 이의 제조 방법 KR20110107130A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100026313A KR20110107130A (ko) 2010-03-24 2010-03-24 박막 트랜지스터 기판 및 이의 제조 방법
US12/839,705 US20110233536A1 (en) 2010-03-24 2010-07-20 Thin film transistor array panel and method of fabricating the same
JP2010232763A JP2011205054A (ja) 2010-03-24 2010-10-15 薄膜トランジスタ基板およびその製造方法
CN2010105127782A CN102201367A (zh) 2010-03-24 2010-10-20 薄膜晶体管阵列面板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100026313A KR20110107130A (ko) 2010-03-24 2010-03-24 박막 트랜지스터 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110107130A true KR20110107130A (ko) 2011-09-30

Family

ID=44655321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100026313A KR20110107130A (ko) 2010-03-24 2010-03-24 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20110233536A1 (ko)
JP (1) JP2011205054A (ko)
KR (1) KR20110107130A (ko)
CN (1) CN102201367A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337297B1 (ko) * 2012-09-14 2013-12-05 서울대학교산학협력단 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법
US8753920B2 (en) 2011-03-22 2014-06-17 Samsung Display Co., Ltd. Precursor composition for oxide semiconductor and method of manufacturing thin film transistor array panel using the same
US8853687B2 (en) 2012-06-08 2014-10-07 Samsung Display Co., Ltd. Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
KR20160103492A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103495A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103494A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103493A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20180010939A (ko) * 2016-07-20 2018-01-31 한국전자통신연구원 P형 산화물 반도체, p형 산화물 반도체 제조 방법 및 이를 포함하는 트랜지스터
US11024699B2 (en) 2018-08-27 2021-06-01 Samsung Display Co., Ltd. Display device and method of manufacturing display device
KR20220026404A (ko) * 2020-08-25 2022-03-04 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP2015159132A (ja) * 2012-06-14 2015-09-03 パナソニック株式会社 薄膜トランジスタ
JP5983163B2 (ja) 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
TWI520221B (zh) 2013-07-25 2016-02-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法
CN103762227B (zh) * 2014-01-22 2016-05-04 北京大学 一种氧化物薄膜、含有该薄膜的晶体管及其制备方法
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911195B1 (en) * 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
JP6741439B2 (ja) * 2016-02-24 2020-08-19 日本放送協会 薄膜トランジスタの製造方法
CN106252278B (zh) * 2016-09-14 2018-12-07 河南大学 金属氧化物薄膜晶体管阵列的制备方法
WO2018167591A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN110690107B (zh) * 2019-12-09 2020-05-12 广州新视界光电科技有限公司 一种半导体氧化物薄膜、其制备方法及包含其的薄膜晶体管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0893409B1 (en) * 1994-06-06 2003-09-03 Nippon Shokubai Co., Ltd. Zinc oxide-based fine particles, process for producing the same, and use thereof
US20050129843A1 (en) * 2003-12-11 2005-06-16 Xerox Corporation Nanoparticle deposition process
US20070054042A1 (en) * 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
US8170152B2 (en) * 2007-07-12 2012-05-01 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for multiple signal identification and finding the basis functions of the received signal
JP2010016037A (ja) * 2008-07-01 2010-01-21 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法
US8236599B2 (en) * 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials
CN102668086B (zh) * 2009-12-18 2016-01-06 巴斯夫欧洲公司 位于具有可由溶液低温加工的电介质的机械柔性聚合物衬底上的金属氧化物场效应晶体管

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753920B2 (en) 2011-03-22 2014-06-17 Samsung Display Co., Ltd. Precursor composition for oxide semiconductor and method of manufacturing thin film transistor array panel using the same
US8853687B2 (en) 2012-06-08 2014-10-07 Samsung Display Co., Ltd. Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
US9082795B2 (en) 2012-06-08 2015-07-14 Samsung Display Co., Ltd. Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
KR101337297B1 (ko) * 2012-09-14 2013-12-05 서울대학교산학협력단 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법
KR20160103492A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103495A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103494A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20160103493A (ko) * 2015-10-07 2016-09-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20180010939A (ko) * 2016-07-20 2018-01-31 한국전자통신연구원 P형 산화물 반도체, p형 산화물 반도체 제조 방법 및 이를 포함하는 트랜지스터
US11024699B2 (en) 2018-08-27 2021-06-01 Samsung Display Co., Ltd. Display device and method of manufacturing display device
KR20220026404A (ko) * 2020-08-25 2022-03-04 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Also Published As

Publication number Publication date
CN102201367A (zh) 2011-09-28
US20110233536A1 (en) 2011-09-29
JP2011205054A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
KR20110107130A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101850510B1 (ko) 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
JP6691173B2 (ja) 半導体装置
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
US20100308326A1 (en) Thin-film transistor array panel and method of fabricating the same
JP5406449B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8748879B2 (en) Semiconductor device, thin film transistor and a method for producing the same
KR101910969B1 (ko) 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
US20080176364A1 (en) Method of manufacturing thin film transistor substrate
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
CN104620390A (zh) 半导体装置
KR100976459B1 (ko) 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
JP7149367B2 (ja) 薄膜トランジスタおよびその製造方法
US9082795B2 (en) Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
JP2017152540A (ja) 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
KR101276707B1 (ko) 불소 금속 산화물 반도체 수용액 조성물 및 이를 포함하는 박막 트랜지스터
KR20130103077A (ko) 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
KR20110027488A (ko) 용액 조성물, 이를 이용한 금속 산화물 반도체 제조 방법, 상기 제조 방법에 의해 형성된 금속 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2017152693A (ja) 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
KR20230134393A (ko) 박막 트랜지스터 및 이의 제조 방법
US9406785B2 (en) Thin film transistor and method of forming the same
TW202339287A (zh) 薄膜電晶體以及其製造方法
KR20160032790A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid