CN102881653B - 薄膜晶体管的制造方法及其制造的薄膜晶体管 - Google Patents

薄膜晶体管的制造方法及其制造的薄膜晶体管 Download PDF

Info

Publication number
CN102881653B
CN102881653B CN201210370615.4A CN201210370615A CN102881653B CN 102881653 B CN102881653 B CN 102881653B CN 201210370615 A CN201210370615 A CN 201210370615A CN 102881653 B CN102881653 B CN 102881653B
Authority
CN
China
Prior art keywords
layer
film transistor
copper
oxide semiconductor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210370615.4A
Other languages
English (en)
Other versions
CN102881653A (zh
Inventor
郑扬霖
萧祥志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201210370615.4A priority Critical patent/CN102881653B/zh
Priority to US13/806,131 priority patent/US9171939B2/en
Priority to PCT/CN2012/082819 priority patent/WO2014047981A1/zh
Publication of CN102881653A publication Critical patent/CN102881653A/zh
Application granted granted Critical
Publication of CN102881653B publication Critical patent/CN102881653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管的制造方法及其制造的薄膜晶体管,所述方法包括以下步骤:步骤1、提供一基板;步骤2、在基板上形成第一金属层,并通过光罩制程形成栅极;步骤3、在栅极上形成栅极绝缘层;步骤4、在栅极绝缘层上形成氧化物半导体层,在氧化物半导体层上形成第二金属层,该第二金属层包括形成于氧化物半导体层上的钛层及形成于钛层上的铜层,并通过光罩制程形成数据线与源/漏极;步骤5、在第二金属层上形成透明导电层,并通过光罩制程图案化该透明导电层,进而制得薄膜晶体管。

Description

薄膜晶体管的制造方法及其制造的薄膜晶体管
技术领域
本发明涉及平面显示装置技术领域,尤其涉及一种薄膜晶体管的制造方法及其制造的薄膜晶体管。
背景技术
液晶显示装置(LCD,Liquid Crystal Display)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示装置,其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子,通过玻璃基板通电与否来控制液晶分子改变方向,将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF,Color Filter)基板、薄膜晶体管基(TFT,Thin Film Transistor)板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC,Liquid Crystal)及密封胶框(Sealant)组成,其成型工艺一般包括:前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中,前段Array制程主要是形成TFT基板,以便于控制液晶分子的运动;中段Cell制程主要是在TFT基板与CF基板之间添加液晶;后段模组组装制程主要是驱动IC压合与印刷电路板的整合,进而驱动液晶分子转动,显示图像。
所述薄膜晶体管基板一般包括玻璃基板及形成于玻璃基板上的薄膜晶体管,所述薄膜晶体管主要有三种结构,分别为共平面(co-planer)结构、蚀刻中止层(island-stop)结构及背通道(BCE)结构,而现有的氧化物薄膜晶体管主要是以共平面结构与蚀刻中止层结构为主,原因是背通道结构会在工艺制程中对氧化物半导体层造成损伤,影响其电性。
请参阅图1,为现有的通过五道光罩制程形成于玻璃基板100上的背通道结构薄膜晶体管的结构示意图,其包括:形成于玻璃基板100上的栅极101、形成于栅极绝缘层103、形成于栅极绝缘层103上的氧化物半导体层105及形成于该氧化物半导体层105上的源/漏极107,所述氧化物半导体层105含有氧化锌(ZnOx)、氧化锡(SnOx)、氧化铟(InOx)及氧化镓(GaOx)中至少一种,其一般选用氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO);所述源/漏极107一般为在氧化物半导体层105上通过溅射(sputtering)工艺依次形成铝(Al)层及钼(Mo)层,再通过光阻材料涂布、曝光、显影、蚀刻及去除光阻材料等制程形成,对铝层处理时需要进行蚀刻制程,其蚀刻液一般为磷酸(H3PO4)与硝酸(HNO3)的混酸,而该磷酸与硝酸的混酸会与氧化物半导体层105发生反应,进而导致氧化物半导体层105也被蚀刻,进而影响薄膜晶体管的电性,降低了薄膜晶体管的质量。
发明内容
本发明的目的在于提供一种薄膜晶体管的制造方法,其简化了生产制程,降低了生产成,提高了制得的薄膜晶体管的电性。
本发明的另一目的在于提供一种薄膜晶体管,其制程简单,且具有较高的电性。
为实现上述目的,本发明提供一种薄膜晶体管的制造方法,包括以下步骤:
步骤1、提供一基板;
步骤2、在基板上形成第一金属层,并通过光罩制程形成栅极;
步骤3、在栅极上形成栅极绝缘层;
步骤4、在栅极绝缘层上形成氧化物半导体层,在氧化物半导体层上形成第二金属层,该第二金属层包括形成于氧化物半导体层上的钛层及形成于钛层上的铜层,并通过光罩制程形成数据线、及源/漏极;
步骤5、在第二金属层上形成透明导电层,并通过光罩制程图案化该透明导电层,进而制得薄膜晶体管。
所述基板为玻璃或塑胶基板。
所述钛层的厚度小于12nm。
所述氧化物半导体层含有氧化锌、氧化锡、氧化铟及氧化镓中至少一种。
所述步骤4的光罩制程包括:
步骤4.11、在铜层上形成光阻层,通过曝光及湿蚀刻形成数据线,并在光阻层对应位置上形成沟道;
步骤4.12、用四氟化碳或六氟化硫对钛层进行干蚀刻;
步骤4.13、用氧气灰烬化沟道底部,以暴露铜层;
步骤4.14、用草酸对氧化物半导体层进行湿蚀刻;
步骤4.15、用铜酸对暴露的铜层进行湿蚀刻,以暴露钛层;
步骤4.16、用四氟化碳或六氟化硫对暴露的钛层进行干蚀刻,并去除光阻层,以形成源/漏极。
所述步骤4的光罩制程包括:
步骤4.21、在铜层上形成光阻层,通过曝光及湿蚀刻形成数据线,并在光阻层对应位置上形成沟道;
步骤4.22、用四氟化碳或六氟化硫对钛层进行干蚀刻;
步骤4.23、用氧气灰烬化沟道底部,以暴露铜层;
步骤4.24、用草酸对氧化物半导体层进行湿蚀刻;
步骤4.25、用铜酸对暴露的铜层进行湿蚀刻,以暴露钛层;
步骤4.26、用氧气氧化铜层表面,于侧壁形成氧化铜层;
步骤4.27、通过氯气对暴露的钛层进行干蚀刻,并去除光阻层,以形成源/漏极。
本发明还提供一种薄膜晶体管,包括:基板、形成于基板上的栅极、覆盖栅极的栅极绝缘层、形成于栅极绝缘层上的氧化物半导体层、及形成于氧化物半导体层上的源/漏极,所述源/漏极包含有钛层及形成于钛层上的铜层。
所述基板为玻璃或塑胶基板。
所述钛层的厚度小于12nm。
所述氧化物半导体层含有氧化锌、氧化锡、氧化铟及氧化镓中至少一种。
本发明的有益效果:本发明薄膜晶体管的制造方法及其制造的薄膜晶体管,同时形成氧化物半导体层与第二金属层,其中第二金属层为钛层与铜层的组合层,并通过铜酸蚀刻铜层,通过四氟化碳、六氟化硫或氯气蚀刻钛层以形成源/漏极,相比现有以铝层与钼层形成源/漏极的薄膜晶体管,减少了光罩制程,有效缩短了生产时间,降低了生产成本,且本发明薄膜晶体管的电性也较现有的共平面结构薄膜晶体管好,进而提高薄膜晶体管的质量。
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
附图中,
图1为现有的通过五道光罩制程形成于玻璃基板上的背通道结构薄膜晶体管的结构示意图;
图2为本发明薄膜晶体管制造方法的流程图;
图3至图9为本发明薄膜晶体管的制造方法的制程流程图;
图10为本发明薄膜晶体管制造方法中步骤4的一实施例的流程图;
图11为磷酸与硝酸的混酸与铜酸蚀刻氧化物半导体层的选择性的对比图;
图12为本发明薄膜晶体管制造方法中步骤4的另一实施例的流程图;
图13为在特定条件(温度25℃、压强20mTorr、电功率600W、Cl2体积流量20sccm)下氯气与铜层反应1分钟的显微组织示意图;
图14为在特定条件(温度25℃、压强20mTorr、电功率600W、Cl2体积流量20sccm)下氯气与铜层反应2分钟的显微组织示意图;
图15为本发明薄膜晶体管的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2至图11,本发明提供一种薄膜晶体管的制造方法,包括以下步骤:
步骤1、提供一基板20。
所述基板20为透明基板,优选玻璃或塑胶基板。
步骤2、在基板20上形成第一金属层22,并通过光罩制程形成栅极。
所述第一金属层22为铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)或其层叠结构。
步骤3、在栅极上形成栅极绝缘层24。
所述栅极绝缘层24为氧化硅(SiOx)或氮化硅(SiNx)层,其通过化学气相沉积形成于第一金属层22上。
步骤4、在栅极绝缘层22上形成氧化物半导体层26,在氧化物半导体层26上形成第二金属层28,该第二金属层28包括形成于氧化物半导体层26上的钛层282及形成于钛层282上的铜层284,并通过光罩制程形成数据线与源/漏极。
所述氧化物半导体层26含有氧化锌(ZnOx)、氧化锡(SnOx)、氧化铟(InOx)及氧化镓(GaOx)中至少一种。
在本实施例中,所述步骤4中的光罩制程包括:
步骤4.11、在铜层284上形成光阻层29,通过曝光及湿蚀刻形成数据线,并在光阻层对应位置上形成沟道292。
步骤4.12、用四氟化碳(CF4)或六氟化硫(SF6)对钛层282进行干蚀刻。
由于钛层282的厚度小于12nm,所以要以较小的力度(power)来进行蚀刻,以避免电浆损伤到氧化物半导体层26,保证氧化物半导体层26的完整性,进而保证薄膜晶体管的质量。
步骤4.13、用氧气(O2)灰烬化(Ash)沟道292底部,以暴露铜层284。
步骤4.14、用草酸对氧化物半导体层26进行湿蚀刻。
步骤4.15、用铜酸对暴露的铜层284进行湿蚀刻,以暴露钛层282。
请参阅图11,为磷酸与硝酸的混酸与铜酸蚀刻氧化物半导体层26的选择性的对比图,可见,铜酸(H2O2base)较不易对氧化物半导体层26蚀刻,而磷酸与硝酸的混酸却容易对其蚀刻,同时,本发明底层金属为钛层282,钛不与铜酸反应,进而,相比现有技术中的铝层和钼层,本发明金属层选择用铜层284和钛层282,其通过铜酸湿蚀刻铜层284后,形成数据线,能够避免因为进行湿蚀刻时氧化物半导体层26同时与蚀刻液反应而被蚀刻的缺陷。
步骤4.16、用四氟化碳或六氟化硫对暴露的钛层282进行干蚀刻,并去除光阻层29,以形成源/漏极。
步骤5、在第二金属层28上形成透明导电层(未图示),并通过光罩制程图案化该透明导电层,进而制得薄膜晶体管。
请参阅图12,同时参阅图6至图9,为本发明薄膜晶体管制造方法中步骤4的另一实施例的流程图,在本实施例中,所述步骤4中的光罩制程包括:
步骤4.21、在铜层284上形成光阻层29,通过曝光及湿蚀刻形成数据线,并在光阻层对应位置上形成沟道292。
步骤4.22、用四氟化碳(CF4)或六氟化硫(SF6)对钛层282进行干蚀刻。
由于钛层282的厚度小于12nm,所以要以较小的力度(power)来进行蚀刻,以避免电浆损伤到氧化物半导体层26,保证氧化物半导体层26的完整性,进而保证薄膜晶体管的质量。
步骤4.23、用氧气(O2)灰烬化(Ash)沟道292底部,以暴露铜层284。
步骤4.24、用草酸对氧化物半导体层26进行湿蚀刻。
步骤4.25、用铜酸对暴露的铜层284进行湿蚀刻,以暴露钛层282。
请参阅图11,为磷酸与硝酸的混酸与铜酸蚀刻氧化物半导体层26的选择性的对比图,可见,铜酸(H2O2base)较不易对氧化物半导体层26蚀刻,而磷酸与硝酸的混酸却容易对其蚀刻,同时,本发明底层金属为钛层282,钛不与铜酸反应,进而,相比现有技术中的铝层和钼层,本发明金属层选择用铜层284和钛层282,其通过铜酸湿蚀刻铜层284后,形成数据线,能够避免因为进行湿蚀刻时氧化物半导体层26同时与蚀刻液反应而被蚀刻的缺陷。
步骤4.26、用氧气氧化铜层284表面,于侧壁形成氧化铜(CuO)层。
请参阅图13及图14,可见氯气(Cl2)对铜的腐蚀性相对较强,为了避免在后续步骤中氯气对铜层284的腐蚀,需要用氧气将铜层284表面氧化,生成氧化铜。
步骤4.27、通过氯气对暴露的钛层282进行干蚀刻,并去除光阻层29,以形成源/漏极。
本实施例可实现与上述实施例相同的技术效果。
请参阅图15,本发明还提供一种薄膜晶体管,其包括:基板20、形成于基板上的栅极220、覆盖栅极22的栅极绝缘层24、形成于栅极绝缘层24上的氧化物半导体层26、及形成于氧化物半导体层26上的源/漏极280,所述源/漏极280包含有钛层282及形成于钛层282上的铜层284。
所述基板20为透明基板,优选玻璃或塑胶基板。
所述钛层282的厚度小于12nm,所以要以较小的力度(power)来进行蚀刻,以避免电浆损伤到氧化物半导体层26,保证氧化物半导体层26的完整性,进而保证薄膜晶体管的质量。
所述氧化物半导体层26含有氧化锌(ZnOx)、氧化锡(SnOx)、氧化铟(InOx)及氧化镓(GaOx)中至少一种。
综上所述,本发明薄膜晶体管的制造方法及其制造的薄膜晶体管,同时形成氧化物半导体层与第二金属层,其中第二金属层为钛层与铜层的组合层,并通过铜酸蚀刻铜层,通过四氟化碳、六氟化硫或氯气蚀刻钛层以形成源/漏极,相比现有以铝层与钼层形成源/漏极的薄膜晶体管,减少了光罩制程,有效缩短了生产时间,降低了生产成本,且本发明薄膜晶体管的电性也较现有的共平面结构薄膜晶体管好,进而提高薄膜晶体管的质量。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (7)

1.一种薄膜晶体管的制造方法,其特征在于,包括以下步骤:
步骤1、提供一基板;
步骤2、在基板上形成第一金属层,并通过光罩制程形成栅极;
步骤3、在栅极上形成栅极绝缘层;
步骤4、在栅极绝缘层上形成氧化物半导体层,在氧化物半导体层上形成第二金属层,该第二金属层包括形成于氧化物半导体层上的钛层及形成于钛层上的铜层,并通过光罩制程形成数据线与源/漏极;
步骤5、在第二金属层上形成透明导电层,并通过光罩制程图案化该透明导电层,进而制得薄膜晶体管;
所述步骤4的光罩制程包括:
步骤4.21、在铜层上形成光阻层,通过曝光及湿蚀刻形成数据线,并在光阻层对应位置上形成沟道;
步骤4.22、用四氟化碳或六氟化硫对钛层进行干蚀刻;
步骤4.23、用氧气灰烬化沟道底部,以暴露铜层;
步骤4.24、用草酸对氧化物半导体层进行湿蚀刻;
步骤4.25、用铜酸对暴露的铜层进行湿蚀刻,以暴露钛层;
步骤4.26、用氧气氧化铜层表面,于侧壁形成氧化铜层;
步骤4.27、通过氯气对暴露的钛层进行干蚀刻,并去除光阻层,以形成源/漏极。
2.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,所述基板为玻璃或塑胶基板。
3.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,所述钛层的厚度小于12nm。
4.如权利要求1所述的薄膜晶体管的制造方法,其特征在于,所述氧化物半导体层含有氧化锌、氧化锡、氧化铟及氧化镓中至少一种。
5.一种采用如权利要求1所述的制造方法制得的薄膜晶体管,其特征在于,包括:基板、形成于基板上的栅极、覆盖栅极的栅极绝缘层、形成于栅极绝缘层上的氧化物半导体层、及形成于氧化物半导体层上的源/漏极,所述源/漏极包含有钛层及形成于钛层上的铜层;
所述钛层的厚度小于12nm。
6.如权利要求5所述的薄膜晶体管,其特征在于,所述基板为玻璃或塑胶基板。
7.如权利要求5所述的薄膜晶体管,其特征在于,所述氧化物半导体层含有氧化锌、氧化锡、氧化铟及氧化镓中至少一种。
CN201210370615.4A 2012-09-28 2012-09-28 薄膜晶体管的制造方法及其制造的薄膜晶体管 Active CN102881653B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210370615.4A CN102881653B (zh) 2012-09-28 2012-09-28 薄膜晶体管的制造方法及其制造的薄膜晶体管
US13/806,131 US9171939B2 (en) 2012-09-28 2012-10-12 Method for manufacturing thin-film transistor and thin-film transistor manufactured with same
PCT/CN2012/082819 WO2014047981A1 (zh) 2012-09-28 2012-10-12 薄膜晶体管的制造方法及其制造的薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210370615.4A CN102881653B (zh) 2012-09-28 2012-09-28 薄膜晶体管的制造方法及其制造的薄膜晶体管

Publications (2)

Publication Number Publication Date
CN102881653A CN102881653A (zh) 2013-01-16
CN102881653B true CN102881653B (zh) 2015-02-04

Family

ID=47482931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210370615.4A Active CN102881653B (zh) 2012-09-28 2012-09-28 薄膜晶体管的制造方法及其制造的薄膜晶体管

Country Status (3)

Country Link
US (1) US9171939B2 (zh)
CN (1) CN102881653B (zh)
WO (1) WO2014047981A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789219B (zh) 2016-03-22 2018-07-27 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
CN108198756B (zh) * 2017-12-26 2020-08-28 深圳市华星光电技术有限公司 薄膜晶体管的制备方法、阵列基板的制备方法
CN110034192B (zh) * 2019-05-17 2023-11-10 山东大学深圳研究院 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN101728278A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体装置的制造方法
CN102157387A (zh) * 2010-11-19 2011-08-17 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102201367A (zh) * 2010-03-24 2011-09-28 三星电子株式会社 薄膜晶体管阵列面板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101048996B1 (ko) * 2009-01-12 2011-07-12 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640219A (zh) * 2008-07-31 2010-02-03 株式会社半导体能源研究所 半导体装置及其制造方法
CN101728278A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体装置的制造方法
CN102201367A (zh) * 2010-03-24 2011-09-28 三星电子株式会社 薄膜晶体管阵列面板的制造方法
CN102157387A (zh) * 2010-11-19 2011-08-17 友达光电股份有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN102881653A (zh) 2013-01-16
US9171939B2 (en) 2015-10-27
US20150137112A1 (en) 2015-05-21
WO2014047981A1 (zh) 2014-04-03

Similar Documents

Publication Publication Date Title
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
CN101325201B (zh) 一种透明薄膜晶体管的阵列基板结构及其制造方法
CN105552027A (zh) 阵列基板的制作方法及阵列基板
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
TW202240917A (zh) 半導體裝置
CN104465408A (zh) 半导体装置及半导体装置的制造方法
CN105679714B (zh) 阵列基板及其制作方法
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN103066017A (zh) 一种阵列基板的制备方法
CN105470195B (zh) Tft基板的制作方法
CN105655359A (zh) Tft基板的制作方法
CN104766859A (zh) Tft基板的制作方法及其结构
CN103928399A (zh) Tft阵列基板的制作方法、tft阵列基板以及显示装置
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN103021959B (zh) 一种阵列基板及其制造方法、显示装置
JP2016534580A (ja) 薄膜トランジスタ配列基板の製造方法
CN102881653B (zh) 薄膜晶体管的制造方法及其制造的薄膜晶体管
TWI546850B (zh) 顯示面板之製備方法
CN105097840A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN105679772B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN104934439A (zh) Tft基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant