CN103066017A - 一种阵列基板的制备方法 - Google Patents
一种阵列基板的制备方法 Download PDFInfo
- Publication number
- CN103066017A CN103066017A CN2012105895485A CN201210589548A CN103066017A CN 103066017 A CN103066017 A CN 103066017A CN 2012105895485 A CN2012105895485 A CN 2012105895485A CN 201210589548 A CN201210589548 A CN 201210589548A CN 103066017 A CN103066017 A CN 103066017A
- Authority
- CN
- China
- Prior art keywords
- pattern
- photoresist
- film
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 239000010408 film Substances 0.000 claims abstract description 80
- 239000000203 mixture Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000002360 preparation method Methods 0.000 claims description 13
- 150000002739 metals Chemical class 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000005669 field effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 107
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical class [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000809 Alumel Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 208000012839 conversion disease Diseases 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种阵列基板的制备方法，涉及显示技术领域，可减少构图工艺次数，从而提升量产产品的产能，降低成本；该方法包括：在基板上形成包括栅电极，栅线引线的图案层；在基板上依次形成绝缘层薄膜和有源层薄膜，通过构图工艺形成带有第一过孔的栅绝缘层的图案以及有源层的图案，其中所述第一过孔位于所述栅线引线上方；在基板上依次形成透明导电薄膜和金属薄膜，通过构图工艺形成包括第一电极的图案层、以及包括数据线、源电极、漏电极和薄膜场效应晶体管TFT沟道的图案层；在基板上形成包括钝化层的图案；在基板上形成包括第二电极的图案层。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制备方法。
背景技术
随着薄膜晶体管液晶显示技术的不断发展，越来越多的新技术不断地被提出和应用，例如高分辨率、高开口率、阵列基板行驱动(Gateon Array，GOA)技术等。目前，对于TFT-LCD而言，现有技术中对于高级超维场转换技术(Advanced-Super Dimensional Switching，简称为ADS)型阵列基板通常需要栅金属层掩膜，有源层掩膜，栅绝缘层掩膜，第一电极层掩膜，源漏金属层掩膜，钝化层掩膜、以及第二电极层掩膜7次构图工艺来制造，而每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀和剥离等工艺。
然而，构图工艺的次数过多将直接导致产品的成本上升以及量产产品的产能降低，因此如何能够进一步减少构图工艺的次数也就成为了人们日益关注的问题。
发明内容
本发明的实施例提供一种阵列基板的制备方法，通过将带有第一过孔的栅绝缘层的图案以及有源层的图案在一次构图工艺中形成，以及将第一电极的图案和数据线、源电极、漏电极的图案在一次构图工艺中形成，来减少构图工艺次数，从而提升量产产品的产能，降低成本。
为达到上述目的，本发明的实施例采用如下技术方案：
提供了一种阵列基板的制备方法，包括：步骤1、在基板上形成包括栅电极，栅线引线的图案层；步骤2、在完成前述步骤的基板上依次形成绝缘层薄膜和有源层薄膜，通过构图工艺形成带有第一过孔的栅绝缘层的图案以及有源层的图案，其中所述第一过孔位于所述栅线引线上方；步骤3、在完成前述步骤的基板上依次形成透明导电薄膜和金属薄膜，通过构图工艺形成包括第一电极的图案层、以及包括数据线、源电极、漏电极和薄膜场效应晶体管TFT沟道的图案层；步骤4、在完成前述步骤的基板上形成包括钝化层的图案；步骤5、在完成前述步骤的基板上形成包括第二电极的图案层。
本发明实施例提供了一种阵列基板的制备方法，通过一次构图工艺处理形成带有第一过孔的栅绝缘层的图案和所述有源层的图案，以及通过一次构图工艺处理形成包括第一电极的图案层和包括数据线、源电极和漏电极的图案层，与现有技术中通过两次构图工艺处理分别形成所述带有第一过孔的栅绝缘层的图案和有源层的图案，以及通过两次构图工艺处理分别形成所述第一电极图案和所述数据线、源电极和漏电极图案相比，本发明实施例减少了构图工艺的次数，从而提升量产产品的产能，降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种阵列基板的制备方法的流程示意图；
图2为本发明实施例一提供的一种形成包括栅电极，栅线引线的图案的示意图；
图3～图8为本发明实施例一提供的一种形成带有第一过孔的栅绝缘层的图案以及有源层的图案的过程示意图；
图9～图14本发明实施例一提供的一种形成包括第一电极的图案层、以及包括数据线、源电极、漏电极的图案层的过程示意图；
图15为本发明实施例一提供的一种包括钝化层的图案的阵列基板的示意图；
图16为本发明实施例一提供的一种包括第二电极的图案层的阵列基板的示意图；
图17～图21为本发明实施例二提供的另一种制作阵列基板的过程示意图；
图22为本发明实施例三提供的制作一种阵列基板的示意图。
附图标记：
11-栅金属层，11a-栅极，11b-栅线引线；12-绝缘层薄膜，12a-第一过孔，12b-栅绝缘层；13-有源层薄膜，13a-有源层图案，13a1-非晶硅图案，13a2-n+非晶硅图案；14-光刻胶，14a-光刻胶完全保留部分14b-光刻胶半保留部分，14c-光刻胶完全去除部分；15-第一灰色调掩膜板，15a-不透明部分，15b-半透明部分，15c-透明部分；17-透明导电薄膜，17a-第一电极图案，17b-第一透明导电图案，17c-第二透明导电图案；18-金属薄膜，18a-源电极，18b-漏电极，18c-源漏金属层保留图案；145-沟道；19-第二灰色调掩膜板；20-钝化层，20a-第二过孔；21-第二电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板的制备方法，包括：步骤1、在基板上形成包括栅电极，栅线引线的图案层；步骤2、在完成前述步骤的基板上依次形成绝缘层薄膜和有源层薄膜，通过构图工艺形成带有第一过孔的栅绝缘层的图案以及有源层的图案，其中所述第一过孔位于所述栅线引线上方；步骤3、在完成前述步骤的基板上依次形成透明导电薄膜和金属薄膜，通过构图工艺形成包括第一电极的图案层、以及包括数据线、源电极、漏电极和薄膜场效应晶体管TFT沟道的图案层；步骤4、在完成前述步骤的基板上形成包括钝化层的图案；步骤5、在完成前述步骤的基板上形成包括第二电极的图案层。
需要说明的是，栅电极，栅线引线的图案、带有第一过孔的栅绝缘层的图案、有源层的图案、第一电极的图案、以及数据线、源电极、漏电极和TFT沟道的图案是构成阵列基板的必不可少的图案；对于ADS型阵列基板，钝化层的图案、第二电极的图案也是必不可少的图案。此外，在本发明所有实施例中所述一次构图工艺是对应于一次掩膜工艺来说的，应用一次掩膜板制作完成某些图案称为进行了一次构图工艺。
在本发明实施例中，通过一次构图工艺处理形成所述带有第一过孔的栅绝缘层的图案和所述有源层的图案，以及通过一次构图工艺处理形成包括第一电极的图案层和包括数据线、源电极和漏电极的图案层，与现有技术中通过两次构图工艺处理分别形成所述带有第一过孔的栅绝缘层的图案和有源层的图案，以及通过两次构图工艺处理分别形成所述第一电极图案和所述数据线、源电极和漏电极图案相比，本发明实施例减少了构图工艺的次数，从而提升量产产品的产能，降低成本。
实施例一，一种阵列基板的制备方法，如图1所示，包括如下步骤：
S10、在基板上制作金属薄膜，通过一次构图工艺处理形成如图2所示的栅金属层11，其中所述栅金属层11包括栅电极11a、栅线(图中未标出)、以及栅线引线11b的图案。
具体的，可以使用磁控溅射方法，在玻璃基板上制备一层厚度在
至
的金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成栅电极11a、栅线(图中为标出)、以及栅线引线11b的图案层。
S11、如图3所示，在完成步骤S10的基板上依次制作绝缘层薄膜12和有源层薄膜13，并在所述有源层薄膜13上涂覆光刻胶14。
具体的，可以利用化学气相沉积法先在形成有栅电极11a、栅线、以及栅线引线11b的图案层的基板上沉积厚度为
至
的绝缘层薄膜，所述绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等；再利用化学气相沉积法在基板之上沉积厚度为至
的金属氧化物半导体薄膜；然后在金属氧化物半导体薄膜上涂覆一层光刻胶14。
S12、利用如图4所示的第一灰色调掩膜板15对形成有所述光刻胶14的基板进行曝光显影后形成光刻胶完全保留部分14a、光刻胶半保留部分14b和光刻胶完全去除部分14c。
其中，所述光刻胶完全保留部分14a对应待形成的有源层13a的图案的区域，所述光刻胶完全去除部分14c对应待形成的所述第一过孔12a的区域，所述光刻胶半保留部分14b对应其他区域。
进一步优选的，所述光刻胶半保留部分14b的光刻胶厚度为
这样可以进一步的增加工艺稳定性以及节省工艺时间。
此处，参考图4所示，对第一灰色调掩膜板15的主要原理说明如下：
第一灰色调掩膜板15是通过光栅效应，使曝光在不同区域透过光的强度不同，而使光刻胶进行选择性曝光、显影。在第一灰色调掩膜板15中，包括不透明部分15a、半透明部分15b和透明部分15c。光刻胶14曝光后，光刻胶完全保留部分14a对应第一灰色调掩膜板15的不透明部分15a，光刻胶半保留部分14b对应第一灰色调掩膜板15的半透明部分15b，光刻胶完全去除部分14c对应第一灰色调掩膜板15的透明部分15c。
所述第一半色调掩膜板的原理与所述第一灰色调掩膜板15类似，在此不再赘述。
其中，本发明所有实施例中所指的所述光刻胶14均为正性胶，即所述灰色调掩膜板15中，所述光刻胶完全去除部分14c对应的区域为完全曝光区域，所用材料为透光材料；所述光刻胶半保留部分14b对应的区域为半曝光区域，所用材料为半透光材料，所述光刻胶完全保留部分14a对应的区域为不曝光区域，所用材料为不透光材料。
S13、采用刻蚀工艺去除所述光刻胶完全去除部分14c的所述有源层薄膜和所述绝缘层薄膜，形成如图5所示的带有第一过孔12a的栅绝缘层12b的图案。
S14、采用灰化工艺去除所述光刻胶半保留部分14b的光刻胶，形成如图6所示的基板。
由于光刻胶完全保留部分14a比光刻胶半保留部分14b的光刻胶厚度厚，故将所述光刻胶半保留部分14b去除后，所述基板上的光刻胶还剩有光刻胶完全保留部分14a。
S15、采用刻蚀工艺去除露出的所述栅绝缘层12b上方的部分有源层薄膜，形成如图7所示的有源层13a的图案。
S16、采用剥离工艺去除所述光刻胶完全保留部分14a的光刻胶，形成如图8所示的基板。
步骤S11～S16进行一次构图工艺，形成带有第一过孔12a的栅绝缘层12b的图案和有源层13a的图案，与现有技术通过两次构图工艺处理分别形成所述带有第一过孔12a的栅绝缘层12b的图案和所述有源层13a的图案，本发明实施例减少了构图工艺的次数，从而提升量产产品的产能，降低成本。
S17、完成步骤S16的基板上依次制作透明导电薄膜17和金属薄膜18，并在所述金属薄膜18上涂覆光刻胶14，形成如图9所示的基板。
具体的，可以先利用化学气相沉积法在整个基板上沉积一层厚度在至
之间的透明导电薄膜层17，之后在基板上沉积一层厚度在
到之间的金属薄膜18；其中常用的透明导电薄膜17可以为ITO(Indium Tin Oxides，铟锡氧化物)或IZO(IndiumZinc Oxide，铟锌氧化物)薄膜；然后在所述金属薄膜18上涂覆一层光刻胶14。
S18、利用如图10所示的第二灰色调掩膜板19对形成有所述光刻胶14的基板进行曝光，显影后形成光刻胶完全保留部分14a、光刻胶半保留部分14b和光刻胶完全去除部分14c。
其中，所述光刻胶完全保留部分14a至少对应待形成的所述数据线(图中未标出)、源电极18a和漏电极18b图案的区域，所述光刻胶半保留部分14b至少对应待形成的所述第一电极17a图案的部分区域，所述光刻胶完全去除部分14c对应包括薄膜场效应晶体管(ThinFilm Transistor，TFT)沟道区域在内的其他区域。
需要说明的是，所述第二灰色调掩膜板19同样包括不透明部分15a、半透明部分15b和透明部分15c，具体可参照S12中对第一灰色调掩膜板15的描述，在此不再赘述。所述第二半色调掩膜板与所述第二灰色调掩膜板19类似，在此不再赘述。
进一步优选的，所述光刻胶半保留部分14b的光刻胶厚度为
这样可以进一步的增加工艺稳定性以及节省工艺时间。
S19、采用刻蚀工艺去除所述光刻胶完全去除部分14c的所述金属薄膜和所述透明导电薄膜，如图11所示，形成位于TFT沟道145两侧的数据线(图中为标出)及源电极18a图案、所述数据线及源电极图案下方的第一透明导电图案17b和第一电极17a图案、所述第一电极图案上方的金属薄膜，以及覆盖所述第一过孔12a的第二透明导电图案17c和位于所述第二透明导电图案17c上方的源漏金属层保留图案18c。
需要说明的是，在本发明所有实施例中，所指的上方为：按照形成的先后顺序，先形成的在下，后形成的在上。例如，所述源漏金属层保留图案18c位于所述第二透明导电图案17c上方，即，先形成所述第二透明导电图案17c，再形成所述源漏金属层保留图案18c。
优选的，采用湿法刻蚀工艺分别去除所述光刻胶完全去除部分14c的金属薄膜和所述透明导电薄膜。
S20、采用灰化工艺去除所述光刻胶半保留部分14b的光刻胶，形成如图12所示的基板。
S21、采用刻蚀工艺去除露出的所述第一电极17a图案上方的部分金属薄膜，形成如图13所示的所述漏电极18b的图案。
优选的，采用湿法刻蚀工艺去除露出的所述第一电极17a图案上方的部分金属薄膜。
S22、采用剥离工艺去除所述光刻胶完全保留部分14a的光刻胶，形成如图14所示的基板。
步骤S17～S22进行一次构图工艺，形成包括第一电极17a的图案层和包括数据线、源电极18a和漏电极18b的图案层，与现有技术的通过两次构图工艺处理分别形成所述第一电极17a图案和所述数据线、源电极18a和漏电极18b图案相比，本发明实施例减少了构图工艺的次数，从而提升量产产品的产能，降低成本。
此外，为了防止导电的薄膜(例如金属薄膜或透明导电薄膜)裸露在空气中发生氧化等，导致该阵列基板使用寿命降低，进一步地，所述方法还可以包括如下步骤：
S23、完成步骤S22的基板上制作钝化层薄膜，通过一次构图工艺处理形成钝化层20的图案。
此处具体的，可以在整个基板上涂覆一层厚度在
到的保护层，其材料通常是氮化硅或透明的有机树脂材料，通过一次构图工艺处理形成，如图15所示的带有第二过孔的20a的钝化层20的图案，所述第二过孔20a露出位于所述钝化层20下方的源漏金属层保留图案18c。
由于栅极11a需要被驱动电路驱动，才能实现显示的作用，因此，在本发明实施例中，需形成带有第二过孔的20a钝化层20，以使驱动电路通过该第一过孔20a与所述栅线引线11b电连接。
此外，本发明实施例提供的阵列基板可以适用于高级超维场转换型、TN(Twist Nematic，扭曲向列)型等类型的液晶显示装置的生产。其中，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
因此，优选的，在步骤S23的基础上，所述方法还包括：
S24、在完成步骤S23的基板上再制作一层透明导电薄膜，通过一次构图工艺处理形成如图16所示的第二电极21的图案层。
本发明实施例提供了一种阵列基板的制备方法，通过一次构图工艺处理形成带有第一过孔12a的栅绝缘层12b的图案和所述有源层13a的图案，以及通过一次构图工艺形成包括第一电极17a的图案层和包括数据线、源电极18a和漏电极18b的图案层，与现有技术通过两次构图工艺处理分别形成所述带有第一过孔12a的栅绝缘层12b的图案和所述有源层13a的图案，以及通过两次构图工艺处理分别形成所述第一电极17a图案和所述数据线、源电极18a和漏电极18b图案相比，本发明实施例减少了构图工艺的次数，从而提升量产产品的产能，降低成本。
实施例二，另一种阵列基板的制备方法，包括如下步骤：
S30、在基板上制作金属薄膜，通过一次构图工艺处理，形成如图17所示的栅金属层11，其中所述栅金属层11包括栅电极11a、栅线(图中未标出)、以及栅线引线11b的图案；在形成有所述栅金属层11的基板上制作绝缘薄膜和有源层薄膜，所述有源层薄膜包括一层非晶硅薄膜和以及位于其上方的一层n+非晶硅薄膜，通过一次构图工艺处理，形成如图17所示的带有第一过孔12a的栅绝缘层12b的图案和有源层13a的图案，其中有源层图案13a包括非晶硅图案13a1和n+非晶硅图案13a2。
在步骤S30中，通过一次构图工艺处理形成包括栅电极11a、栅线、以及栅线引线11b图案的栅金属层11，与上述实施例一中的S10相同；通过一次构图工艺处理形成带有第一过孔12a的栅绝缘层12b的图案和有源层13a的图案，与上述实施例一中的S11～S16过程类似，唯一不同的是，所述有源层薄膜13包括非晶硅薄膜和n+非晶硅薄膜两层，相应的，形成的有源层13a的图案包括非晶硅图案13a1和n+非晶硅图案13a2，具体形成过程在此不再赘述。
S31、在完成步骤S30的基础上，依次制作透明导电薄膜17和金属薄膜18并在所述金属薄膜15上涂覆光刻胶，利用第二灰色调掩膜板19对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分14a、光刻胶半保留部分14b和光刻胶完全去除部分14c(图14未标出)；采用刻蚀工艺去除所述光刻胶完全去除部分14c的所述金属薄膜和所述透明导电薄膜，形成如图18所示的位于所述TFT沟道145两侧的数据线(图中为标出)及源电极18a图案、所述数据线及源电极图案下方的第一透明导电图案17b和第一电极17a图案、所述第一电极图案上方的金属薄膜，以及覆盖所述第一过孔12a的第二透明导电图案17c和位于所述第二透明导电图案17c上方的源漏金属层保留图案18c。
优选的，所述光刻胶半保留部分14b的光刻胶厚度为
这样可以进一步的增加工艺稳定性以及节省工艺时间。
优选的，采用湿法刻蚀工艺分别去除所述光刻胶完全去除部分的金属薄膜和所述透明导电薄膜。
在步骤S31中，形成位于沟道145两侧的数据线(图中为标出)及源电极18a图案、所述数据线及源电极图案下方的第一透明导电图案17b和第一电极17a图案、所述第一电极图案上方的金属薄膜，以及覆盖所述第一过孔12a的第二透明导电图案17c和位于所述第二透明导电图案17c上方的源漏金属层保留图案18c，与上述步骤S17-S19相同，在此不再赘述。
S32、采用干法刻蚀去除所述TFT沟道145区域的n+非晶硅图案13a2，形成如图19所示的基板。
S33、采用灰化工艺去除所述光刻胶半保留部分14b的光刻胶，采用刻蚀工艺去除露出的所述第一电极17a图案上方的部分金属薄膜，形成如图20所示的所述漏电极18b的图案。
优选的，采用湿法刻蚀去除露出的所述第一电极17a图案上方的部分金属薄膜。
S34、采用剥离工艺去除所述光刻胶完全保留部分14a的光刻胶，形成如图21所示的基板。
后续步骤与上述的S23-S24相同，在此不再赘述。
在本发明实施例中，刻蚀顺序依次为湿法刻蚀-湿法刻蚀-干法刻蚀-干法刻蚀-湿法刻蚀，由此可以看出，前面的两次湿法刻蚀可以在一个反应腔中进行，后面的两次干法刻蚀也可以在一个反应腔中进行，这样有利于提升刻蚀的产能。
本发明实施例通过一次构图工艺形成带有第一过孔12a的栅绝缘层12b的图案和所述有源层13a的图案，以及通过一次构图工艺形成包括第一电极17a的图案层和包括数据线、源电极18a和漏电极18b的图案层，与现有技术通过两次构图工艺处理分别形成所述带有第一过孔12a的栅绝缘层12b的图案和所述有源层13a的图案，以及通过两次构图工艺处理分别形成所述第一电极图案17a和所述数据线、源电极18a和漏电极18b图案相比，本发明实施例减少了构图工艺的次数，从而提升量产产品的产能，降低成本。
实施例三，一种阵列基板的制备方法，在上述步骤S30-S31之后，包括如下步骤：
S40、采用灰化工艺去除所述光刻胶半保留部分14b的光刻胶，采用刻蚀工艺去除露出的所述第一电极17a图案上方的部分金属薄膜，形成如图22所示的所述漏极18b的图案。
优选的，采用湿法刻蚀工艺去除露出的所述第一电极17a图案上方的部分金属薄膜。
S41、采用干法刻蚀去除所述沟道区域的部分n+非晶硅图案13a2，形成参考图20所示的基板。
S42、采用剥离工艺去除所述光刻胶完全保留部分的光刻胶，形成参考图21所示的基板。
由上述可知，本发明实施例相对于实施例二仅是在去除沟道145区域的部分n+非晶硅图案13a2的工艺顺序不同而已。当然，对于实施例二和实施例三还可以包括上述的步骤S23～S24，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种阵列基板的制备方法，包括：
步骤1、在基板上形成包括栅电极，栅线引线的图案层；
步骤2、在完成前述步骤的基板上依次形成绝缘层薄膜和有源层薄膜，通过构图工艺形成带有第一过孔的栅绝缘层的图案以及有源层的图案，其中所述第一过孔位于所述栅线引线上方；
步骤3、在完成前述步骤的基板上依次形成透明导电薄膜和金属薄膜，通过构图工艺形成包括第一电极的图案层、以及包括数据线、源电极、漏电极和薄膜场效应晶体管TFT沟道的图案层；
步骤4、在完成前述步骤的基板上形成包括钝化层的图案；
步骤5、在完成前述步骤的基板上形成包括第二电极的图案层。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤2的构图工艺包括：
在所述有源层薄膜上涂覆光刻胶；
采用第一灰色调掩膜板或第一半色调掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述有源层的图案的区域，所述光刻胶完全去除部分对应待形成的所述第一过孔的区域，所述光刻胶半保留部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述有源层薄膜和所述绝缘层薄膜，形成所述带有第一过孔的栅绝缘层的图案；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
采用刻蚀工艺去除露出的所述栅绝缘层上方的部分有源层薄膜，形成所述有源层的图案；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
3.根据权利要求1所述的方法，其特征在于，所述步骤3的构图工艺包括：
在所述金属薄膜上涂覆光刻胶；
采用第二灰色调掩膜板或第二半色调掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分至少对应待形成的所述数据线、源电极和漏电极图案的区域，所述光刻胶半保留部分至少对应待形成的所述第一电极图案的部分区域，所述光刻胶完全去除部分对应包括所述TFT沟道区域在内的其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜和所述透明导电薄膜，形成位于所述TFT沟道两侧的数据线及源电极图案、所述数据线及源电极图案下方的第一透明导电图案和第一电极图案、所述第一电极图案上方的金属薄膜，以及覆盖所述第一过孔的第二透明导电图案和位于所述第二透明导电图案上方的源漏金属层保留图案；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
采用刻蚀工艺去除露出的所述第一电极图案上方的部分金属薄膜，形成所述漏电极的图案；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
4.根据权利要求3所述的方法，其特征在于，所述数据线、源电极和漏电极的图案位于所述栅电极的图案上方，且所述有源层的图案包括非晶硅图案和n+非晶硅图案，所述采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜和所述透明导电薄膜之后，且所述采用灰化工艺去除所述光刻胶半保留部分的光刻胶之前，所述方法还包括：
采用干法刻蚀去除所述TFT沟道区域的n+非晶硅。
5.根据权利要求3所述的方法，其特征在于，所述数据线、源电极和漏电极的图案位于所述栅电极的图案上方，且所述有源层的图案包括非晶硅图案和n+非晶硅图案，所述采用刻蚀工艺去除露出的所述第一电极图案上方的部分金属薄膜之后，所述采用剥离工艺去除所述光刻胶完全保留部分的光刻胶之前，所述方法还包括：
采用干法刻蚀去除所述TFT沟道区域的n+非晶硅。
6.根据权利要求4或5所述的方法，其特征在于，采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜和所述透明导电薄膜包括：
采用湿法刻蚀去除所述光刻胶完全去除部分的金属薄膜和所述透明导电薄膜；
采用刻蚀工艺去除露出的所述第一电极图案上方的部分金属薄膜包括：
采用湿法刻蚀去除露出的所述第一电极图案上方的部分金属薄膜。
7.根据权利要求2至5任一项所述的方法，其特征在于，所述光刻胶半保留部分的光刻胶厚度为
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105895485A CN103066017A (zh) | 2012-12-28 | 2012-12-28 | 一种阵列基板的制备方法 |
| US14/103,625 US9373701B2 (en) | 2012-12-28 | 2013-12-11 | Method for fabricating array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105895485A CN103066017A (zh) | 2012-12-28 | 2012-12-28 | 一种阵列基板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103066017A true CN103066017A (zh) | 2013-04-24 |
Family
ID=48108583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105895485A Pending CN103066017A (zh) | 2012-12-28 | 2012-12-28 | 一种阵列基板的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9373701B2 (zh) |
| CN (1) | CN103066017A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887245A (zh) * | 2014-03-28 | 2014-06-25 | 深圳市华星光电技术有限公司 | 一种阵列基板的制造方法 |
| CN104716147A (zh) * | 2015-04-01 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制备方法、显示装置 |
| CN104229725B (zh) * | 2013-06-09 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其形成方法 |
| CN106298813A (zh) * | 2016-09-30 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN109148490A (zh) * | 2018-10-15 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法和一种液晶显示面板 |
| CN110120367A (zh) * | 2019-04-09 | 2019-08-13 | 昆山龙腾光电有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
| CN111261588A (zh) * | 2020-02-04 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985671B (zh) * | 2014-04-30 | 2016-06-15 | 京东方科技集团股份有限公司 | 阵列基板制备方法和阵列基板、显示装置 |
| CN104503174B (zh) * | 2014-12-24 | 2017-10-10 | 合肥京东方光电科技有限公司 | Goa电路模块及其测试方法、显示面板和显示装置 |
| KR102417807B1 (ko) * | 2015-03-23 | 2022-07-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR102381287B1 (ko) | 2015-04-24 | 2022-03-31 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| CN105161454B (zh) * | 2015-07-10 | 2018-09-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106449519B (zh) * | 2016-10-14 | 2019-05-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、显示装置 |
| CN109240004A (zh) * | 2018-10-08 | 2019-01-18 | 深圳市华星光电半导体显示技术有限公司 | 提高显示器对比度的方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794076A (zh) * | 2004-12-24 | 2006-06-28 | Lg.菲利浦Lcd株式会社 | 水平电场施加型薄膜晶体管基板及其制造方法 |
| CN101188243A (zh) * | 2006-10-02 | 2008-05-28 | 三星电子株式会社 | 薄膜晶体管面板及其制造方法 |
| CN102148195A (zh) * | 2010-04-26 | 2011-08-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN202404339U (zh) * | 2012-01-12 | 2012-08-29 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070273803A1 (en) * | 2006-05-25 | 2007-11-29 | Meng-Chi Liou | Active component array substrate and fabricating method thereof |
| KR101346921B1 (ko) * | 2008-02-19 | 2014-01-02 | 엘지디스플레이 주식회사 | 평판 표시 장치 및 그 제조방법 |
| CN101614917B (zh) * | 2008-06-25 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101887897B (zh) * | 2009-05-13 | 2013-02-13 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101287478B1 (ko) * | 2009-06-02 | 2013-07-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 |
| WO2010150446A1 (ja) * | 2009-06-24 | 2010-12-29 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法、アクティブマトリクス基板、表示パネル、ならびに表示装置 |
| CN104733540B (zh) * | 2009-10-09 | 2019-11-12 | 株式会社半导体能源研究所 | 半导体器件 |
| KR20120102653A (ko) * | 2009-10-30 | 2012-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| JP5856758B2 (ja) * | 2011-05-23 | 2016-02-10 | ピクストロニクス，インコーポレイテッド | 表示装置及びその製造方法 |
-
2012
- 2012-12-28 CN CN2012105895485A patent/CN103066017A/zh active Pending
-
2013
- 2013-12-11 US US14/103,625 patent/US9373701B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794076A (zh) * | 2004-12-24 | 2006-06-28 | Lg.菲利浦Lcd株式会社 | 水平电场施加型薄膜晶体管基板及其制造方法 |
| CN101188243A (zh) * | 2006-10-02 | 2008-05-28 | 三星电子株式会社 | 薄膜晶体管面板及其制造方法 |
| CN102148195A (zh) * | 2010-04-26 | 2011-08-10 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN202404339U (zh) * | 2012-01-12 | 2012-08-29 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104229725B (zh) * | 2013-06-09 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其形成方法 |
| CN103887245A (zh) * | 2014-03-28 | 2014-06-25 | 深圳市华星光电技术有限公司 | 一种阵列基板的制造方法 |
| CN103887245B (zh) * | 2014-03-28 | 2017-03-08 | 深圳市华星光电技术有限公司 | 一种阵列基板的制造方法 |
| CN104716147B (zh) * | 2015-04-01 | 2018-05-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制备方法、显示装置 |
| CN104716147A (zh) * | 2015-04-01 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制备方法、显示装置 |
| US9799744B2 (en) | 2015-04-01 | 2017-10-24 | Boe Technology Group Co., Ltd. | TFT array substrate, method of manufacturing the same and display device |
| CN106298813A (zh) * | 2016-09-30 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN106298813B (zh) * | 2016-09-30 | 2019-11-01 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN109148490A (zh) * | 2018-10-15 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法和一种液晶显示面板 |
| CN110120367A (zh) * | 2019-04-09 | 2019-08-13 | 昆山龙腾光电有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
| CN110120367B (zh) * | 2019-04-09 | 2022-03-01 | 昆山龙腾光电股份有限公司 | 一种薄膜晶体管的制造方法及薄膜晶体管 |
| CN111261588A (zh) * | 2020-02-04 | 2020-06-09 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| WO2021155625A1 (zh) * | 2020-02-04 | 2021-08-12 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
| CN111261588B (zh) * | 2020-02-04 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9373701B2 (en) | 2016-06-21 |
| US20140187001A1 (en) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066017A (zh) | 一种阵列基板的制备方法 | |
| CN100544004C (zh) | 一种tft lcd阵列基板及其制造方法 | |
| CN102903675B (zh) | 一种tft阵列基板、制作方法及显示装置 | |
| CN103456746B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| CN103165529B (zh) | 一种阵列基板的制备方法 | |
| CN103022055A (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN102148196A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| CN103293776A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN103021944A (zh) | Tft阵列基板及制作方法、显示装置 | |
| CN103474396A (zh) | Tft-lcd阵列基板的制造方法 | |
| CN103413784B (zh) | 一种阵列基板及其制备方法及显示装置 | |
| CN103117224A (zh) | 一种薄膜晶体管和阵列基板的制作方法 | |
| CN104810321A (zh) | 一种tft阵列基板及显示装置的制备方法 | |
| CN102779783A (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| US9147697B2 (en) | Manufacturing method of array substrate, array substrate, and display apparatus | |
| CN202948926U (zh) | 一种tft阵列基板及显示装置 | |
| CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 | |
| CN102655117A (zh) | 阵列基板及制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130424 |