CN102201367A - 薄膜晶体管阵列面板的制造方法 - Google Patents

薄膜晶体管阵列面板的制造方法 Download PDF

Info

Publication number
CN102201367A
CN102201367A CN2010105127782A CN201010512778A CN102201367A CN 102201367 A CN102201367 A CN 102201367A CN 2010105127782 A CN2010105127782 A CN 2010105127782A CN 201010512778 A CN201010512778 A CN 201010512778A CN 102201367 A CN102201367 A CN 102201367A
Authority
CN
China
Prior art keywords
ion
anion
semiconductor layer
oxide semiconductor
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105127782A
Other languages
English (en)
Inventor
金泳敏
郑然泽
张善弼
赵承奂
金保成
崔泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102201367A publication Critical patent/CN102201367A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本发明提供了一种包括氧化物半导体层的薄膜晶体管阵列面板及一种容易地制造该薄膜晶体管阵列面板的方法，其中，该氧化物半导体层实现了优异的稳定性和电特性。一种薄膜晶体管阵列面板包括：基底；氧化物半导体层，设置在基底上，并包括从由氧化锌、氧化锡和氧化铪组成的组中选择的金属氧化物；栅电极，与氧化物半导体层叠置；栅极绝缘膜，设置在氧化物半导体层和栅电极之间；源电极和漏电极，设置成彼此分开并且与氧化物半导体层至少部分地叠置。

Description

薄膜晶体管阵列面板的制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。更具体地讲，本发明涉及一种包括氧化物半导体层的薄膜晶体管阵列面板及该薄膜晶体管阵列面板的制造方法，其中，该氧化物半导体层具有优异的稳定性和电特性并且可以被容易地制造。
背景技术
液晶显示器(LCD)是使用最广泛的多种平板显示器中的一种。通常，LCD包括具有电极的一对显示面板和置于显示面板之间的液晶层。在LCD中，电压被施加到电极以产生电场。电场确定液晶层的液晶分子的取向，从控制入射光的偏振。因此，期望的图像被显示在LCD上。
通常，LCD包括用于对每个像素进行开关操作的薄膜晶体管。薄膜晶体管是开关器件，该开关器件包括接收开关信号的栅电极、接收数据电压的源电极和输出数据电压的漏电极作为它的三个端子。薄膜晶体管还包括位于栅电极与源电极之间以及栅电极与漏电极之间的有源层，有源层通常由非晶硅制成。随着显示器的尺寸变得更大，需要开发电子迁移率更高的薄膜晶体管。
具体地讲，有源层中的电子迁移率必须高。然而，由非晶硅制成的有源层具有大约0.5cm2/V·s的电子迁移率，这正在变得不能适用于需要更高驱动速度的晶体管。此外，通过基于真空的沉积设备(例如通过昂贵的CVD、溅射等)来制造有源层中使用的半导体材料。因此，可以期望的是，开发具有更高电子迁移率的薄膜晶体管。此外，可以期望的是，开发可以通过溶液法容易地制造的半导体材料，所述溶液法能够应用于低温和低压涂覆工艺或印刷工艺。
在该背景部分公开的以上信息仅仅用于加强对本发明背景的理解，因此，它可以包含不构成现有技术的信息，所述现有技术在该国家对于本领域普通技术人员而言是已知的。
发明内容
本发明的示例性实施例提供了一种包括氧化物半导体层的薄膜晶体管阵列面板，该氧化物半导体层可具有高的电子迁移率并且可通过溶液法来制造。
本发明的示例性实施例提供了一种包括氧化物半导体层的薄膜晶体管阵列面板，该氧化物半导体层具有优异的稳定性和电特性并且可以被容易地制造。
本发明的示例性实施例还提供了一种包括氧化物半导体层的薄膜晶体管阵列面板的制造方法，该氧化物半导体层具有优异的稳定性和电特性并且可以被容易地制造。
本发明的另外的特征将在下面的描述中进行阐述，通过该描述将部分地变得显而易见，或者可以通过实践本发明而获知。
本发明的示例性实施例公开了一种包括绝缘基底的薄膜晶体管阵列面板。氧化物半导体层形成在绝缘基底上并包括从氧化锌、氧化锡和氧化铪中选择的至少一种金属氧化物，栅电极与氧化物半导体层叠置，栅极绝缘膜设置在氧化物半导体层和栅电极之间，源电极和漏电极彼此分开并且与氧化物半导体层至少部分地叠置。
本发明的示例性实施例还公开了一种制造薄膜晶体管阵列面板的方法。该方法包括：制备金属化合物溶液，金属化合物溶液包含金属盐和溶剂，金属盐包括锌盐、锡盐和铪盐中的至少一种；将金属化合物溶液涂覆在基底上；对金属化合物溶液进行热处理。
应当理解的是，前面的大体上的描述和下面的详细描述是示例性的和说明性的，意图在于为所要保护的发明提供进一步说明。
根据本发明的薄膜晶体管阵列面板包括作为沟道层的金属氧化物半导体层，使得沟道层中的电子迁移率高，从而实现高速驱动。
此外，根据本发明的薄膜晶体管阵列面板的制造方法使用能够实现低温和低压工艺的溶液，从而可以降低制造成本，并且可以获得优异的稳定性和电特性。
附图说明
图1是根据本发明第一示例性实施例的薄膜晶体管阵列面板的剖视图。
图2是根据本发明第二示例性实施例的薄膜晶体管阵列面板的剖视图。
图3是示出根据本发明示例性实施例的薄膜晶体管阵列面板的氧化物半导体的制造方法的流程图。
图4是示出包括氧化物半导体层的薄膜晶体管的转移曲线(transfer curve)的曲线图。
具体实施方式
通过参考下面对示例性实施例的详细描述以及附图，可以更容易地理解本发明的优点和特征以及实现这些优点和特征的方法。然而，本发明可以以许多不同的形式来实施，并且本发明不应当被解释为局限于在此阐述的实施例。相反，提供这些实施例，使得本公开是彻底的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。
将理解的是，当诸如层、膜、区域或基底之类的元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者还可以存在中间元件。相反，当元件被称作“直接”在另一元件“上”时，不存在中间元件。术语“和/或”包括所提及的项目中的每个项目以及至少一个项目的所有组合。空间相对术语“在...下方”、“在...之下”、“下部的”、“在...上方”和“上部的”可以用来容易地描述如附图中所示出的一个元件或组成元件与其他元件或组成元件之间的关系。空间相对术语应该被理解成这些术语包括除了附图中示出的方向之外在使用或操作中元件的不同的方位。在整个说明书中，相同的标号表示相同的元件。
在下文中，将参照图1详细描述根据本发明第一示例性实施例的薄膜晶体管阵列面板。图1是根据本发明第一示例性实施例的薄膜晶体管阵列面板的剖视图。参照图1，薄膜晶体管阵列面板包括绝缘基底110、栅电极120、栅极绝缘膜130、源电极144、漏电极146和氧化物半导体层150。绝缘基底110可包括玻璃基底或塑料基底。栅电极120是传输栅极信号的栅极布线的一部分，栅电极120形成在绝缘基底110上。
包括栅电极120的栅极布线可由铝(Al)基金属(例如铝和铝合金)、银(Ag)基金属(例如银和银合金)、铜(Cu)基金属(例如铜和铜合金)、钼(Mo)基金属(例如钼和钼合金)、铬(Cr)、钛(Ti)或钽(Ta)制成。
另外，包括栅电极120的栅极布线可具有由物理特性不同的两个导电膜(未示出)构成的多膜结构。两个导电膜中的一个导电膜可由具有低电阻率的金属(例如铝基金属、银基金属或铜基金属)制成，以减小栅极布线的信号延迟或电压降。两个导电膜中的另一个导电膜可由不同的材料制成，具体地讲，可由与氧化铟锡(ITO)和氧化铟锌(IZO)的接触特性优异的材料(例如钼基金属、铬、钛或钽)制成。
多膜结构的示例包括铬下层膜和铝上层膜、铝下层膜和钼上层膜或者钛下层膜和铜上层膜。然而，本发明不限于此，可由各种金属和导体形成栅极布线。
栅极绝缘膜130形成在绝缘基底110和包括栅电极120的栅极布线上。栅极绝缘膜130可由氧化硅(SiOx)、氮化硅(SiNx)或氧氮化硅(SiON)制成。栅极绝缘膜130可具有氮化硅和氧化硅的多层结构。在这种情况下，氮化硅层可形成在绝缘基底110上，氧化硅层可形成在氮化硅层上，从而氧化硅层可接触氧化物半导体层150。在使用氧氮化硅层作为栅极绝缘膜130的情况下，氧氮化硅层中的氧含量可具有浓度梯度。具体地讲，越靠近氧化物半导体层150，栅极绝缘膜130中的氧含量可变得越高。当氧化物半导体层150和氧化硅层直接接触时，能够通过恒定地维持氧化物半导体层150中氧缺乏(oxygendeficiency)的浓度来防止沟道层的劣化。
源电极144和漏电极146是传输数据信号的数据布线的一部分。源电极144和漏电极146设置在栅极绝缘膜130上。
另外，氧化物半导体层1 50设置在源电极144和漏电极146上。钝化层(未示出)可以设置在氧化物半导体层150上。在该示例性实施例中，按次序放置栅电极120、栅极绝缘膜130、源电极144和漏电极146，但是它们设置的次序或它们在氧化物薄膜晶体管中所处的位置可以改变。源电极144和漏电极146被形成为彼此分开。源电极144和漏电极146的至少一部分与氧化物半导体层150叠置。
另外，漏电极146相对于氧化物薄膜晶体管的沟道区面对源电极144，并且漏电极146的至少一部分与氧化物半导体层1 50叠置。可以由当直接接触氧化物半导体层150时与氧化物半导体层150形成欧姆接触的材料形成源电极144和漏电极146。
例如，如果数据布线(即源电极144和漏电极146)由逸出功比氧化物半导体层150的材料的逸出功低的材料制成，则在这两层之间可形成欧姆接触。
另一方面，在源电极144和漏电极146与氧化物半导体层150叠置的区域之间可包括欧姆接触层(未示出)。欧姆接触层用于形成欧姆接触。
与栅电极120类似，源电极144和漏电极146可由铝(Al)基金属(例如铝和铝合金)、银(Ag)基金属(例如银和银合金)、铜(Cu)基金属(例如铜和铜合金)、钼(Mo)基金属(例如钼和钼合金)、铬(Cr)、钛(Ti)或钽(Ta)制成。此外，源电极144和漏电极146可由诸如ZnO、氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料制成。
此外，数据布线可具有包括物理特性不同的至少两个导电层(未示出)的多层结构，示例性的组合可以是诸如Mo(Mo合金)/Al(Al合金)、Ti(Ti合金)/Al(Al合金)、Ta(Ta合金)/Al(Al合金)、Ni(Ni合金)/Al(Al合金)、Co(Co合金)/Al(Al合金)、Ti(Ti合金)/Cu(Cu合金)和Cu(Cu合金)/Mn(Mn合金)之类的双层，或者诸如Ti(Ti合金)/Al(Al合金)/Ti(Ti合金)、Ta(Ta合金)/Al(Al合金)/Ta(Ta合金)、Ti(Ti合金)/Al(Al合金)/TiN、Ta(Ta合金)/Al(Al合金)/TaN、Ni(Ni合金)/Al(Al合金)/Ni(Ni合金)、Co(Co合金)/Al(Al合金)/Co(Co合金)和Mo(Mo合金)/Al(Al合金)/Mo(Mo合金)之类的三层。
具体地讲，当数据布线的一层由Cu或Cu合金制成时，数据布线和像素电极(未示出)之间的欧姆接触特性不存在问题，使得被包括在双层中的包含Mo、Ti或Ta的层可应用在包含Cu或Cu合金的层和氧化物半导体层150之间作为数据布线。
然而，本发明不限于此，可由各种金属和导体形成源电极144和漏电极146。漏电极146可以电连接到像素电极(未示出)，施加到像素电极的电压可以形成电场，从而根据该电场实现灰度的显示。
包括金属氧化物的氧化物半导体层150形成在源电极144和漏电极146上。氧化物半导体层150还可以包括金属盐。在一个实施例中，所述金属盐是金属无机盐。氧化物半导体层150与栅电极120叠置。栅极绝缘膜130以及源电极144和漏电极146设置在氧化物半导体层150和栅电极120之间。
金属盐可包含从包括锂(Li)、钠(Na)、钾(K)、铷(Rb)、铯(Cs)、铍(Be)、铝(Al)、钡(Ba)、镁(Mg)、钙(Ca)、锶(Sr)、钛(Ti)、锆(Zr)、钒(V)、钇(Y)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、锰(Mn)、锝(Tc)、铼(Re)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、镉(Cd)、汞(Hg)、镓(Ga)、铟(In)、铊(Tl)、锗(Ge)、铅(Pb)、砷(As)、镧(La)、铈(Ce)、钆(Gd)、钕(Nd)、碲(Te)、钪(Sc)、钋(Po)、镨(Pr)、铽(Tb)、镝(Dy)、钬(Ho)、铕(Eu)、铒(Er)、镱(Yb)、锑(Sb)、铋(Bi)、锌(Zn)、锡(Sn)和铪(Hf)的组中选择的至少一种金属的阳离子。
金属盐可包含从包括氢氧阴离子、乙酸根离子、丙酸根离子、乙酰丙酮阴离子、2，2，6，6-四甲基-3，5-庚二酮酸根离子、甲氧阴离子、仲丁氧阴离子、叔丁氧阴离子、正丙氧阴离子、异丙氧阴离子、乙氧阴离子、磷酸根离子、烷基膦酸根离子、硝酸根离子、高氯酸根离子、硫酸根离子、烷基磺酸根离子、酚离子、氟离子、溴离子、碘离子和氯离子的组中选择的至少一种阴离子。通过涂覆包含金属盐和溶剂的金属化合物溶液，然后对涂覆的金属化合物溶液进行热处理，来形成氧化物半导体层150。
金属化合物溶液还可以包含稳定剂。在热处理，同时金属盐与溶剂水解的过程中，金属阳离子与氧结合，从而形成由氧化物半导体层150组成的金属氧化物薄膜。在这种情况下，金属化合物溶液中包含的盐的金属阳离子和/或阴离子保留在氧化物半导体层150中并可被包含。盐的金属阳离子和阴离子可以作为与溶剂结合的组合型或配合型被包含在氧化物半导体层150中。
在金属化合物溶液中还可以包含稳定剂。稳定剂可包含乙酰丙酮、氨基醇和多胺中的至少一种。溶剂包括从包括水、醚和醇的组中选择的至少一种。醚可包括四氢呋喃(THF)。另一方面，虽然没有示出，但是在氧化物半导体层150上可设置钝化层。钝化层可具有沉积了氧化硅(SiOx)和氮化硅(SiNx)的多层结构，并且氧化硅(SiOx)层接触氧化物半导体层150，从而可以防止沟道层的劣化。
接下来，将参照图2描述本发明的另一示例性实施例。图2是根据本发明第二示例性实施例的薄膜晶体管阵列面板的剖视图。参照图2，薄膜晶体管阵列面板200包括绝缘基底210、栅电极220、栅极绝缘膜230、源电极244、漏电极246和氧化物半导体层250。栅电极220是传输栅极信号的栅极布线的一部分，栅电极220形成在绝缘基底210上。栅极绝缘膜230形成在绝缘基底210和栅电极220上。
与栅电极220叠置的氧化物半导体层250设置在栅极绝缘膜230上。源电极244和漏电极246设置在氧化物半导体层250上。源电极244和漏电极246被形成为彼此分开，且源电极244和漏电极246的至少一部分与氧化物半导体层250叠置。也就是说，氧化物半导体层250设置在栅极绝缘膜230与源电极244之间以及栅极绝缘膜230与漏电极246之间。
包括氧化硅层的钝化层(未示出)可以设置在源电极244和漏电极246上。作为本示例性实施例的组成元件的绝缘基底210、栅电极220、栅极绝缘膜230、源电极244、漏电极246和氧化物半导体层250的详细描述与上述示例性实施例的详细描述相同，因此省略了它们的详细描述。
在上述示例性实施例中，描述了栅电极设置在氧化物半导体层下方的底部栅极结构，然而本发明不限于此，可以将本发明应用于栅电极设置在氧化物半导体层上方的顶部栅极结构。
在下文中，将描述本发明的薄膜晶体管阵列面板的制造方法。图3是示出根据本发明示例性实施例的薄膜晶体管阵列面板的氧化物半导体的制造方法的流程图，具体地讲，是示出薄膜晶体管阵列面板中的氧化物半导体层的制造方法的流程图。
根据本发明示例性实施例的薄膜晶体管阵列面板的制造方法包括以下步骤：提供金属化合物溶液，金属化合物溶液包含金属盐和溶剂，金属盐包括锌盐和锡盐(步骤S1)；将金属化合物溶液涂覆在基底上(步骤S2)；对金属化合物溶液进行热处理(步骤S3)。在提供金属化合物溶液的步骤(步骤S1)中，在预定的溶剂中加入锌盐和锡盐并搅拌。这里，除了锌盐和锡盐之外，还可包含第三金属盐。
根据金属氧化物薄膜的组成，可以控制溶剂中锌盐、锡盐和第三金属盐的浓度。在一个实施例中，所述锌盐是锌无机盐，所述锡盐是锡无机盐，所述第三金属盐是第三金属无机盐。
金属盐可以是金属阳离子和阴离子结合的化合物。
金属阳离子可以是从包括锂(Li)、钠(Na)、钾(K)、铷(Rb)、铯(Cs)、铍(Be)、铝(Al)、钡(Ba)、镁(Mg)、钙(Ca)、锶(Sr)、钛(Ti)、锆(Zr)、钒(V)、钇(Y)、铌(Nb)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、锰(Mn)、锝(Tc)、铼(Re)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pd)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、镉(Cd)、汞(Hg)、镓(Ga)、铟(In)、铊(Tl)、锗(Ge)、铅(Pb)、砷(As)、镧(La)、铈(Ce)、钆(Gd)、钕(Nd)、碲(Te)、钪(Sc)、钋(Po)、镨(Pr)、铽(Tb)、镝(Dy)、钬(Ho)、铕(Eu)、铒(Er)、镱(Yb)、锑(Sb)、铋(Bi)和铪(Hf)的组中选择的至少一种金属的阳离子。
阴离子可以是从包括氢氧阴离子、乙酸根离子、丙酸根离子、乙酰丙酮 阴离子、2，2，6，6-四甲基-3，5-庚二酮酸根离子、甲氧阴离子、仲丁氧阴离子、叔丁氧阴离子、正丙氧阴离子、异丙氧阴离子、乙氧阴离子、磷酸根离子、烷基膦酸根离子、硝酸根离子、高氯酸根离子、硫酸根离子、烷基磺酸根离子、酚离子、氟离子、溴离子、碘离子和氯离子的组中选择的至少一种。此外，金属盐可以是从包括乙酸锌(II)、氯化锡(II)和氯化铪(IV)的组中选择的至少一种。
例如，在乙酸锌(II)、氯化锡(II)和氯化铪(IV)都用作金属盐时制造的氧化物半导体层的组成变为HfZnSnO。
根据需要使用不同种类的金属盐，使得氧化物半导体层的组成可以改变，并且可以应用其他元素的掺杂。金属化合物溶液中还可以包含稳定剂，稳定剂可以包含二酮、氨基醇和多胺中的至少一种。具体而言，二酮可以包括乙酰丙酮。氨基醇可以包括从包括乙醇胺、二乙醇胺和三乙醇胺的组中选择的至少一种。
例如，氨基醇可包含CH5NO·HCl、C2H7NO、C2H7NO·HCl、C2H8N2O、C3H9NO、C3H9NO2、C3H9NO2·HCl、C3H10N2O、C4H6F3NO2、C4H9NO2、C4H11NO、C4H11NO2、C4H11NO2·HCl、C4H11NO3、C4H11NS·HCl、C4H12N2O·2HCl、C4H12N2O、C4H12N2O2·2HCl、C5H8F3NO2、C5H11NO·HCl、C5H11NO2、C5H13NO、C5H13NO2、C5H14N2O、C6H10F3NO2、C6H11NO3、C6H13NO、C6H13NO·HCl、C6H15NO、C6H15NO2、C6H15NO3、C6H16N2O2、C7H8ClNO、C7H9NO、C7H9NO2·HBr、C7H10N2O·2HCl、C7H12F3NO2、C7H13NO3、C7H15NO·HCl、C7H15NO3、C7H17NO、C7H17NO2、C7H18N2O、C8H9ClN2O3、C8H11NO、C8H11NO2·HCl、C8H11NO2、C8H11NO2·HBr、C8H11NO2·HCl、C8H11NO3·HCl、C8H11NO3·HBr、C8H11N3O3、C8H14F3NO2、C8H15NO、C8H15NO3、C8H17NO4、C8H19NO、C8H19NO2、C9H12ClNO、C9H13NO、C9H13NO2、C9H13NO2·HCl、C9H17NO3、C9H19NO3、C10H13NO3、C10H15NO、C10H15NO·HCl、C10H15NO、C10H15NO2、C10H16N2O·H2SO4·H2O、C10H17NO、C10H19NO3、C10H21NO3、C10H23NO、C11H15NO3、C11H15NO4、C11H17NO、C11H17NO·HCl、C11H17NO2、C11H17NO3·HCl、C11H20N2O5S、C11H21NO3、C12H17NO3、C12H19N3O5、C13H20N2O4、C13H31NO5Si、C14H19NO3、C14H19N3O·C6H8O7、C14H21NO3、C15H12F6N2O2、C15H33NO6、C16H25NO·HBr、C17H17NO3、C17H21NO、C17H22N2O、C18H19NO3、C19H21NO4、C20H23NO3、C25H29NO8S3、C27H30N6O和C27H32Cl2N2O4中的任何一种。
多胺可以包含乙二胺或1，4-二氨基丁烷。例如，多胺可以包含C2H8N2、C3H10N2、C4H12N2、C5H14N2、C5H15N3·3HCl、C5H15N3、C5H16N2Si、C6H6Cl2N2、C6H7BrN2、C6H7ClN2、C6H7N3O2、C6H8N2、C6H12N4、C6H14N2、C6H16N2、C6H17N3、C6H18ClN3Si、C6H18N4、C6H18N4·xH2O、C7H6BrF3N2、C7H7F3N2、C7H9FN2、C7H10N2、C7H18N2、C7H19N3、C7H20N4、C8H10N2O2、C8H12N2、C8H20N2、C8H20N2O、C8H21N3、C8H22N4、C8H23N5、C9H14N2、C9H14N2O2S、C9H20N2、C9H22N2、C9H22N2O、C9H23N3、C9H24N4、C10H10N2、C10H16N2、C10H22N2、C10H24N2、C10H24N2O3、C10H25N3、C10H28N6、C11H18N2、C11H18N2O、C11H22N2O2、C11H26N2、C12H11ClN2、C12H12N2、C12H12N2O、C12H14N4、C12H28N2、C12H29N3、C12H30N4、C13H12N2、C13H14N2、C13H26N2、C14H18N2、C14H22N2、C14H32N2、C15H30N2、C15H35N3、C15H36N4、C16H20N2、C17H22N2、C18H31N、C20H16N2、C22H48N2、C22H49N3、C25H20N2、C26H38N4、C26H40N2、C29H30N2和C29H46N2中的任何一种。
金属化合物溶液的溶剂包括从包括水、醚和醇的组中选择的至少一种。醚可包括四氢呋喃(THF)。
接着，执行在基底上涂覆金属化合物溶液的步骤(步骤S2)。基底可以是未形成沟道层的薄膜晶体管阵列面板。也就是说，基底可以是包括形成在绝缘基底上的栅电极、栅极绝缘层、源电极和漏电极的基底。
此外，基底可以是其上形成有栅电极和栅极绝缘层的绝缘基底。然而，本发明不限于此，基底的结构可以根据将要制造的薄膜晶体管的结构而变化。
涂覆(步骤S2)可以是旋涂、浸涂、棒式涂覆、丝网印刷、斜板式涂覆(slide coating)、辊涂、喷涂、缝式涂覆(slot coating)、蘸笔(dip-pen)式方法、喷射和纳米分配(nano-dispensing)法中的一种。
接下来，对涂覆有金属化合物溶液的基底执行热处理(步骤S3)。在大约100℃至大约500℃的温度范围执行热处理。更优选地，在低于300℃的温度范围执行热处理。当热处理温度低于100℃时，金属氧化物的形成不顺利，并且制造的氧化物半导体层可能不能用作薄膜晶体管的沟道层。当热处理温度高于500℃时，热处理温度超过了薄膜晶体管阵列面板的整个工艺中使用的温度范围，并且失去了低温度工艺的优点。
通过执行热处理(步骤S3)，去除了诸如稳定剂和金属化合物溶液的溶剂之类的各种添加剂，从而形成金属氧化物薄膜。金属盐和溶剂水解，从而形成包括金属氧化物的氧化物半导体层。在这种情况下，金属盐可以部分地被包含在金属氧化物薄膜中。
在热处理(步骤S3)之后，可以蚀刻氧化物半导体层以留下氧化物半导体层的期望的部分。可以采用各种方法(干蚀刻、湿蚀刻等)进行氧化物半导体层的蚀刻。根据示例性实施例，在氧化物半导体层上形成感光膜，使用掩模对感光膜进行曝光并显影以形成预定的图案，使用被图案化的感光膜作为掩模蚀刻氧化物半导体层，从而形成期望的图案。
接下来，将通过示例性实施例详细描述本发明的薄膜晶体管的制造方法，然而，本发明的范围不受示例性实施例的限制。
示例性实施例1
将0.0012mol氯化铪(IV)、0.003mol乙酸锌(II)和0.003mol氯化锡(II)加入20mL的2-甲氧基乙醇溶剂中，并加入作为稳定剂的0.012mol乙酰丙酮，将它们搅拌6小时，从而制备了金属化合物溶液。在玻璃基底上形成Mo金属的栅电极、氧化硅的栅极绝缘层以及ITO的源电极和ITO的漏电极并将其图案化，通过旋涂将金属化合物溶液涂覆在ITO的源电极和ITO的漏电极上。接着，在大约450℃的温度执行30分钟的热处理。通过热处理形成了包含HfZnSnO的氧化物薄膜，并制造了包括该氧化物薄膜作为沟道层的薄膜晶体管。
示例性实施例2
将0.0012mol氯化铪(IV)、0.003mol乙酸锌(II)和0.003mol氯化锡(II)加入20mL的2-甲氧基乙醇溶剂中，并加入作为稳定剂的0.012mol乙酰丙酮，将它们搅拌6小时，从而制备了金属化合物溶液。在玻璃基底上形成Mo金属的栅电极和氧化硅的栅极绝缘层并将其图案化，通过旋涂将金属化合物溶液涂覆在栅极绝缘层上。接着，在大约450℃的温度执行30分钟的热处理。通过热处理形成了包含HfZnSnO的氧化物薄膜，并沉积铝的源电极和漏电极，从而制造了薄膜晶体管。
特性测量
使用半导体参数分析仪(例如HP-4145B半导体特性分析仪)测量通过示例性实施例1制造的薄膜晶体管的I-V特性。图4是示出通过示例性实施例1制造的薄膜晶体管的转移曲线的曲线图。示出了根据施加的电压(VG)而流过包含HfZnSnO的氧化物半导体层的电流(I)。在这种情况下，源电极和漏电极之间的电压被确定为10V(Vds＝10V)。图4示出了两条曲线，其中，一条曲线示出了在增大电压的同时测量的电流值，另一条曲线示出了在减小电压的同时测量的电流值。参照图4，可以确定的是，本发明的薄膜晶体管具有3.70cm2/Vs的高饱和迁移率和超过10E7的高的导通-截止电流比，该薄膜晶体管的阈值电压是-2.12V，从而以耗尽型来工作。因此，本示例性实施例制造的氧化物半导体层具有用于形成薄膜晶体管(TFT)的沟道区的合适的性能。
虽然参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域技术人员将理解的是，在不脱离本发明的精神或范围的情况下，在这里可以做出形式上和细节上的各种修改和变化。应当仅以描述性的含义而不是出于限制的目的来看待示例性实施例。因此，如果对本发明进行的修改和变化落入权利要求及其等同物的范围内，则本发明意图覆盖这些修改和变化。

Claims (10)

1.一种制造薄膜晶体管阵列面板的方法，所述方法包括：
制备金属化合物溶液，所述金属化合物溶液包含金属盐和溶剂，所述金属盐包括锌盐、锡盐和铪盐中的至少一种；
将所述金属化合物溶液涂覆在基底上；
对所述金属化合物溶液进行热处理。
2.根据权利要求1所述的方法，其中，所述金属盐包含从Li、Na、K、Rb、Cs、Be、Al、Ba、Mg、Ca、Sr、Ti、Zr、V、Y、Nb、Ta、Cr、Mo、W、Mn、Tc、Re、Fe、Ru、Os、Co、Rh、Ir、Ni、Pd、Pt、Cu、Ag、Au、Cd、Hg、Ga、In、Tl、Ge、Pb、As、La、Ce、Gd、Nd、Te、Sc、Po、Pr、Tb、Dy、Ho、Eu、Er、Yb、Sb、Bi、Zn、Sn和Hf中选择的至少一种金属的阳离子。
3.根据权利要求1所述的方法，其中，所述金属盐包含从氢氧阴离子、乙酸根离子、丙酸根离子、乙酰丙酮阴离子、2，2，6，6-四甲基-3，5-庚二酮酸根离子、甲氧阴离子、仲丁氧阴离子、叔丁氧阴离子、正丙氧阴离子、异丙氧阴离子、乙氧阴离子、磷酸根离子、烷基膦酸根离子、硝酸根离子、高氯酸根离子、硫酸根离子、烷基磺酸根离子、酚离子、氟离子、溴离子、碘离子和氯离子中选择的至少一种阴离子。
4.根据权利要求1所述的方法，其中，所述金属盐包括乙酸锌、氯化锡和氯化铪中的至少一种，乙酸锌中的锌的价态为二价，氯化锡中的锡的价态为二价，氯化铪中的铪的价态为四价。
5.根据权利要求1所述的方法，其中，在100℃至500℃的温度范围执行所述金属化合物溶液的热处理。
6.根据权利要求1所述的方法，其中，所述金属化合物溶液还包含稳定剂。
7.根据权利要求6所述的方法，其中，所述稳定剂包括乙酰丙酮、氨基醇和多胺中的至少一种。
8.根据权利要求7所述的方法，其中，所述氨基醇包括乙醇胺、二乙醇胺和三乙醇胺中的至少一种。
9.根据权利要求7所述的方法，其中，所述多胺包括乙二胺和1，4-二氨基丁烷中的至少一种。
10.根据权利要求1所述的方法，其中，所述溶剂包括水、醚和醇中的至少一种。
CN2010105127782A 2010-03-24 2010-10-20 薄膜晶体管阵列面板的制造方法 Pending CN102201367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100026313A KR20110107130A (ko) 2010-03-24 2010-03-24 박막 트랜지스터 기판 및 이의 제조 방법
KR10-2010-0026313 2010-03-24

Publications (1)

Publication Number Publication Date
CN102201367A true CN102201367A (zh) 2011-09-28

Family

ID=44655321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105127782A Pending CN102201367A (zh) 2010-03-24 2010-10-20 薄膜晶体管阵列面板的制造方法

Country Status (4)

Country Link
US (1) US20110233536A1 (zh)
JP (1) JP2011205054A (zh)
KR (1) KR20110107130A (zh)
CN (1) CN102201367A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881653A (zh) * 2012-09-28 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN103489899A (zh) * 2012-06-08 2014-01-01 三星显示有限公司 氧化物半导体的前体组合物、薄膜晶体管基板及其制法
CN103633147A (zh) * 2013-09-13 2014-03-12 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103762227A (zh) * 2014-01-22 2014-04-30 北京大学 一种氧化物薄膜、含有该薄膜的晶体管及其制备方法
CN104867936A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN106252278A (zh) * 2016-09-14 2016-12-21 河南大学 金属氧化物薄膜晶体管阵列的制备方法
CN108496241A (zh) * 2016-01-25 2018-09-04 株式会社钢臂功科研 布线结构和溅射靶
CN110690107A (zh) * 2019-12-09 2020-01-14 广州新视界光电科技有限公司 一种半导体氧化物薄膜、其制备方法及包含其的薄膜晶体管

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR101850510B1 (ko) 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP2015159132A (ja) * 2012-06-14 2015-09-03 パナソニック株式会社 薄膜トランジスタ
JP5983163B2 (ja) 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
KR101337297B1 (ko) * 2012-09-14 2013-12-05 서울대학교산학협력단 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법
TWI520221B (zh) 2013-07-25 2016-02-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102179379B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178473B1 (ko) * 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178472B1 (ko) * 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179378B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP6741439B2 (ja) * 2016-02-24 2020-08-19 日本放送協会 薄膜トランジスタの製造方法
KR102277143B1 (ko) * 2016-07-20 2021-07-15 한국전자통신연구원 P형 산화물 반도체, p형 산화물 반도체 제조 방법 및 이를 포함하는 트랜지스터
CN110678989B (zh) * 2017-03-13 2024-02-13 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20200024382A (ko) 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102628292B1 (ko) * 2020-08-25 2024-01-23 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200680B1 (en) * 1994-06-06 2001-03-13 Nippon Shokubai Co., Ltd. Fine zinc oxide particles, process for producing the same, and use thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050129843A1 (en) * 2003-12-11 2005-06-16 Xerox Corporation Nanoparticle deposition process
US20070054042A1 (en) * 2005-09-06 2007-03-08 Sharp Laboratories Of America, Inc. Method of SrCu2O2 spin-on precursor synthesis and low temperature p-type thin film deposition
US8170152B2 (en) * 2007-07-12 2012-05-01 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for multiple signal identification and finding the basis functions of the received signal
JP2010016037A (ja) * 2008-07-01 2010-01-21 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法
US8236599B2 (en) * 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials
WO2011073044A1 (de) * 2009-12-18 2011-06-23 Basf Se Metalloxid-feldeffekttransistoren auf mechanisch flexiblem polymersubstrat mit aus lösung prozessierbarem dielektrikum bei niedrigen temperaturen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200680B1 (en) * 1994-06-06 2001-03-13 Nippon Shokubai Co., Ltd. Fine zinc oxide particles, process for producing the same, and use thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEOK-JUN SEO ET.AL: "High performance solution-processed amorphous zinc tin oxide thin film transistor", 《JOURNAL OF PHYSICS D: APPLIED PHYSICS》, vol. 42, no. 3, 31 December 2008 (2008-12-31), pages 2 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489899A (zh) * 2012-06-08 2014-01-01 三星显示有限公司 氧化物半导体的前体组合物、薄膜晶体管基板及其制法
US9171939B2 (en) 2012-09-28 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin-film transistor and thin-film transistor manufactured with same
CN102881653A (zh) * 2012-09-28 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
CN103633147A (zh) * 2013-09-13 2014-03-12 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103762227A (zh) * 2014-01-22 2014-04-30 北京大学 一种氧化物薄膜、含有该薄膜的晶体管及其制备方法
CN103762227B (zh) * 2014-01-22 2016-05-04 北京大学 一种氧化物薄膜、含有该薄膜的晶体管及其制备方法
CN104867936A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867936B (zh) * 2014-02-24 2018-02-02 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN108496241A (zh) * 2016-01-25 2018-09-04 株式会社钢臂功科研 布线结构和溅射靶
CN106252278A (zh) * 2016-09-14 2016-12-21 河南大学 金属氧化物薄膜晶体管阵列的制备方法
CN110690107A (zh) * 2019-12-09 2020-01-14 广州新视界光电科技有限公司 一种半导体氧化物薄膜、其制备方法及包含其的薄膜晶体管
CN110690107B (zh) * 2019-12-09 2020-05-12 广州新视界光电科技有限公司 一种半导体氧化物薄膜、其制备方法及包含其的薄膜晶体管

Also Published As

Publication number Publication date
JP2011205054A (ja) 2011-10-13
KR20110107130A (ko) 2011-09-30
US20110233536A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
CN102201367A (zh) 薄膜晶体管阵列面板的制造方法
KR101850510B1 (ko) 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
US8143115B2 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
CN110165048B (zh) 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
CN104157693B (zh) 氧化物薄膜晶体管及其制造方法
CN102176466B (zh) 双端开关装置及其制造方法
CN101681928B (zh) 使用氧化物半导体的薄膜晶体管的制造方法
KR20100130850A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101910969B1 (ko) 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
WO2008069255A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2007088722A1 (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
TW201133790A (en) Semiconductor device and method for manufacturing the same
CN101622712A (zh) 双端开关装置及其制造方法
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN107424910A (zh) 用于形成金属氧化物薄膜的涂布液、金属氧化物薄膜、场效应晶体管和其制造方法
CN103460351A (zh) Cu合金膜和具备它的显示装置或电子装置
CN101088166A (zh) 薄膜晶体管及其制造方法、薄膜晶体管基板及其制造方法、使用该薄膜晶体管的液晶显示装置、有机el显示装置及透明导电叠层基板
KR20110119880A (ko) 박막트랜지스터용 금속 산화물 반도체 제조용 용액 조성물
US9082795B2 (en) Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
CN109478560A (zh) 场效应晶体管及其制作方法，显示元件，图像显示装置和系统
KR20190068171A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20130237011A1 (en) Composition for oxide semiconductor and method of manufacturing a thin film transistor substrate using the same
KR20230134393A (ko) 박막 트랜지스터 및 이의 제조 방법
US9406785B2 (en) Thin film transistor and method of forming the same
KR20230161824A (ko) 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110928