JP2011205054A - 薄膜トランジスタ基板およびその製造方法 - Google Patents

薄膜トランジスタ基板およびその製造方法 Download PDF

Info

Publication number
JP2011205054A
JP2011205054A JP2010232763A JP2010232763A JP2011205054A JP 2011205054 A JP2011205054 A JP 2011205054A JP 2010232763 A JP2010232763 A JP 2010232763A JP 2010232763 A JP2010232763 A JP 2010232763A JP 2011205054 A JP2011205054 A JP 2011205054A
Authority
JP
Japan
Prior art keywords
semiconductor layer
film transistor
oxide semiconductor
thin film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010232763A
Other languages
English (en)
Inventor
Young-Min Kim
泳 敏 金
Young-Taek Jeong
然 澤 鄭
Seon-Pil Jang
善 弼 張
Seung-Hwan Cho
承 奐 趙
Bo-Sung Kim
保 成 金
Tae-Young Choi
泰 榮 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011205054A publication Critical patent/JP2011205054A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

【課題】安定性および電気的特性に優れて、製造が容易な酸化物半導体層を含む薄膜トランジスタ基板およびその製造方法を提供する。
【解決手段】薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されて、酸化亜鉛、酸化錫、および酸化ハフニウムからなる群より選択した少なくとも１つの金属酸化物を含む酸化物半導体層と、酸化物半導体層と重畳したゲート電極と、酸化物半導体層とゲート電極との間に介されたゲート絶縁膜と、酸化物半導体層と少なくとも一部が重畳し、互いに離隔して形成されたソース電極およびドレイン電極とを有する。
【選択図】図１

Description

本発明は、薄膜トランジスタ基板およびその製造方法に関し、より詳しくは、安定性および電気的特性に優れて、製造が容易な酸化物半導体層を含む薄膜トランジスタ基板およびその製造方法に関する。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）は、現在、最も幅広く使用されている平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）の一つであって、電極が形成されている２枚の基板と、その間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、透過する光の量を調節して画像を表示する装置である。
一般に、液晶表示装置は各画素をスイッチングするための薄膜トランジスタを含む。薄膜トランジスタは、スイッチング信号の印加を受けるゲート電極と、データ電圧が印加されるソース電極と、データ電極を出力するドレイン電極とを三端子にして、スイッチング素子を形成する。また、このような薄膜トランジスタは、ゲート電極、ソース電極、およびドレイン電極と重畳しているアクティブ層をチャネル層として含み、アクティブ層は半導体の材料として非晶質シリコンが主に用いられている。
しかし、ディスプレイの大型化に伴って超高速駆動が可能な薄膜トランジスタの開発が切実な課題になっている。特に、アクティブ層では電子移動度が高くなければならないが、現在、主に用いられている非晶質シリコンの場合、電子移動度が０．５ｃｍ２／Ｖｓ程度で超高速駆動が難しい水準である。また、現在のこのようなアクティブ層の半導体物質はＣＶＤ、スパッタなどの高価な真空工程基板の蒸着装備を使用して製造されているので、低温常圧のコーティング工程または超安価なプリンティング工程によって製造するために、溶液工程が可能な半導体材料の開発が要求されている。
そこで、溶液工程が可能で、電子移動度に優れた薄膜トランジスタの開発が必要である。
本発明の目的は、安定性および電気的特性に優れて、製造が容易な酸化物半導体層を含む薄膜トランジスタ基板を提供することにある。
また、本発明の他の目的は、安定性および電気的特性に優れて、製造が容易な酸化物半導体層を含む薄膜トランジスタ基板の製造方法を提供することにある。
本発明の目的は、以上で言及した課題に制限されず、言及されない他の課題は下記の記載から当業者に明らかに理解されるはずである。
上記課題を達成するための本発明の一実施形態に係る薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されて、酸化亜鉛、酸化錫、および酸化ハフニウムからなる群より選択された少なくとも１つの金属酸化物を含む酸化物半導体層と、酸化物半導体層と重畳したゲート電極と、酸化物半導体層とゲート電極との間に介されたゲート絶縁膜と、酸化物半導体層と少なくとも一部が重畳し、互いに離隔して形成されたソース電極およびドレイン電極とを有する。
前記他の課題を達成するための本発明の実施形態に係る薄膜トランジスタ基板の製造方法は、亜鉛無機塩および錫無機塩を含む金属無機塩および溶媒を含む金属化合物溶液を準備する段階、前記金属化合物溶液を基板上にコーティングする段階、および前記金属化合物溶液を熱処理する段階を有する。
その他の実施形態の具体的な事項は、詳細な説明および図面に含まれている。
本発明による薄膜トランジスタ基板は、金属酸化物半導体層をチャネル層として含むことによって、チャネル層における電子移動度が高く、超高速駆動が可能である。
また、本発明による薄膜トランジスタ基板の製造方法は溶液を利用した方法であって、低温常圧工程が可能で、製造コストを下げることができ、安定性および電気的特性に優れた薄膜トランジスタの製造が可能である。
本発明の一実施形態に係る薄膜トランジスタ基板の断面図である。 本発明の他の実施形態に係る薄膜トランジスタ基板の断面図である。 本発明の一実施形態に係る薄膜トランジスタ基板のうちの酸化物半導体の製造方法のフローチャートである。 本発明の一実施形態に係る薄膜トランジスタの伝達曲線（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフである。
本発明の利点および特徴、そしてそれらを達成する方法は、添付する図面と共に詳細に後述する実施形態を参照すると明確になる。しかし、本発明は以下で開示される実施形態に限られることではなく、互いに異なる多様な形態に実現され、単に本実施形態は本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供させるものであり、本発明は請求項の範疇によって定義されるだけである。図面において、層および領域の大きさおよび相対的な大きさは、説明の明瞭性のために誇張されたものもある。
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層“の上（ｏｎ）”または“上（ｏｎ）”にあるという時、他の素子または層のすぐ上だけでなく、中間に他の層または他の素子を介在した場合を全て含む。反面、素子が“直接上（ｄｉｒｅｃｔｌｙ ｏｎ）”または“すぐ上”にあるという時は、中間に他の素子または層を介在しないことを表す。“および／または”は、言及されたアイテムのそれぞれおよび１つ以上の全ての組み合わせを含む。
空間的に相対的な用語である“下（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”、“下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”などは、図面に示されているように、１つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために用いることができる。空間的に相対的な用語は図面に示されている方向に加えて使用時または動作時、素子の互いに異なる方向を含む用語として理解されなければならない。明細書の全体にわたって同一の参照符号は同一の構成要素を称す。
以下、図１を参照して、本発明の一実施形態に係る薄膜トランジスタ基板について詳細に説明する。図１は、本発明の一実施形態に係る薄膜トランジスタ基板の一部分に対する断面図である。
図１を参照すれば、薄膜トランジスタ基板１００は、絶縁基板１１０、ゲート電極１２０、ゲート絶縁膜１３０、ソース電極１４４、ドレイン電極１４６、および酸化物半導体層１５０を有する。
絶縁基板１１０の上にゲート信号を伝達するゲート配線の一部であるゲート電極１２０が配置されている。前記絶縁基板１１０としてはガラス基板やプラスチック基板などを使用することができる。ゲート電極１２０は、アルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などからなる。また、ゲート電極１２０は、物理的性質が異なる２つの導電膜（図示せず）を含む多重膜構造を有することができる。この中で１つの導電膜は、信号遅延や電圧降下を減らせるように低い非抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム系金属、銀系金属、銅系金属などからなる。これとは異なって、他の導電膜は他の物質、特に酸化亜鉛（ＺｎＯ）、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）およびＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性に優れた物質、例えば、モリブデン系金属、クロム、チタニウム、タンタルなどからなる。このような組み合わせの良い例としては、クロム下部膜とアルミニウム上部膜、アルミニウム下部膜とモリブデン上部膜、またはチタニウム下部膜と銅上部膜が挙げられる。ただし、本発明はこれに限定されず、ゲート電極１２０は多様な金属と導電体で作ることができる。
絶縁基板１１０およびゲート電極１２０を含むゲート配線の上にはゲート絶縁膜１３０が形成されている。ゲート絶縁膜１３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）または酸窒化ケイ素（ＳｉＯＮ）などで形成できる。また、ゲート絶縁膜１３０は酸化ケイ素と窒化ケイ素が積層された多層膜構造を有することができる。この場合、絶縁基板１１０の上部には窒化ケイ素層が形成され、前記窒化ケイ素層の上部に酸化ケイ素層が形成されることによって、酸化ケイ素層が後述する酸化物半導体層と接することができる。酸窒化ケイ素単一膜を使用する場合にも、酸化物半導体層と隣接するほど酸窒化ケイ素で酸素の組成比が高まるよう酸素濃度に分布を持たせることができる。このように酸化物半導体層と酸化ケイ素層とが接する場合、酸化物半導体内の酸素欠乏（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ）濃度を一定に維持できるようになり、チャネル層の劣化を防止することができる。
ゲート絶縁膜１３０の上にはデータ配線に含まれるソース電極１４４およびドレイン電極１４６が配置されている。また、前記ソース電極１４４およびドレイン電極１４６の上部には酸化物半導体層１５０が配置されている。図示していないが、前記酸化物半導体層１５０の上部には保護層が配置される。本実施形態においては、ゲート電極１２０、ゲート絶縁膜１３０、ソース電極１４４、ドレイン電極１４６、および酸化物半導体層１５０が順に積層されているが、配置順序や位置が異なって形成されうる。
ソース電極１４４およびドレイン電極１４６は互いに離隔して形成されて、酸化物半導体層１５０と少なくとも一部が重畳する。つまり、ソース電極１４４は酸化物半導体層１５０と少なくとも一部分が重畳し、ドレイン電極１４６は酸化物薄膜トランジスタのチャネル部を中心としてソース電極１４４と対向し、酸化物半導体層１５０と少なくとも一部分が重畳する。
前記ソース電極１４４およびドレイン電極１４６は酸化物半導体層１５０と直接接触して、オーミックコンタクト（Ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成する物質で構成される。この場合に前記ソース電極１４４およびドレイン電極１４６を形成する物質が、酸化物半導体層１５０を構成する物質より仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が小さい物質からなれば、２つの層間にオーミックコンタクトが行える。一方、実施形態によってはソース電極１４４およびドレイン電極１４６と酸化物半導体層１５０とが重畳する領域にだけ形成されているオーミックコンタクト層（図示せず）をさらに含むことができる。オーミックコンタクト層はオーミックコンタクトが行われるように助ける役割を果たす。
前記ソース電極１４４およびドレイン電極１４６は、ゲート電極１２０と同様にアルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などからなる。また、酸化亜鉛（ＺｎＯ）、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）およびＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）のような透明導電性物質からなることもできる。また、データ配線は、互いに異なる２つの導電膜（図示せず）を含む多重膜構造を有することができ、このような組み合わせの例としては、Ｍｏ（Ｍｏ合金）／Ａｌ（Ａｌ合金）、Ｔｉ（Ｔｉ合金）／Ａｌ（Ａｌ合金）、Ｔａ（Ｔａ合金）／Ａｌ（Ａｌ合金）、Ｎｉ（Ｎｉ合金）／Ａｌ（Ａｌ合金）、Ｃｏ（Ｃｏ合金）／Ａｌ（Ａｌ合金）、Ｔｉ（Ｔｉ合金）／Ｃｕ（Ｃｕ合金）、Ｃｕ（Ｃｕ合金）／Ｍｎ（Ｍｎ合金）などのような二重膜、またはＴｉ（Ｔｉ合金）／Ａｌ（Ａｌ合金）／Ｔｉ（Ｔｉ合金）、Ｔａ（Ｔａ合金）／Ａｌ（Ａｌ合金）／Ｔａ（Ｔａ合金）、Ｔｉ（Ｔｉ合金）／Ａｌ（Ａｌ合金）／ＴｉＮ、Ｔａ（Ｔａ合金）／Ａｌ（Ａｌ合金）／ＴａＮ、Ｎｉ（Ｎｉ合金）／Ａｌ（Ａｌ合金）／Ｎｉ（Ｎｉ合金）、Ｃｏ（Ｃｏ合金）／Ａｌ（Ａｌ合金）／Ｃｏ（Ｃｏハプ金）、Ｍｏ（Ｍｏ合金）／Ａｌ（Ａｌ合金）／Ｍｏ（Ｍｏ合金）などのような三重膜が挙げられる。
特に、データ配線としてＣｕまたはＣｕ合金を適用する際には、データ配線と画素電極（図示せず）とのオーミックコンタクト特性は大きな問題がないため、データ配線としてＣｕまたはＣｕ合金膜と酸化物半導体層１５０との間にＭｏ、ＴｉまたはＴａを含む膜が適用された二重膜が適用できる。ただし、本発明はこれに限定されず、ソース電極１４４およびドレイン電極１４６は多様な金属と導電体で作ることができる。
ドレイン電極１４６は画素電極（図示せず）と電気的に接続でき、画素電極に印加された電圧によって電界が形成され、その電界によって階調表現を可能にできる。
前記ソース電極１４４およびドレイン電極１４６の上部には金属酸化物を含む酸化物半導体層１５０が形成されている。前記酸化物半導体層１５０は金属無機塩（ｍｅｔａｌ ｉｎｏｒｇａｎｉｃ ｓａｌｔ）をさらに含むことができる。前記酸化物半導体層１５０はゲート電極１２０とも重畳し、酸化物半導体層１５０とゲート電極１２０との間にはゲート絶縁膜１３０、ソース電極１４４、およびドレイン電極１４６が配置されている。
前記金属無機塩は、ｌｉｔｈｉｕｍ（Ｌｉ）、ｓｏｄｉｕｍ（Ｎａ）、ｐｏｔａｓｓｉｕｍ（Ｋ）、ｒｕｂｉｄｉｕｍ（Ｒｂ）、ｃｅｓｉｕｍ（Ｃｓ）、ｂｅｒｙｌｌｉｕｍ（Ｂｅ）、ａｌｕｍｉｎｕｍ（Ａｌ）、ｂａｒｉｕｍ（Ｂａ）、ｍａｇｎｅｓｉｕｍ（Ｍｇ）、ｃａｌｃｉｕｍ（Ｃａ）、ｓｔｒｏｎｔｉｕｍ（Ｓｒ）、ｔｉｔａｎｉｕｍ（Ｔｉ）、ｚｉｒｃｏｎｉｕｍ（Ｚｒ）、ｈａｆｎｉｕｍ（Ｈｆ）、ｖａｎａｄｉｕｍ（Ｖ）、ｙｔｔｒｉｕｍ（Ｙ）、ｎｉｏｂｉｕｍ（Ｎｂ）、ｔａｎｔａｌｕｍ（Ｔａ）、ｃｈｒｏｍｉｕｍ（Ｃｒ）、ｍｏｌｙｂｄｅｎｕｍ（Ｍｏ）、ｔｕｎｇｓｔｅｎ（Ｗ）、ｍａｎｇａｎｅｓｅ（Ｍｎ）、ｔｅｃｈｎｅｔｉｕｍ（Ｔｃ）、ｒｈｅｎｉｕｍ（Ｒｅ）、ｉｒｏｎ（Ｆｅ）、ｒｕｔｈｅｎｉｕｍ（Ｒｕ）、ｏｓｍｉｕｍ（Ｏｓ）、ｃｏｂａｌｔ（Ｃｏ）、ｒｈｏｄｉｕｍ（Ｒｈ）、ｉｒｉｄｉｕｍ（Ｉｒ）、ｎｉｃｋｅｌ（Ｎｉ）、ｐａｌｌａｄｉｕｍ（Ｐｄ）、ｐｌａｔｉｎｕｍ（Ｐｔ）、ｃｏｐｐｅｒ（Ｃｕ）、ｓｉｌｖｅｒ（Ａｇ）、ｇｏｌｄ（Ａｕ）、ｃａｄｍｉｕｍ（Ｃｄ）、ｍｅｒｃｕｒｙ（Ｈｇ）、ｂｏｒｏｎ（Ｂ）、ｇａｌｌｉｕｍ（Ｇａ）、ｉｎｄｉｕｍ（Ｉｎ）、ｔｈａｌｌｉｕｍ（Ｔｌ）、ｓｉｌｉｃｏｎ（Ｓｉ）、ｇｅｒｍａｎｉｕｍ（Ｇｅ）、ｌｅａｄ（Ｐｂ）、ｐｈｏｓｐｈｏｒｕｓ（Ｐ）、ａｒｓｅｎｉｃ（Ａｓ）、ｌａｎｔｈａｎｕｍ（Ｌａ）、ｃｅｒｉｕｍ（Ｃｅ）、ｇａｄｏｌｉｎｉｕｍ（Ｇｄ）、Ｎｅｏｄｙｍｉｕｎ（Ｎｄ）、Ｔｅｌｌｕｒｉｕｍ（Ｔｅ）、Ｓｃａｎｄｉｕｍ（Ｓｃ）、Ｐｏｌｏｎｉｕｍ（Ｐｏ）、Ｐｒａｓｅｏｄｙｍｉｕｎ（Ｐｒ）、Ｔｅｒｂｉｕｍ（Ｔｂ）、Ｄｙｓｐｒｏｓｉｕｍ（Ｄｙ）、Ｈｏｌｍｉｕｍ（Ｈｏ）、Ｅｕｒｏｐｉｕｍ（Ｅｕ）、Ｅｒｂｉｕｍ（Ｅｒ）、Ｙｔｔｅｒｂｉｕｍ（Ｙｂ）、ａｎｔｉｍｏｎｙ（Ｓｂ）、ｂｉｓｍｕｔｈ（Ｂｉ）、Ｚｉｎｃ（Ｚｎ）、Ｔｉｎ（Ｓｎ）、およびＨａｆｎｉｕｍ（Ｈｆ）からなる群より選択した少なくとも１つの金属陽イオンを含む。
前記金属無機塩は、ｈｙｄｒｏｘｉｄｅ、ａｃｅｔａｔｅ、ｐｒｏｐｉｏｎａｔｅ、ａｃｅｔｙｌａｃｅｔｏｎａｔｅ、２，２，６，６−ｔｅｔｒａｍｅｔｈｙｌ−３，５−ｈｅｐｔａｎｅｄｉｏｎａｔｅ、ｍｅｔｈｏｘｉｄｅ、ｓｅｃ−ｂｕｔｏｘｉｄｅ、ｔ−ｂｕｔｏｘｉｄｅ、ｎ−ｐｒｏｐｏｘｉｄｅ、ｉ−ｐｒｏｐｏｘｉｄｅ、ｅｔｈｏｘｉｄｅ、ｐｈｏｓｐｈａｔｅ、ａｌｋｙｌｐｈｏｓｐｈｏｎａｔｅ、ｎｉｔｒａｔｅ、ｐｅｒｃｈｌｏｒａｔｅ、ｓｕｌｆａｔｅ、ａｌｋｙｌｓｕｌｆｏｎａｔｅ、ｐｈｅｎｏｘｉｄｅ、ｆｌｕｏｒｉｄｅ、ｂｒｏｍｉｄｅ、ｉｏｄｉｄｅ、およびｃｈｌｏｒｉｄｅからなる群より選択した少なくとも１つの陰イオンを含む。
前記酸化物半導体層１５０は、前記金属無機塩および溶媒を含む金属化合物溶液をコーティングした後、熱処理して形成される。前記金属化合物溶液は安定剤（ｓｔａｂｉｌｉｚｅｒ）をさらに含むことができる。熱処理過程で前記金属無機塩と溶媒が加水分解されながら金属陽イオンが酸素と結合して、酸化物半導体層１５０をなす金属酸化物薄膜を形成するようになる。この場合、前記金属化合物溶液内に含まれていた無機塩の金属陽イオンおよび／または陰イオンが前記酸化物半導体層１５０に残留して含まれうる。前記無機塩の金属陽イオンと前記陰イオンは互いに組み合わせられた形態に前記酸化物半導体層１５０に含まれることができ、溶媒と結合された複合体（ｃｏｍｐｌｅｘ）の形態に含まれることも可能である。
前記安定剤は、ジケトン（ｄｉｋｅｔｏｎｅ）、アミノアルコール（ａｍｉｎｏ ａｌｃｏｈｏｌ）、およびポリアミン（ｐｏｌｙａｍｉｎｅ）からなる群より選択した少なくとも１つを含む。
前記溶媒は、水、テトラヒドロフラン（ＴＨＦ）、エーテル、およびアルコールからなる群より選択した少なくとも１つを含む。
一方、図示していないが、前記酸化物半導体層１５０の上部には保護膜を配置してもよい。前記保護膜は、酸化ケイ素（ＳｉＯｘ）および窒化ケイ素（ＳｉＮｘ）が積層された多層膜を用いることができ、酸化ケイ素（ＳｉＯｘ）層が酸化物半導体層１５０と接するようにすることによって、チャネル層の劣化を防止することができる。
以下、図２を参照して、本発明の他の実施形態について説明する。図２は、本発明の他の実施形態に係る薄膜トランジスタ基板の一部分に対する断面図である。
図２を参照すれば、薄膜トランジスタ基板２００は、絶縁基板２１０、ゲート電極２２０、ゲート絶縁膜２３０、ソース電極２４４、ドレイン電極２４６、および酸化物半導体層２５０を含む。
絶縁基板２１０の上にゲート信号を伝達するゲート配線の一部であるゲート電極２２０が配置されている。絶縁基板２１０およびゲート電極２２０の上にはゲート絶縁膜２３０が配置されている。ゲート絶縁膜２３０の上部にはゲート電極２２０と重畳するように酸化物半導体層２５０が配置されている。前記酸化物半導体層２５０の上部にはソース電極２４４およびドレイン電極２４６が配置されている。前記ソース電極２４４およびドレイン電極２４６は酸化物半導体層２５０と少なくとも一部が重畳し、互いに離隔して形成される。つまり、前記酸化物半導体層２５０は前記ゲート絶縁膜２３０と前記ソース電極２４４およびドレイン電極２４６との間に配置されている。前記ソース電極２４４およびドレイン電極２４６の上部には酸化ケイ素層を含む保護膜（図示せず）を配置してもよい。
本実施形態の構成要素である絶縁基板２１０、ゲート電極２２０、ゲート絶縁膜２３０、ソース電極２４４、ドレイン電極２４６、および酸化物半導体層２５０に対する詳しい説明は、上述した実施形態と同一なので省略する。
以上の実施形態においては、ゲート電極が酸化物半導体層の下に配置されたボトムゲート構造（ｂｏｔｔｏｍ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）について説明したが、本発明はこれに限定されず、ゲート電極が酸化物半導体層の上に配置されたトップゲート構造（ｔｏｐ ｇａｔｅ ｓｔｒｕｃｔｕｒｅ）においても適用できる。
以下、本発明の薄膜トランジスタ基板の製造過程をより詳細に説明する。
図３は、本発明の一実施形態に係る薄膜トランジスタ基板の製造方法に対するフローチャートであって、特に薄膜トランジスタ基板のうちの酸化物半導体層の製造方法に対するフローチャートである。
本発明の一実施形態に係る薄膜トランジスタ基板の製造方法は、亜鉛無機塩および錫無機塩を含む金属無機塩および溶媒を含む金属化合物溶液を準備する段階（Ｓ１）、前記金属化合物溶液を基板上にコーティングする段階（Ｓ２）、および前記金属化合物溶液を熱処理する段階（Ｓ３）を有する。
金属化合物溶液を準備する段階（Ｓ１）では、所定の溶媒に亜鉛無機塩、錫無機塩を添加して攪拌する。この時、亜鉛無機塩と錫無機塩以外の他の第３の金属無機塩をさらに含むことができる。製造しようとする金属酸化物薄膜の組成により溶媒内での前記亜鉛無機塩、錫無機塩、および第３の金属無機塩の濃度を調節することができる。
前記金属無機塩は、金属陽イオンと陰イオンとが組み合わせられた化合物とすることができる。前記金属陽イオンは、ｌｉｔｈｉｕｍ（Ｌｉ）、ｓｏｄｉｕｍ（Ｎａ）、ｐｏｔａｓｓｉｕｍ（Ｋ）、ｒｕｂｉｄｉｕｍ（Ｒｂ）、ｃｅｓｉｕｍ（Ｃｓ）、ｂｅｒｙｌｌｉｕｍ（Ｂｅ）、ａｌｕｍｉｎｕｍ（Ａｌ）、ｂａｒｉｕｍ（Ｂａ）、ｍａｇｎｅｓｉｕｍ（Ｍｇ）、ｃａｌｃｉｕｍ（Ｃａ）、ｓｔｒｏｎｔｉｕｍ（Ｓｒ）、ｔｉｔａｎｉｕｍ（Ｔｉ）、ｚｉｒｃｏｎｉｕｍ（Ｚｒ）、ｈａｆｎｉｕｍ（Ｈｆ）、ｖａｎａｄｉｕｍ（Ｖ）、ｙｔｔｒｉｕｍ（Ｙ）、ｎｉｏｂｉｕｍ（Ｎｂ）、ｔａｎｔａｌｕｍ（Ｔａ）、ｃｈｒｏｍｉｕｍ（Ｃｒ）、ｍｏｌｙｂｄｅｎｕｍ（Ｍｏ）、ｔｕｎｇｓｔｅｎ（Ｗ）、ｍａｎｇａｎｅｓｅ（Ｍｎ）、ｔｅｃｈｎｅｔｉｕｍ（Ｔｃ）、ｒｈｅｎｉｕｍ（Ｒｅ）、ｉｒｏｎ（Ｆｅ）、ｒｕｔｈｅｎｉｕｍ（Ｒｕ）、ｏｓｍｉｕｍ（Ｏｓ）、ｃｏｂａｌｔ（Ｃｏ）、ｒｈｏｄｉｕｍ（Ｒｈ）、ｉｒｉｄｉｕｍ（Ｉｒ）、ｎｉｃｋｅｌ（Ｎｉ）、ｐａｌｌａｄｉｕｍ（Ｐｄ）、ｐｌａｔｉｎｕｍ（Ｐｔ）、ｃｏｐｐｅｒ（Ｃｕ）、ｓｉｌｖｅｒ（Ａｇ）、ｇｏｌｄ（Ａｕ）、ｃａｄｍｉｕｍ（Ｃｄ）、ｍｅｒｃｕｒｙ（Ｈｇ）、ｂｏｒｏｎ（Ｂ）、ｇａｌｌｉｕｍ（Ｇａ）、ｉｎｄｉｕｍ（Ｉｎ）、ｔｈａｌｌｉｕｍ（Ｔｌ）、ｓｉｌｉｃｏｎ（Ｓｉ）、ｇｅｒｍａｎｉｕｍ（Ｇｅ）、ｌｅａｄ（Ｐｂ）、ｐｈｏｓｐｈｏｒｕｓ（Ｐ）、ａｒｓｅｎｉｃ（Ａｓ）、ｌａｎｔｈａｎｕｍ（Ｌａ）、ｃｅｒｉｕｍ（Ｃｅ）、ｇａｄｏｌｉｎｉｕｍ（Ｇｄ）、Ｎｅｏｄｙｍｉｕｎ（Ｎｄ）、Ｔｅｌｌｕｒｉｕｍ（Ｔｅ）、Ｓｃａｎｄｉｕｍ（Ｓｃ）、Ｐｏｌｏｎｉｕｍ（Ｐｏ）、Ｐｒａｓｅｏｄｙｍｉｕｎ（Ｐｒ）、Ｔｅｒｂｉｕｍ（Ｔｂ）、Ｄｙｓｐｒｏｓｉｕｍ（Ｄｙ）、Ｈｏｌｍｉｕｍ（Ｈｏ）、Ｅｕｒｏｐｉｕｍ（Ｅｕ）、Ｅｒｂｉｕｍ（Ｅｒ）、Ｙｔｔｅｒｂｉｕｍ（Ｙｂ）、ａｎｔｉｍｏｎｙ（Ｓｂ）、ｂｉｓｍｕｔｈ（Ｂｉ）、およびＨａｆｎｉｕｍ（Ｈｆ）からなる群より選択した少なくとも１つとすることができる。前記陰イオンは、ｈｙｄｒｏｘｉｄｅ、ａｃｅｔａｔｅ、ｐｒｏｐｉｏｎａｔｅ、ａｃｅｔｙｌａｃｅｔｏｎａｔｅ、２，２，６，６−ｔｅｔｒａｍｅｔｈｙｌ−３，５−ｈｅｐｔａｎｅｄｉｏｎａｔｅ、ｍｅｔｈｏｘｉｄｅ、ｓｅｃ−ｂｕｔｏｘｉｄｅ、ｔ−ｂｕｔｏｘｉｄｅ、ｎ−ｐｒｏｐｏｘｉｄｅ、ｉ−ｐｒｏｐｏｘｉｄｅ、ｅｔｈｏｘｉｄｅ、ｐｈｏｓｐｈａｔｅ、ａｌｋｙｌｐｈｏｓｐｈｏｎａｔｅ、ｎｉｔｒａｔｅ、ｐｅｒｃｈｌｏｒａｔｅ、ｓｕｌｆａｔｅ、ａｌｋｙｌｓｕｌｆｏｎａｔｅ、ｐｈｅｎｏｘｉｄｅ、ｆｌｕｏｒｉｄｅ、ｂｒｏｍｉｄｅ、ｉｏｄｉｄｅ、およびｃｈｌｏｒｉｄｅからなる群より選択した少なくとも１つとすることができる。
または、前記金属無機塩は、ｚｉｎｃ（ＩＩ）ａｃｅｔａｔｅ、ｔｉｎ（ＩＩ）ｃｈｌｏｒｉｄｅ、およびｈａｆｎｉｕｍ（ＩＶ）ｃｈｌｏｒｉｄｅからなる群より選択した少なくとも１つとすることができる。例えば、金属無機塩としてｚｉｎｃ（ＩＩ）ａｃｅｔａｔｅ、ｔｉｎ（ＩＩ）ｃｈｌｏｒｉｄｅ、およびｈａｆｎｉｕｍ（ＩＶ）ｃｈｌｏｒｉｄｅを全て用いた場合に製造される酸化物半導体層の組成は酸化亜鉛錫ハフニウム（ＨｆＺｎＳｎＯ）になる。必要に応じて他の種類の金属無機塩を用いて酸化物半導体層の組成を異なるようにすることができ、他の元素のドーピングも可能になる。
前記金属化合物溶液は安定剤をさらに含むことができ、前記安定剤は、ジケトン（ｄｉｋｅｔｏｎｅ）、アミノアルコール（ａｍｉｎｏ ａｌｃｏｈｏｌ）、およびポリアミン（ｐｏｌｙａｍｉｎｅ）からなる群より選択した少なくとも１つを含む。
具体的に、ジケトンはアセチルアセトン（ａｃｅｔｙｌａｃｅｔｏｎｅ）を含むことができる。一方、アミノアルコールはエタノールアミン（ｅｔｈａｎｏｌａｍｉｎｅ）、ジエタノールアミン（ｄｉｅｔｈａｎｏｌａｍｉｎｅ）、およびトリエタノールアミン（ｔｒｉｅｔｈａｎｏｌａｍｉｎｅ）のうちの少なくとも一つを含むことができ、例えば、ＡｇＮＯ３、ＣＨ５ＮＯ・ＨＣｌ、Ｃ２Ｈ７ＮＯ、Ｃ２Ｈ７ＮＯ・ＨＣｌ、Ｃ２Ｈ８Ｎ２Ｏ、Ｃ３Ｈ９ＮＯ、Ｃ３Ｈ９ＮＯ２、Ｃ３Ｈ９ＮＯ２・ＨＣｌ、Ｃ３Ｈ１０Ｎ２Ｏ、Ｃ４Ｈ６Ｆ３ＮＯ２、Ｃ４Ｈ９ＮＯ２、Ｃ４Ｈ１１ＮＯ、Ｃ４Ｈ１１ＮＯ２、Ｃ４Ｈ１１ＮＯ２・ＨＣｌ、Ｃ４Ｈ１１ＮＯ３、Ｃ４Ｈ１１ＮＳ・ＨＣｌ、Ｃ４Ｈ１２Ｎ２Ｏ・２ＨＣｌ、Ｃ４Ｈ１２Ｎ２Ｏ、Ｃ４Ｈ１２Ｎ２Ｏ２・２ＨＣｌ、Ｃ５Ｈ８Ｆ３ＮＯ２、Ｃ５Ｈ１１ＮＯ・ＨＣｌ、Ｃ５Ｈ１１ＮＯ２、Ｃ５Ｈ１３ＮＯ、Ｃ５Ｈ１３ＮＯ２、Ｃ５Ｈ１４Ｎ２Ｏ、Ｃ６Ｈ１０Ｆ３ＮＯ２、Ｃ６Ｈ１１ＮＯ３、Ｃ６Ｈ１３ＮＯ、Ｃ６Ｈ１３ＮＯ・ＨＣｌ、Ｃ６Ｈ１５ＮＯ、Ｃ６ＨＮＯ２、Ｃ６Ｈ１５ＮＯ３、Ｃ６Ｈ１６Ｎ２Ｏ２、Ｃ７Ｈ８ＣｌＮＯ、Ｃ７Ｈ９ＮＯ、Ｃ７Ｈ９ＮＯ２・ＨＢｒ、Ｃ７Ｈ１０Ｎ２Ｏ・２ＨＣｌ、Ｃ７Ｈ１２Ｆ３ＮＯ２、Ｃ７Ｈ１３ＮＯ３、Ｃ７Ｈ１５ＮＯ・ＨＣｌ、Ｃ７Ｈ１５ＮＯ３、Ｃ７Ｈ１７ＮＯ、Ｃ７Ｈ１７ＮＯ２、Ｃ７Ｈ１８Ｎ２Ｏ、Ｃ８Ｈ９ＣｌＮ２Ｏ３、Ｃ８Ｈ１１ＮＯ、Ｃ８Ｈ１１ＮＯ２・ＨＣｌ、Ｃ８Ｈ１１ＮＯ２、Ｃ８Ｈ１１ＮＯ２・ＨＢｒ、Ｃ８Ｈ１１ＮＯ２・ＨＣｌ、Ｃ８Ｈ１１ＮＯ３・ＨＣｌ、Ｃ８Ｈ１１ＮＯ３・ＨＢｒ、Ｃ８Ｈ１１Ｎ３Ｏ３、Ｃ８Ｈ１４Ｆ３ＮＯ２、Ｃ８Ｈ１５ＮＯ、Ｃ８Ｈ１５ＮＯ３、Ｃ８Ｈ１７ＮＯ４、Ｃ８Ｈ１９ＮＯ、Ｃ８Ｈ１９ＮＯ２、Ｃ９Ｈ１２ＣｌＮＯ、Ｃ９Ｈ１３ＮＯ、Ｃ９Ｈ１３ＮＯ、Ｃ９Ｈ１３ＮＯ・ＨＣｌ、Ｃ９Ｈ１３ＮＯ２・ＨＣｌ、Ｃ９Ｈ１３ＮＯ３・ＨＣｌ、Ｃ９Ｈ１７ＮＯ３、Ｃ９Ｈ１９ＮＯ ３、Ｃ１０Ｈ１３ＮＯ３、Ｃ１０Ｈ１５ＮＯ、Ｃ１０Ｈ１５ＮＯ・ＨＣｌ、Ｃ１０Ｈ１５ＮＯ、Ｃ１０Ｈ１５ＮＯ２、Ｃ１０Ｈ１６Ｎ２Ｏ・Ｈ２ＳＯ４・Ｈ２Ｏ、Ｃ１０Ｈ１７ＮＯ、Ｃ１０Ｈ１９ＮＯ３、Ｃ１０Ｈ２１ＮＯ３、Ｃ１０Ｈ２３ＮＯ、Ｃ１１Ｈ１５ＮＯ３、Ｃ１１Ｈ１５ＮＯ４、Ｃ１１Ｈ１７ＮＯ、Ｃ１１Ｈ１７ＮＯ・ＨＣｌ、Ｃ１１Ｈ１７ＮＯ２、Ｃ１１Ｈ１７ＮＯ３・ＨＣｌ、Ｃ１１Ｈ２０Ｎ２Ｏ５Ｓ、Ｃ１１Ｈ２１ＮＯ３、Ｃ１２Ｈ１７ＮＯ３、Ｃ１２Ｈ１９Ｎ３Ｏ５、Ｃ１３Ｈ２０Ｎ２Ｏ４、Ｃ１３Ｈ３１ＮＯ５Ｓｉ、Ｃ１４Ｈ１９ＮＯ３、Ｃ１４Ｈ１９Ｎ３Ｏ・Ｃ６Ｈ８Ｏ７、Ｃ１４Ｈ２１ＮＯ３、Ｃ１５Ｈ１２Ｆ６Ｎ２Ｏ２、Ｃ１５Ｈ３３ＮＯ６、Ｃ１６Ｈ２５ＮＯ・ＨＢｒ、Ｃ１７Ｈ１７ＮＯ３、Ｃ１７Ｈ２１ＮＯ、Ｃ１７Ｈ２２Ｎ２Ｏ、Ｃ１８Ｈ１９ＮＯ３、Ｃ１９Ｈ２１ＮＯ４、Ｃ２０Ｈ２３ＮＯ３、Ｃ２５Ｈ２９ＮＯ８Ｓ３、Ｃ２７Ｈ３０Ｎ６Ｏ、Ｃ２７Ｈ３２Ｃｌ２Ｎ２Ｏ４を化学式として有する物質のうちのいずれか一つを用いることができる。
また、ポリアミンは、エチレンジアミン（ｅｔｈｙｌｅｎｅｄｉａｍｉｎｅ）および１，４−ジアミノブタン（１，４−Ｄｉａｍｉｎｏｂｕｔａｎｅ）のうちの少なくとも一つを含むことができ、例えば、Ｃ２Ｈ８Ｎ２、Ｃ３Ｈ１０Ｎ２、Ｃ４Ｈ１２Ｎ２、Ｃ５Ｈ１４Ｎ２、Ｃ５Ｈ１５Ｎ３・３ＨＣｌ、Ｃ５Ｈ１５Ｎ３、Ｃ５Ｈ１６Ｎ２Ｓｉ、Ｃ６Ｈ６Ｃｌ２Ｎ２、Ｃ６Ｈ７ＢｒＮ２、Ｃ６Ｈ７ＣｌＮ２、Ｃ６Ｈ７Ｎ３Ｏ２、Ｃ６Ｈ８Ｎ２、Ｃ６Ｈ１２Ｎ４、Ｃ６Ｈ１４Ｎ２、Ｃ６Ｈ１６Ｎ２、Ｃ６Ｈ１７Ｎ３、Ｃ６Ｈ１８ＣｌＮ３Ｓｉ、Ｃ６Ｈ１８Ｎ４、Ｃ６Ｈ１８Ｎ４・ｘＨ２Ｏ、Ｃ７Ｈ６ＢｒＦ３Ｎ２、Ｃ７Ｈ７Ｆ３Ｎ２、Ｃ７Ｈ９ＦＮ２、Ｃ７Ｈ１０Ｎ２、Ｃ７Ｈ１８Ｎ２、Ｃ７Ｈ１９Ｎ３、Ｃ７Ｈ２０Ｎ４、Ｃ８Ｈ１０Ｎ２Ｏ２、Ｃ８Ｈ１２Ｎ２、Ｃ８Ｈ２０Ｎ２、Ｃ８Ｈ２０Ｎ２Ｏ、Ｃ８Ｈ２１Ｎ３、Ｃ８Ｈ２２Ｎ４、Ｃ８Ｈ２３Ｎ５、Ｃ９Ｈ１４Ｎ２、Ｃ９Ｈ１４Ｎ２Ｏ２Ｓ、Ｃ９Ｈ２０Ｎ２、Ｃ９Ｈ２２Ｎ２、Ｃ９Ｈ２２Ｎ２Ｏ、Ｃ９Ｈ２３Ｎ３、Ｃ９Ｈ２４Ｎ４、Ｃ１０Ｈ１０Ｎ２、Ｃ１０Ｈ１６Ｎ２、Ｃ１０Ｈ２２Ｎ２、Ｃ１０Ｈ２４Ｎ２、Ｃ１０Ｈ２４Ｎ２Ｏ３、Ｃ１０Ｈ２５Ｎ３、Ｃ１０Ｈ２８Ｎ６、Ｃ１１Ｈ１８Ｎ２、Ｃ１１Ｈ１８Ｎ２Ｏ、Ｃ１１Ｈ２２Ｎ２Ｏ２、Ｃ１１Ｈ２６Ｎ２、Ｃ１２Ｈ１１ＣｌＮ２、Ｃ１２Ｈ１２Ｎ２、Ｃ１２Ｈ１２Ｎ２Ｏ、Ｃ１２Ｈ１４Ｎ４、Ｃ１２Ｈ２８Ｎ２、Ｃ１２Ｈ２９Ｎ３、Ｃ１２Ｈ３０Ｎ４、Ｃ１３Ｈ１２Ｎ２、Ｃ１３Ｈ１４Ｎ２、Ｃ１３Ｈ２６Ｎ２、Ｃ１４Ｈ１８Ｎ２、Ｃ１４Ｈ２２Ｎ２、Ｃ１４Ｈ３２Ｎ２、Ｃ１５Ｈ３０Ｎ２、Ｃ１５Ｈ３５Ｎ３、Ｃ１５Ｈ３６Ｎ４、Ｃ１６Ｈ２０Ｎ２、Ｃ１７Ｈ２２Ｎ２、Ｃ１８Ｈ３１Ｎ、Ｃ２０Ｈ１６Ｎ２、Ｃ２２Ｈ４８Ｎ２、Ｃ２２Ｈ４９Ｎ３、Ｃ２５Ｈ２０Ｎ２、Ｃ２６Ｈ３８Ｎ４、Ｃ２６Ｈ４０Ｎ２、Ｃ２９Ｈ３０Ｎ２、Ｃ２９Ｈ４６Ｎ２を化学式として有する物質のうちのいずれか一つを用いることができる。
また、前記金属化合物溶液の溶媒は、水、テトラヒドロフラン（ＴＨＦ）、エーテル、およびアルコールからなる群より選択した少なくとも１つを用いる。
次に、前記金属化合物溶液を基板上にコーティングする段階（Ｓ２）を行う。前記基板としては、薄膜トランジスタ基板でチャネル層が形成されない基板を使用することができる。つまり、前記基板は絶縁基板上にゲート電極、ゲート絶縁膜、ソース電極、およびドレイン電極が形成された基板でありうる。または、前記基板は絶縁基板上にゲート電極およびゲート絶縁膜が形成された基板でありうる。本発明はこれに限定されず、製造しようする薄膜トランジスタの構造によって前記基板の構造を変えることができる。
前記コーティングする段階（Ｓ２）は、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）、ディップコーティング（ｄｉｐ ｃｏａｔｉｎｇ）、バーコーティング（ｂａｒ ｃｏａｔｉｎｇ）、スクリーンプリンティング（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）、スライドコーティング（ｓｌｉｄｅ ｃｏａｔｉｎｇ）、ロールコーティング（ｒｏｌｌ ｃｏａｔｉｎｇ）、スプレーコーティング（ｓｐｒａｙ ｃｏａｔｉｎｇ）、スロットコーティング（ｓｌｏｔ ｃｏａｔｉｎｇ）、ディップ−ペン（ｄｉｐ−ｐｅｎ）、インクジェット（ｉｎｋｊｅｔ）、ナノディスぺンシング（ｎａｎｏ ｄｉｓｐｅｎｓｉｎｇ）のうちのいずれか１つの方法を利用することができる。
次に、金属化合物溶液でコーティングされた基板を熱処理する段階（Ｓ３）を行う。前記熱処理する段階（Ｓ３）は１００℃〜５００℃の温度範囲内で実施される。好ましくは３００℃以下の温度範囲下で行われる。熱処理温度が１００℃より小さい場合には、金属酸化物の形成が円滑に行われず、製造された酸化物半導体層が薄膜トランジスタのチャネル層としての役割を上手に行えなくなる。熱処理温度が５００℃より高い場合には、薄膜トランジスタ基板の全体工程過程で使用される温度範囲を逸脱するようになり、低温工程が可能な長所を失うようになる。
前記熱処理段階（Ｓ３）を行うことによって、前記金属化合物溶液の溶媒と安定剤などその他の添加剤は除去されながら金属酸化物薄膜が製造される。処理によって金属無機塩と溶媒が加水分解されることによって金属酸化物を含む酸化物半導体層が形成される。この場合、金属酸化物薄膜内に金属無機塩の一部が含まれうる。
熱処理段階（Ｓ３）後には形成された酸化物半導体層をエッチングして、所望の位置にだけ残す工程を行える。酸化物半導体層をエッチングすることにおいては、多様な方式でエッチング（乾式エッチング、湿式エッチングなど）することができる。一実施形態によれば、酸化物半導体層の上に感光膜を積層して、感光膜をマスクなどで露光し現像して特定パターンを形成し、パターニングされた感光膜に基づいてエッチング液を提供して湿式エッチングして、所望のパターンを形成することができる。
以下、実施形態を通じて本発明の薄膜トランジスタの製造方法についてより詳細に説明するが、本発明の範疇が下記の実施形態によって限定されることではない。
［実施例１］
溶媒である２−ｍｅｔｈｏｘｙｅｔｈａｎｏｌ ２０ｍＬに塩化ハフニウム（ｈａｆｎｉｕｍ（ＩＶ）ｃｈｌｏｒｉｄｅ）０．００１２ｍｏｌ、亜鉛酢酸塩（ｚｉｎｃ（ＩＩ）ａｃｅｔａｔｅ）０．００３ｍｏｌ、および塩化錫（ｔｉｎ（ＩＩ）ｃｈｌｏｒｉｄｅ）０．００３ｍｏｌを添加し、安定剤としてａｃｅｔｙｌａｃｅｔｏｎｅ０．０１２ｍｏｌを添加した後、６時間攪拌して、金属化合物溶液を準備した。
ガラス基板上に、Ｍｏ金属からなるゲート、酸化ケイ素からなるゲート絶縁膜を形成し、ＩＴＯでソース−ドレインをパターニングして形成した後、前記ＩＴＯソース−ドレイン上に前記金属化合物溶液をスピンコーティングでコーティングした。次に、４５０℃で３０分間の熱処理を行った。熱処理過程によって酸化亜鉛錫ハフニウムを含む酸化物薄膜が形成され、前記酸化物薄膜をチャネル層として薄膜トランジスタが製造された。
［実施例２］
溶媒である２−ｍｅｔｈｏｘｙｅｔｈａｎｏｌ ２０ｍＬに塩化ハフニウム（ｈａｆｎｉｕｍ（ＩＶ）ｃｈｌｏｒｉｄｅ）０．００１２ｍｏｌ、亜鉛酢酸塩（ｚｉｎｃ（ＩＩ）ａｃｅｔａｔｅ）０．００３ｍｏｌ、および塩化錫（ｔｉｎ（ＩＩ）ｃｈｌｏｒｉｄｅ）０．００３ｍｏｌを添加し、安定剤としてａｃｅｔｙｌａｃｅｔｏｎｅ０．０１２ｍｏｌを添加した後、６時間攪拌して、金属化合物溶液を準備した。
ガラス基板上に、Ｍｏ金属からなるゲート、および酸化ケイ素からなるゲート絶縁膜を形成し、ゲート絶縁膜の上部に前記金属化合物溶液をスピンコーティングでコーティングした。次に、４５０℃で３０分間の熱処理を行った。熱処理過程によって酸化亜鉛錫ハフニウムを含む酸化物薄膜が形成され、前記酸化物薄膜の上にアルミニウムでソース−ドレインを蒸着して薄膜トランジスタを製造した。
［特性測定］
実施形態１によって製造された薄膜トランジスタのＩ−Ｖ特性をＨＰ−４１４５Ｂ半導体特性分析器（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｒａｍｅｔｅｒ ａｎａｌｙｚｅｒ）を利用して測定した。図４は、実施形態１によって製造された薄膜トランジスタの伝達曲線（ｔｒａｎｓｆｅｒ ｃｕｒｖｅ）を示すグラフである。ゲート電圧（ＶＧ）の印加によって酸化亜鉛錫ハフニウムを含む酸化物半導体層を通じて流れる電流（Ｉ）を示す。この場合、ソース電極およびドレイン電極間の電圧は１０Ｖとした（Ｖｄｓ＝１０Ｖ）。図４では二つの曲線を含んでいるが、このうちの一つは電圧を上げながら測定した電流値を示し、他の一つは電圧を下げながら測定した電流値を示す。
図４を参照すれば、本発明の薄膜トランジスタは３．７０ｃｍ２／Ｖｓの高いｓａｔｕｒａｔｉｏｎ ｍｏｂｉｌｉｔｙおよび１０７以上の高いオン−オフ電流比率を示しており、しきい電圧が−２．１２Ｖであって、ｄｅｐｌｅｔｉｏｎ ｍｏｄｅで作動することを確認できる。したがって、本実施形態によって製造された酸化物半導体層は、薄膜トランジスタ（ＴＦＴ）のチャネル領域を形成するのに適切な性能を有している。
１００、２００ 薄膜トランジスタ基板
１１０、２１０ 絶縁基板
１２０、２２０ ゲート電極
１３０、２３０ ゲート絶縁膜
１４４、２４４ ソース電極
１４６、２４６ ドレイン電極
１５０、２５０ 酸化物半導体層

Claims (11)

  1. 絶縁基板と、
    前記絶縁基板上に形成されて、酸化亜鉛、酸化錫、および酸化ハフニウムからなる群より選択された少なくとも１つの金属酸化物を含む酸化物半導体層と、
    前記酸化物半導体層と重畳したゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間に介されたゲート絶縁膜と、
    前記酸化物半導体層と少なくとも一部が重畳し、互いに離隔して形成されたソース電極およびドレイン電極とを有することを特徴とする薄膜トランジスタ基板。
  2. 亜鉛無機塩および錫無機塩を含む金属無機塩および溶媒を含む金属化合物溶液を準備する段階、
    前記金属化合物溶液を基板上にコーティングする段階、および
    前記金属化合物溶液を熱処理する段階
    を有することを特徴とする薄膜トランジスタ基板の製造方法。
  3. 前記金属無機塩は、ｌｉｔｈｉｕｍ（Ｌｉ）、ｓｏｄｉｕｍ（Ｎａ）、ｐｏｔａｓｓｉｕｍ（Ｋ）、ｒｕｂｉｄｉｕｍ（Ｒｂ）、ｃｅｓｉｕｍ（Ｃｓ）、ｂｅｒｙｌｌｉｕｍ（Ｂｅ）、ａｌｕｍｉｎｕｍ（Ａｌ）、ｂａｒｉｕｍ（Ｂａ）、ｍａｇｎｅｓｉｕｍ（Ｍｇ）、ｃａｌｃｉｕｍ（Ｃａ）、ｓｔｒｏｎｔｉｕｍ（Ｓｒ）、ｔｉｔａｎｉｕｍ（Ｔｉ）、ｚｉｒｃｏｎｉｕｍ（Ｚｒ）、ｈａｆｎｉｕｍ（Ｈｆ）、ｖａｎａｄｉｕｍ（Ｖ）、ｙｔｔｒｉｕｍ（Ｙ）、ｎｉｏｂｉｕｍ（Ｎｂ）、ｔａｎｔａｌｕｍ（Ｔａ）、ｃｈｒｏｍｉｕｍ（Ｃｒ）、ｍｏｌｙｂｄｅｎｕｍ（Ｍｏ）、ｔｕｎｇｓｔｅｎ（Ｗ）、ｍａｎｇａｎｅｓｅ（Ｍｎ）、ｔｅｃｈｎｅｔｉｕｍ（Ｔｃ）、ｒｈｅｎｉｕｍ（Ｒｅ）、ｉｒｏｎ（Ｆｅ）、ｒｕｔｈｅｎｉｕｍ（Ｒｕ）、ｏｓｍｉｕｍ（Ｏｓ）、ｃｏｂａｌｔ（Ｃｏ）、ｒｈｏｄｉｕｍ（Ｒｈ）、ｉｒｉｄｉｕｍ（Ｉｒ）、ｎｉｃｋｅｌ（Ｎｉ）、ｐａｌｌａｄｉｕｍ（Ｐｄ）、ｐｌａｔｉｎｕｍ（Ｐｔ）、ｃｏｐｐｅｒ（Ｃｕ）、ｓｉｌｖｅｒ（Ａｇ）、ｇｏｌｄ（Ａｕ）、ｃａｄｍｉｕｍ（Ｃｄ）、ｍｅｒｃｕｒｙ（Ｈｇ）、ｂｏｒｏｎ（Ｂ）、ｇａｌｌｉｕｍ（Ｇａ）、ｉｎｄｉｕｍ（Ｉｎ）、ｔｈａｌｌｉｕｍ（Ｔｌ）、ｓｉｌｉｃｏｎ（Ｓｉ）、ｇｅｒｍａｎｉｕｍ（Ｇｅ）、ｌｅａｄ（Ｐｂ）、ｐｈｏｓｐｈｏｒｕｓ（Ｐ）、ａｒｓｅｎｉｃ（Ａｓ）、ｌａｎｔｈａｎｕｍ（Ｌａ）、ｃｅｒｉｕｍ（Ｃｅ）、ｇａｄｏｌｉｎｉｕｍ（Ｇｄ）、Ｎｅｏｄｙｍｉｕｎ（Ｎｄ）、Ｔｅｌｌｕｒｉｕｍ（Ｔｅ）、Ｓｃａｎｄｉｕｍ（Ｓｃ）、Ｐｏｌｏｎｉｕｍ（Ｐｏ）、Ｐｒａｓｅｏｄｙｍｉｕｎ（Ｐｒ）、Ｔｅｒｂｉｕｍ（Ｔｂ）、Ｄｙｓｐｒｏｓｉｕｍ（Ｄｙ）、Ｈｏｌｍｉｕｍ（Ｈｏ）、Ｅｕｒｏｐｉｕｍ（Ｅｕ）、Ｅｒｂｉｕｍ（Ｅｒ）、Ｙｔｔｅｒｂｉｕｍ（Ｙｂ）、ａｎｔｉｍｏｎｙ（Ｓｂ）、ｂｉｓｍｕｔｈ（Ｂｉ）、およびＨａｆｎｉｕｍ（Ｈｆ）からなる群より選択した少なくとも１つの金属陽イオンをさらに含むことを特徴とする、請求項２に記載の薄膜トランジスタ基板の製造方法。
  4. 前記金属無機塩は、ｈｙｄｒｏｘｉｄｅ、ａｃｅｔａｔｅ、ｐｒｏｐｉｏｎａｔｅ、ａｃｅｔｙｌａｃｅｔｏｎａｔｅ、２，２，６，６−ｔｅｔｒａｍｅｔｈｙｌ−３，５−ｈｅｐｔａｎｅｄｉｏｎａｔｅ、ｍｅｔｈｏｘｉｄｅ、ｓｅｃ−ｂｕｔｏｘｉｄｅ、ｔ−ｂｕｔｏｘｉｄｅ、ｎ−ｐｒｏｐｏｘｉｄｅ、ｉ−ｐｒｏｐｏｘｉｄｅ、ｅｔｈｏｘｉｄｅ、ｐｈｏｓｐｈａｔｅ、ａｌｋｙｌｐｈｏｓｐｈｏｎａｔｅ、ｎｉｔｒａｔｅ、ｐｅｒｃｈｌｏｒａｔｅ、ｓｕｌｆａｔｅ、ａｌｋｙｌｓｕｌｆｏｎａｔｅ、ｐｈｅｎｏｘｉｄｅ、ｆｌｕｏｒｉｄｅ、ｂｒｏｍｉｄｅ、ｉｏｄｉｄｅ、およびｃｈｌｏｒｉｄｅからなる群より選択した少なくとも１つの陰イオンをさらに含むことを特徴とする、請求項２に記載の薄膜トランジスタ基板の製造方法。
  5. 前記金属無機塩は、ｚｉｎｃ（ＩＩ）ａｃｅｔａｔｅ、ｔｉｎ（ＩＩ）ｃｈｌｏｒｉｄｅ、およびｈａｆｎｉｕｍ（ＩＶ）ｃｈｌｏｒｉｄｅからなる群より選択した少なくとも１つを含むことを特徴とする、請求項２に記載の薄膜トランジスタ基板の製造方法。
  6. 前記熱処理する段階は１００℃〜５００℃の温度範囲内で実施されることを特徴とする、請求項２に記載の薄膜トランジスタ基板の製造方法。
  7. 前記金属化合物溶液は安定剤をさらに含むことを特徴とする、請求項２に記載の薄膜トランジスタ基板の製造方法。
  8. 前記安定剤は、アセチルアセトン（ａｃｅｔｙｌａｃｅｔｏｎｅ）、アミノアルコール（ａｍｉｎｏ ａｌｃｏｈｏｌ）、およびポリアミン（ｐｏｌｙａｍｉｎｅ）からなる群より選択した少なくとも１つを含むことを特徴とする、請求項７に記載の薄膜トランジスタ基板の製造方法。
  9. 前記アミノアルコールは、エタノールアミン（ｅｔｈａｎｏｌａｍｉｎｅ）、ジエタノールアミン（ｄｉｅｔｈａｎｏｌａｍｉｎｅ）、トリエタノールアミン（ｔｒｉｅｔｈａｎｏｌａｍｉｎｅ）を含む群より選択した少なくとも１つの物質を含むことを特徴とする、請求項８に記載の薄膜トランジスタ基板の製造方法。
  10. 前記ポリアミンは、エチレンジアミン（ｅｔｈｙｌｅｎｅｄｉａｍｉｎｅ）、１，４−ジアミノブタン（１，４−Ｄｉａｍｉｎｏｂｕｔａｎｅ）を含む群より選択した少なくとも１つの物質を含むことを特徴とする、請求項８に記載の薄膜トランジスタ基板の製造方法。
  11. 前記溶媒は、水、テトラヒドロフラン（ＴＨＦ）、エーテル、およびアルコールからなる群より選択した少なくとも１つを含むことを特徴とする、請求項２に記載の薄膜トランジスタ基板の製造方法。
JP2010232763A 2010-03-24 2010-10-15 薄膜トランジスタ基板およびその製造方法 Pending JP2011205054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0026313 2010-03-24
KR1020100026313A KR20110107130A (ko) 2010-03-24 2010-03-24 박막 트랜지스터 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
JP2011205054A true JP2011205054A (ja) 2011-10-13

Family

ID=44655321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010232763A Pending JP2011205054A (ja) 2010-03-24 2010-10-15 薄膜トランジスタ基板およびその製造方法

Country Status (4)

Country Link
US (1) US20110233536A1 (ja)
JP (1) JP2011205054A (ja)
KR (1) KR20110107130A (ja)
CN (1) CN102201367A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187046A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 薄膜トランジスタ
JP2013258396A (ja) * 2012-06-08 2013-12-26 Samsung Display Co Ltd 酸化物半導体の前駆体組成物、酸化物半導体を含む薄膜トランジスター基板、および酸化物半導体を含む薄膜トランジスタ基板の製造方法
US9276123B2 (en) 2012-08-07 2016-03-01 Hitachi Metals, Ltd. Oxide semiconductor target and oxide semiconductor material, as well as semiconductor device using the same
JP2016529723A (ja) * 2013-09-10 2016-09-23 深▲セン▼市華星光電技術有限公司 薄膜トランジスタ、配列基板及び表示パネル
JP2017152540A (ja) * 2016-02-24 2017-08-31 日本放送協会 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
KR20190122804A (ko) * 2017-03-13 2019-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR101850510B1 (ko) 2011-03-22 2018-04-20 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR101337297B1 (ko) * 2012-09-14 2013-12-05 서울대학교산학협력단 높은 전하 이동도를 갖는 산화물 반도체 제조 시스템 및 방법
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
TWI520221B (zh) 2013-07-25 2016-02-01 中華映管股份有限公司 薄膜電晶體及其製造方法
TWI513005B (zh) * 2013-09-13 2015-12-11 Au Optronics Corp 薄膜電晶體及其製造方法
CN103762227B (zh) * 2014-01-22 2016-05-04 北京大学 一种氧化物薄膜、含有该薄膜的晶体管及其制备方法
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911199B1 (en) * 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102179378B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178472B1 (ko) * 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179379B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178473B1 (ko) * 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
KR102277143B1 (ko) * 2016-07-20 2021-07-15 한국전자통신연구원 P형 산화물 반도체, p형 산화물 반도체 제조 방법 및 이를 포함하는 트랜지스터
CN106252278B (zh) * 2016-09-14 2018-12-07 河南大学 金属氧化物薄膜晶体管阵列的制备方法
KR20200024382A (ko) 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110690107B (zh) * 2019-12-09 2020-05-12 广州新视界光电科技有限公司 一种半导体氧化物薄膜、其制备方法及包含其的薄膜晶体管
KR102628292B1 (ko) * 2020-08-25 2024-01-23 한양대학교 산학협력단 텔루륨계 반도체 소자의 제조방법, 이에 의해 제조된 텔루륨계 반도체 소자 및 박막 트랜지스터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175472A (ja) * 2003-12-11 2005-06-30 Xerox Corp ナノ粒子堆積方法
JP2007073936A (ja) * 2005-09-06 2007-03-22 Sharp Corp スピン塗布法に用いるＳｒＣｕ２Ｏ２前駆体の合成方法、および低温下でのｐ型薄膜の形成方法
WO2009009715A1 (en) * 2007-07-12 2009-01-15 Bae Systems Information And Electronic Systems Integration Inc Method and apparatus for multiple signal identification and finding the basis functions of the received signal
JP2010016037A (ja) * 2008-07-01 2010-01-21 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法
WO2011073044A1 (de) * 2009-12-18 2011-06-23 Basf Se Metalloxid-feldeffekttransistoren auf mechanisch flexiblem polymersubstrat mit aus lösung prozessierbarem dielektrikum bei niedrigen temperaturen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995033688A1 (fr) * 1994-06-06 1995-12-14 Nippon Shokubai Co., Ltd. Fines particules d'oxyde de zinc, procede de production de ces particules et leur utilisation
US8236599B2 (en) * 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175472A (ja) * 2003-12-11 2005-06-30 Xerox Corp ナノ粒子堆積方法
JP2007073936A (ja) * 2005-09-06 2007-03-22 Sharp Corp スピン塗布法に用いるＳｒＣｕ２Ｏ２前駆体の合成方法、および低温下でのｐ型薄膜の形成方法
WO2009009715A1 (en) * 2007-07-12 2009-01-15 Bae Systems Information And Electronic Systems Integration Inc Method and apparatus for multiple signal identification and finding the basis functions of the received signal
JP2010016037A (ja) * 2008-07-01 2010-01-21 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法
WO2011073044A1 (de) * 2009-12-18 2011-06-23 Basf Se Metalloxid-feldeffekttransistoren auf mechanisch flexiblem polymersubstrat mit aus lösung prozessierbarem dielektrikum bei niedrigen temperaturen

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258396A (ja) * 2012-06-08 2013-12-26 Samsung Display Co Ltd 酸化物半導体の前駆体組成物、酸化物半導体を含む薄膜トランジスター基板、および酸化物半導体を含む薄膜トランジスタ基板の製造方法
WO2013187046A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 薄膜トランジスタ
US9276123B2 (en) 2012-08-07 2016-03-01 Hitachi Metals, Ltd. Oxide semiconductor target and oxide semiconductor material, as well as semiconductor device using the same
JP2016529723A (ja) * 2013-09-10 2016-09-23 深▲セン▼市華星光電技術有限公司 薄膜トランジスタ、配列基板及び表示パネル
JP2017152540A (ja) * 2016-02-24 2017-08-31 日本放送協会 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
JPWO2018167591A1 (ja) * 2017-03-13 2020-01-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20190122804A (ko) * 2017-03-13 2019-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN110678989A (zh) * 2017-03-13 2020-01-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7118948B2 (ja) 2017-03-13 2022-08-16 株式会社半導体エネルギー研究所 半導体装置
KR102447148B1 (ko) 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11670705B2 (en) 2017-03-13 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2023164563A (ja) * 2017-03-13 2023-11-10 株式会社半導体エネルギー研究所 半導体装置
CN110678989B (zh) * 2017-03-13 2024-02-13 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11955538B2 (en) 2017-03-13 2024-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20110233536A1 (en) 2011-09-29
KR20110107130A (ko) 2011-09-30
CN102201367A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
JP2011205054A (ja) 薄膜トランジスタ基板およびその製造方法
KR101850510B1 (ko) 산화물 반도체의 전구체 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5406449B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8530891B2 (en) Field-effect transistor, and process for producing field-effect transistor
US20100308326A1 (en) Thin-film transistor array panel and method of fabricating the same
TWI500165B (zh) 薄膜電晶體、其製造方法及電子設備
KR101910969B1 (ko) 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
CN104620390A (zh) 半导体装置
CN104508549A (zh) 半导体装置
KR101265227B1 (ko) 박막트랜지스터용 금속 산화물 반도체 제조용 용액 조성물
JP7149367B2 (ja) 薄膜トランジスタおよびその製造方法
US9082795B2 (en) Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
KR101406838B1 (ko) 산화물 반도체 장치 및 그 형성 방법
JP2017152540A (ja) 塗布型酸化物半導体、薄膜トランジスタ、表示装置および塗布型酸化物半導体の製造方法
KR20110027488A (ko) 용액 조성물, 이를 이용한 금속 산화물 반도체 제조 방법, 상기 제조 방법에 의해 형성된 금속 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR102135932B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20130103077A (ko) 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
KR20140042573A (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
US9406785B2 (en) Thin film transistor and method of forming the same
KR102237592B1 (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141118