TWI520221B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI520221B
TWI520221B TW102126709A TW102126709A TWI520221B TW I520221 B TWI520221 B TW I520221B TW 102126709 A TW102126709 A TW 102126709A TW 102126709 A TW102126709 A TW 102126709A TW I520221 B TWI520221 B TW I520221B
Authority
TW
Taiwan
Prior art keywords
source
channel
thin film
film transistor
drain
Prior art date
Application number
TW102126709A
Other languages
English (en)
Other versions
TW201505100A (zh
Inventor
黃彥餘
張錫明
Original Assignee
中華映管股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華映管股份有限公司 filed Critical 中華映管股份有限公司
Priority to TW102126709A priority Critical patent/TWI520221B/zh
Priority to US14/018,448 priority patent/US8940590B1/en
Publication of TW201505100A publication Critical patent/TW201505100A/zh
Application granted granted Critical
Publication of TWI520221B publication Critical patent/TWI520221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

薄膜電晶體及其製造方法
本發明是有關於一種電子元件及其製造方法，且特別是有關於一種薄膜電晶體及其製造方法。
隨著科技的發展，電子元件的微型化已成趨勢。當然，薄膜電晶體亦不例外。在習知技術中，薄膜電晶體包括閘極、源極、汲極、阻擋層以及通道。源極、汲極同屬一膜層，且分別設於通道二側。閘極與通道重疊。阻擋層具有暴露出通道上表面的二接觸窗。源極與汲極分別填入這些接觸窗，而與通道接觸。然而，接觸窗的存在使得通道需保留被接觸窗暴露出的面積，不利於薄膜電晶體面積的縮減。
本發明提供一種薄膜電晶體的製造方法，其可製造出面積小的薄膜電晶體。
本發明提供一種薄膜電晶體，其面積小。
本發明的薄膜電晶體的製造方法包括下列步驟。提供基板。形成閘極於基板。形成第一源極於基板。形成通道，通道的一端與第一源極接觸。形成阻擋層，阻擋層至少覆蓋通道與第一源極接觸的一端且暴露出通道的另一端。形成汲極，汲極與通道的另一端接觸。
本發明的薄膜電晶體包括基板、配置於基板上的第一源極、通道、阻擋層、汲極以及閘極。通道的一端與第一源極接觸。阻擋層至少覆蓋通道與第一源極接觸的一端且暴露出通道的另一端。汲極與通道的另一端接觸。閘極與通道重疊。
在本發明的一實施例中，上述的薄膜電晶體的製造方法更包括：在形成汲極的同時，於第一源極上形成第二源極。
在本發明的一實施例中，上述的第二源極完全地覆蓋第一源極。
在本發明的一實施例中，上述的薄膜電晶體的製造方法更包括：形成覆蓋閘極的絕緣層。
在本發明的一實施例中，上述的薄膜電晶體的製造方法，更包括：形成覆蓋第一源極、通道、阻擋層以及汲極的絕緣層。
在本發明的一實施例中，上述的第一源極與汲極分屬不同膜層。
在本發明的一實施例中，上述的第一源極、通道、阻擋 層以及汲極朝遠離基板的方向依序堆疊。
在本發明的一實施例中，上述的薄膜電晶體更包括配置於第一源極上且與汲極屬於同一膜層的第二源極。
在本發明的一實施例中，上述的第二源極與第一源極接觸。
在本發明的一實施例中，上述的第二源極與第一源極切齊。
在本發明的一實施例中，上述的薄膜電晶體更包括絕緣層。閘極配置於絕緣層與基板之間。
在本發明的一實施例中，上述的薄膜電晶體更包括絕緣層。絕緣層配置於閘極與基板之間。
基於上述，在本發明的薄膜電晶體及其製造方法中，由於薄膜電晶體的第一源極與汲極是分別形成在通道上下二側而分別與通道的二端接觸，因此通道不需如習知技術般保留被阻擋層的二接觸窗暴露出的接觸區。這樣一來，通道的有效長度便可大幅縮短，而利於薄膜電晶體面積的縮減。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
102‧‧‧基板
104‧‧‧絕緣層
106‧‧‧絕緣層
A-A’、B-B’‧‧‧剖線
D‧‧‧汲極
DL‧‧‧資料線
d‧‧‧閘極與通道的堆疊方向
TFT、TFT1‧‧‧薄膜電晶體
ESL‧‧‧阻擋層
G‧‧‧閘極
L‧‧‧通道的有效長度
S1‧‧‧第一源極
S2‧‧‧第二源極
SL‧‧‧掃描線
SE‧‧‧通道
SE-1‧‧‧通道的一端
SE-2‧‧‧通道的另一端
圖1A至圖1E為本發明一實施例之薄膜電晶體製造方法的上 視示意圖。
圖2A至圖2E為本發明一實施例之薄膜電晶體製造方法的剖面示意圖。
圖3A至圖3E為本發明另一實施例之薄膜電晶體製造方法的上視示意圖。
圖4A至圖4E為本發明另一實施例之薄膜電晶體製造方法的剖面示意圖。
特別是，圖2A至圖2E是分別對應於圖1A至圖1E的剖線A-A’。請參照圖1A及圖2A，首先，提供基板102。基板102主要是用來承載元件之用，其材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：晶圓、陶瓷)、或是其它可適用的材料。
接著，形成閘極G於基板102上。在本實施例中，若所製造的薄膜電晶體應用於顯示領域，則在形成閘極G的同時，更可形成與閘極G電性連接的掃描線SL。閘極G以及掃描線SL一般是使用金屬材料。然而，本發明不限於此，根據其他實施例，閘極G以及掃描線SL亦可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其組合。接著，可形成絕緣層104。絕緣層104覆蓋閘極G。絕緣層104的材料可為無機材料(例如：氧化矽、氮化矽、氮氧化矽)、 有機材料或上述材料的組合。
請參照圖1B及圖2B，接著，在基板102上形成第一源極S1。在本實施例中，若所製造的薄膜電晶體應用於顯示領域，則在形成第一源極S1時，更可同時形成與第一源極S1電性連接的資料線DL。絕緣層104位於第一源極S1與基板102之間。第一源極S1以及資料線DL一般是使用金屬材料。然而，本發明不限於此，根據其他實施例，第一源極S1以及資料線DL也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其組合。
請參照圖1C及圖2C，接著，形成通道SE，其中通道SE的一端SE-1與第一源極S1接觸而彼此電性連接。在本實施例中，通道SE的材質可為金屬氧化物半導體，例如氧化銦鎵鋅(IGZO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、氧化錫(ZnO)、氧化鎘、氧化鍺(2CdO．GeO2)、氧化鎳鈷(NiCo2O4)等。但本發明不以此為限。
請參照圖1D及圖2D，接著，形成阻擋層ESL。阻擋層ESL至少覆蓋通道SE與第一源極S1接觸的一端SE-1且暴露出通道SE的另一端SE-2。阻擋層ESL可保護其下方的通道SE，而使通道SE在後續製程中不易受損。在本實施例中，阻擋層ESL為一完整圖案。換言之，阻擋層ESL的內部不具有暴露出通道SE的接觸窗。
請參照圖1E及圖2E，接著，形成汲極D，其中汲極D與通道SE的另一端SE-2接觸而彼此電性連接。於此，便初步完 成本實施例的薄膜電晶體TFT。在本實施例中，在形成汲極D的同時，亦可於第一源極S1上形成與汲極D斷開的第二源極S2。第二源極S2可完全地覆蓋第一源極S1。第二源極S2可在汲極D形成的過程中可保護其下方的第一源極S1，而使第一源極S1在汲極D形成的過程不易受損。然而，本發明不限於此，在其他實施例中，亦可採用其他方式，避免第一源極S1受損。舉例而言，在其他實施例中，汲極D與第一源極S1可選用不同的材質。如此一來，便可選用對汲極D與第一源極S1蝕刻選擇比大的蝕刻液來形成汲極D，而使第一源極S1在汲極D形成的過程中不易受損。換言之，透過汲極D與第一源極S1的材質及蝕刻液的選用，在其他實施例中，在形成汲極D的同時，亦可不於形成所述的第二源極S2。
請參照圖1E及圖2E，本實施例的薄膜電晶體TFT包括基板102、配置於基板102上的第一源極S1、通道SE、阻擋層ESL、汲極D以及與通道SE重疊的閘極G。通道SE的一端SE-1與第一源極S1接觸，而彼此電性連接。進一步而言，在本實施例中，通道SE的一端SE-1可覆蓋第一源極S1。第一源極S1位於通道SE與基板102之間。阻擋層ESL至少覆蓋通道SE與第一源極S1接觸的一端SE-1且暴露出通道SE的另一端SE-2。汲極D與通道SE的另一端SE-2接觸，而彼此電性連接。在本實施例中，通道SE的二端SE-1、SE-2分別具有通道SE的二邊緣，而此二邊緣可分別覆蓋第一源極S1與被汲極D覆蓋。
在本實施例中，第一源極S1與汲極D分屬不同膜層。第一源極S1與汲極D分別位於通道SE上下二側。換言之，通道SE位於第一源極S1與汲極D之間。更進一步地說，第一源極S1、通道SE、阻擋層ESL以及汲極D可朝遠離基板102的方向依序堆疊。
本實施例的薄膜電晶體TFT可選擇性地包括與汲極D斷開的第二源極S2。第二源極S2配置於第一源極S1上且與汲極D屬於同一膜層。第二源極S2可與第一源極S1接觸，而彼此電性連接。第二源極S2可完全地覆蓋第一源極S1。更進一步地說，在閘極G與通道SE的堆疊方向d上，第二源極S2可與第一源極S1切齊。
值得一提的是，在本實施例中，由於薄膜電晶體TFT的第一源極S1與汲極D是分別形成在通道SE上下二側而分別與通道SE的二端接觸，因此通道SE不需如習知技術般保留被阻擋層ESL的二接觸窗暴露出的接觸區。這樣一來，通道SE的有效長度L便可大幅縮短，而利於薄膜電晶體TFT面積縮減。
本實施例的薄膜電晶體TFT更包括絕緣層104。在本實施中，閘極G可配置於絕緣層104與基板102之間。換言之，本實施例的薄膜電晶體TFT可為底部閘極薄膜電晶體(Bottom gate TFT)。然而，本發明不限於此，本發明的概念亦可應用於其他形式的薄膜電晶體，例如頂部閘極薄膜電晶體(Top gate TFT)，以下利用圖3A至圖3E與圖4A至圖4E具體說明之。
圖3A至圖3E為本發明另一實施例之薄膜電晶體製造方法的上視示意圖。圖4A至圖4E為本發明另一實施例之薄膜電晶體製造方法的剖面示意圖。特別是，圖4A至圖4E是分別對應於圖3A至圖3E的剖線B-B’。圖3A至圖3E、圖4A至圖4E所示的薄膜電晶體製造方法與圖1A至圖1E、圖2A至圖2E所示的薄膜電晶體製造方法類似，因此相同的元件以相同的標號表示。
請參照圖3A及圖4A，首先，提供基板102。接著，形成第一源極S1於基板102上。請參照圖3B及圖4B，然後，形成通道SE，其中通道SE的一端SE-1與第一源極S1接觸。請參照圖3C及圖4C，接著，形成阻擋層ESL，其中阻擋層ESL至少覆蓋通道SE與第一源極S1接觸的一端SE-1且暴露出通道SE的另一端SE-2。
請參照圖3D及圖4D，接著，形成汲極D，其中汲極D與通道SE的另一端SE-2接觸。類似地，在形成汲極D的同時，亦可選擇性地在第一源極S1上形成第二源極S2，以在汲極D的形成過程中保護第一源極S1。請參照圖3E及圖4E，然後，形成絕緣層106，以覆蓋第一源極S1、通道SE、阻擋層ESL以及汲極D。
請參照圖3E及圖4E，薄膜電晶體TFT1與薄膜電晶體TFT類似，因此相同的元件以相同的標號表示。類似地，薄膜電晶體TFT1包括基板102、配置於基板102上的第一源極S1、通道SE、阻擋層ESL、汲極D以及與通道SE重疊的閘極G。通道SE 的一端SE-1與第一源極S1接觸。阻擋層ESL至少覆蓋通道SE與第一源極S1接觸的一端SE-1且暴露出通道SE的另一端SE-2。汲極D與通道SE的另一端SE-2接觸。不同的是，薄膜電晶體TFT1更包括絕緣層106，而絕緣層106配置於閘極G與基板102之間。更進一步地說，第一源極S1、通道SE、阻擋層ESL、汲極D、絕緣層106、閘極G朝遠離基板102的方向依序堆疊。換言之，薄膜電晶體TFT1可為頂部閘極電晶體(Top gate TFT)。薄膜電晶體TFT1亦具有與薄膜電晶體TFT相同之功效及優點，於此便不再重述。
綜上所述，在本發明一實施例的薄膜電晶體及其製造方法中，由於薄膜電晶體的第一源極與汲極是分別形成在通道上下二側而分別與通道的二端接觸，因此通道不需如習知技術般保留被阻擋層的二接觸窗暴露出的接觸區。這樣一來，通道的有效長度便可大幅縮短，而利於薄膜電晶體面積的縮減。
此外，在本發明另一實施例的薄膜電晶體及其製造方法中，在形成汲極的同時，可於第一源極上形成與汲極斷開的第二源極。第二源極可在汲極形成的過程中可保護其下方的第一源極，而使第一源極在汲極形成的過程不易受損。如此一來，薄膜電晶體便可具有高良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
102‧‧‧基板
104‧‧‧絕緣層
A-A’‧‧‧剖線
D‧‧‧汲極
d‧‧‧閘極與通道的堆疊方向
TFT‧‧‧薄膜電晶體
ESL‧‧‧阻擋層
G‧‧‧閘極
L‧‧‧通道的有效長度
S1‧‧‧第一源極
S2‧‧‧第二源極
SE‧‧‧通道
SE-1‧‧‧通道的一端
SE-2‧‧‧通道的另一端

Claims (13)

  1. 一種薄膜電晶體的製造方法，包括：提供一基板；形成一閘極於該基板；形成一第一源極於該基板；形成一通道，該通道的一端與該第一源極接觸；在該通道的該端與該第一源極接觸之後，才形成一阻擋層，該阻擋層至少覆蓋該通道與該第一源極接觸的該端且暴露出該通道的另一端；以及形成一汲極，該汲極與該通道的該另一端接觸。
  2. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，更包括：在形成該汲極的同時，於該第一源極上形成一第二源極。
  3. 如申請專利範圍第2項所述的薄膜電晶體的製造方法，其中該第二源極完全地覆蓋該第一源極。
  4. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，更包括：形成一絕緣層，該絕緣層覆蓋該閘極。
  5. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，更包括：形成一絕緣層，該絕緣層覆蓋該第一源極、該通道、該阻擋層以及該汲極。
  6. 一種薄膜電晶體，包括：一基板；一第一源極，配置於該基板上； 一通道，該通道的一端與該第一源極接觸；一阻擋層，該阻擋層至少覆蓋該通道與該第一源極接觸的該端且暴露出該通道的另一端；一汲極，與該通道的該另一端接觸；以及一閘極，與該通道重疊，其中該第一源極與該閘極重疊的一部分、該通道與該閘極重疊的一部分以及該阻擋層與該閘極重疊的一部分朝遠離該基板的方向依序堆疊。
  7. 如申請專利範圍第6項所述的薄膜電晶體，其中該第一源極與該汲極分屬不同膜層。
  8. 如申請專利範圍第6項所述的薄膜電晶體，更包括：一第二源極，配置於該第一源極上且與該汲極屬於同一膜層。
  9. 如申請專利範圍第8項所述的薄膜電晶體，其中該第二源極完全地覆蓋該第一源極。
  10. 如申請專利範圍第8項所述的薄膜電晶體，其中該第二源極與該第一源極接觸。
  11. 如申請專利範圍第8項所述的薄膜電晶體，其中該第二源極與該第一源極切齊。
  12. 如申請專利範圍第6項所述的薄膜電晶體，更包括：一絕緣層，該閘極配置於該絕緣層與該基板之間。
  13. 如申請專利範圍第6項所述的薄膜電晶體，更包括：一絕緣層，該絕緣層配置於該閘極與該基板之間。
TW102126709A 2013-07-25 2013-07-25 薄膜電晶體及其製造方法 TWI520221B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102126709A TWI520221B (zh) 2013-07-25 2013-07-25 薄膜電晶體及其製造方法
US14/018,448 US8940590B1 (en) 2013-07-25 2013-09-05 Thin film transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102126709A TWI520221B (zh) 2013-07-25 2013-07-25 薄膜電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201505100A TW201505100A (zh) 2015-02-01
TWI520221B true TWI520221B (zh) 2016-02-01

Family

ID=52350671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126709A TWI520221B (zh) 2013-07-25 2013-07-25 薄膜電晶體及其製造方法

Country Status (2)

Country Link
US (1) US8940590B1 (zh)
TW (1) TWI520221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI387109B (zh) 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR20110107130A (ko) 2010-03-24 2011-09-30 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102023924B1 (ko) * 2012-05-24 2019-09-23 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 표시장치용 어레이기판 그리고 그 제조방법

Also Published As

Publication number Publication date
TW201505100A (zh) 2015-02-01
US20150028420A1 (en) 2015-01-29
US8940590B1 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
US11257849B2 (en) Display panel and method for fabricating the same
US8748897B2 (en) Array substrate for organic electroluminescent display device
WO2016026246A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置
JP2018061044A (ja) 薄膜トランジスタ基板
CN103972298B (zh) 薄膜晶体管及其制造方法
CN107658345B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN106935659B (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
US11271020B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI484271B (zh) 畫素結構及畫素結構的製作方法
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
TWI567871B (zh) 薄膜電晶體及其製造方法
US7923735B2 (en) Thin film transistor and method of manufacturing the same
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
TWI482239B (zh) 主動元件陣列基板及其製作方法
TWI520221B (zh) 薄膜電晶體及其製造方法
TW201515234A (zh) 主動元件及其製作方法
KR102522595B1 (ko) 트랜지스터 패널 및 그 제조 방법
US10396213B2 (en) Active device array substrate and manufacturing method thereof
US20150102345A1 (en) Active device and manufacturing method thereof
KR20150086022A (ko) 박막 트랜지스터 및 이의 제조 방법
TWM491180U (zh) 薄膜電晶體及畫素結構
TWI803311B (zh) 半導體裝置及其製造方法
CN112543997B (zh) 阵列基板及其制造方法
CN103413835B (zh) 薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees