TWM491180U - 薄膜電晶體及畫素結構 - Google Patents

薄膜電晶體及畫素結構 Download PDF

Info

Publication number
TWM491180U
TWM491180U TW103208055U TW103208055U TWM491180U TW M491180 U TWM491180 U TW M491180U TW 103208055 U TW103208055 U TW 103208055U TW 103208055 U TW103208055 U TW 103208055U TW M491180 U TWM491180 U TW M491180U
Authority
TW
Taiwan
Prior art keywords
channel
insulating layer
source
drain
gate
Prior art date
Application number
TW103208055U
Other languages
English (en)
Inventor
En-Chih Liu
Ying-Hui Chen
Ya-Ju Lu
Yen-Yu Huang
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW103208055U priority Critical patent/TWM491180U/zh
Priority to US14/453,616 priority patent/US20150325700A1/en
Publication of TWM491180U publication Critical patent/TWM491180U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜電晶體及畫素結構
本新型創作是有關於一種電子元件，且特別是有關於一種薄膜電晶體及畫素結構。
隨著顯示科技的發展，高解析度的顯示面板已成為現今顯示產品的主流。為製作出高解析度的顯示面板，每一畫素結構所佔的面積需縮小，且基於顯示面板透光度的考量，每一畫素結構的薄膜電晶體所佔的面積越小越好，以提升顯示面板的開口率(aperture ratio)。在習知技術中，薄膜電晶體包括閘極、源極、汲極以及通道。閘極與通道重疊。源極、汲極屬於同一膜層且分別設置於通道的相對二側。然而，受限於製程能力，源極與汲極之間的最小間距無法進一步縮減，而使得薄膜電晶體所佔的面積不易更進一步縮小。
本新型創作提供一種薄膜電晶體及畫素結構，其所佔面 積小。
本新型創作的薄膜電晶體配置於基板的承載面上。薄膜電晶體包括閘極、通道、第一絕緣層、源極、第二絕緣層以及汲極。閘極配置於基板的承載面上。承載面具有通過閘極的法線方向。通道配置於基板的承載面上且在法線方向上與閘極重疊。第一絕緣層配置於通道與閘極之間。源極覆蓋通道的一部份且與通道的一部份電性連接。在法線方向上通道位於源極與第一絕緣層之間。源極配置於第二絕緣層與通道之間。第二絕緣層具有第一開口。第一開口暴露通道的另一部份。汲極填入第二絕緣層的第一開口而與通道的另一部份電性連接。第二絕緣層位於汲極與源極之間。
本新型創作的畫素結構包括上述的薄膜電晶體以及與薄膜電晶體的汲極電性連接的畫素電極。
在本新型創作的一實施例中，上述的通道位於源極與基板之間，而閘極位於通道與基板之間。
在本新型創作的一實施例中，上述的源極和汲極的集合與閘極分別位於通道的不同二側，而閘極較源極和汲極的集合靠近基板。
在本新型創作的一實施例中，上述的源極在承載面上的正投影與汲極在承載面上的正投影實質上接觸。
在本新型創作的一實施例中，上述的通道的材質包括非晶矽或金屬氧化物半導體。
在本新型創作的一實施例中，上述的畫素結構更包括一第三絕緣層。第三絕緣層位於畫素電極與汲極之間。第三絕緣層具有第二開口。畫素電極填入第三絕緣層的第二開口而與汲極電性連接。
在本新型創作的一實施例中，上述的第一開口與第二開口實質上對齊。
在本新型創作的一實施例中，上述的第二絕緣層為單一個膜層，畫素電極直接覆蓋汲極以及第二絕緣層，且畫素電極超出汲極的部份與第二絕緣層接觸。
基於上述，在本新型創作一實施例的薄膜電晶體及畫素結構中，源極與汲極是配置在通道的同一側且分屬二個不同的膜層，因此源極與汲極在水平方向上的最短距離能夠不受製程能力限制。如此一來，源極與汲極在水平方向上的最短距離便能夠小於目前製程能力所能達成之同一膜層內的最小間距，從而薄膜電晶體的尺寸能夠明顯縮減，而有助於畫素結構應用於高解析度的顯示面板。
為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧基板
10a‧‧‧承載面
100、100’‧‧‧畫素結構
A-A’、B-B’‧‧‧剖線
D‧‧‧汲極
DL‧‧‧資料線
d1‧‧‧法線方向
d2‧‧‧水平方向
G‧‧‧閘極
GI1‧‧‧第一絕緣層
GI2‧‧‧第二絕緣層
GI3‧‧‧第三絕緣層
H1‧‧‧第一開口
H2‧‧‧第二開口
L‧‧‧距離
P‧‧‧畫素電極超出汲極的部份
PE、PE’‧‧‧畫素電極
S‧‧‧源極
SE-1‧‧‧通道的一部份
SE-2‧‧‧通道的另一部份
SE‧‧‧通道
SL‧‧‧掃描線
TFT‧‧‧薄膜電晶體
圖1A至圖1G為本創作一實施例之畫素結構製造流程的上視 示意圖。
圖2A至圖2G為分別對應於圖1A至圖1G的剖線A-A’所繪的畫素結構製造流程的剖視示意圖。
圖3A為本創作另一實施例之畫素結構的上視示意圖。
圖3B為對應於圖3A的剖線B-B’的畫素結構的剖視示意圖。
圖1A至圖1G為本創作一實施例之畫素結構製造流程的上視示意圖。圖2A至圖2G為分別對應於圖1A至圖1G的剖線A-A’所繪的畫素結構製造流程的剖視示意圖。需說明的是，為清楚起見，圖1A至圖1G省略圖2A至圖2G之基板10的繪示。請參照圖1A及圖2A，首先，提供基板10(標示於圖2A)。就光學特性而言，基板10可為透光基板或不透光/反射基板。透光基板的材質可選自玻璃、石英、有機聚合物、其他適當材料或其組合。不透光/反射基板的材質可選自導電材料、金屬、晶圓、陶瓷、其他適當材料或其組合。需說明的是，若基板10選用導電材料時，則需在基板10搭載畫素結構的構件之前，於基板10上形成一絕緣層(未繪示)，以避免基板10與畫素結構的構件之間發生短路的問題。就機械特性而言，基板10可為剛性基板或可撓性基板。剛性基板的材質可選自玻璃、石英、導電材料、金屬、晶圓、陶瓷、其他適當材料或其組合。可撓性基板的材質可選自超薄玻璃、有機聚合物(例如：塑膠)、其他適當材料或其組合。
接者，在基板10上形成閘極G。如圖1B所示，在本實施例中，可利用掃描線SL的一部分做為閘極G，但本新型創作不限於此，在其他實施例中，閘極G亦可呈其他適當樣態，例如：由掃描線SL向外擴展的導電區塊。閘極G一般是使用金屬材料，但本新型創作不限於此，在其他實施例中，閘極G亦可以使用其他導電材料(例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等)、或是金屬材料與其它導電材料的堆疊層。接著，形成第一絕緣層GI1(標示於圖2A)。第一絕緣層GI1的材質可選自無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、其它合適的材料、或上述的組合。
請參照圖1B及圖2B，接著，在第一絕緣層GI1上形成通道SE。詳言之，在本實施例中，可先在第一絕緣層GI1上形成一預通道(未繪示)，然後再對此預通道進行回火(annealing)製程，以形成通道SE。藉由回火製程，通道SE的電氣特性，例如：載子遷移率(mobility)，可大幅提升。通道SE可為單層或多層結構，其材質可選自非晶矽、多晶矽、微晶矽、單晶矽、金屬氧化物半導體材料[例如：氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)等]、其它合適的材料、或上述的組合。
請參照圖1C及圖2C，接著，在通道SE上形成源極S。源極S覆蓋通道SE的一部份SE-1(標示於圖2C)且與通道SE的一部份SE-1電性連接。在本實施例中，如圖1C所示，可利用資料線DL的一部分做為源極S，但本新型創作不限於此，在其他實施例中，源極S亦可呈其他適當樣態，例如：由資料線DL向通道SE延伸的導電區塊。源極S一般是使用金屬材料，然而，本新型創作不限於此，在其他實施例中，源極S亦可以使用其他導電材料(例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等)、或是金屬材料與其它導電材料的堆疊層。
請參照圖1D及圖2D，接著，在源極S上形成第二絕緣層GI2(標示於圖2D)。第二絕緣層GI2覆蓋源極S、通道SE的一部份SE-1以及第一絕緣層GI1，且具有暴露出通道SE的另一部份SE-2的第一開口H1。第二絕緣層GI2的材質可選自無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、其它合適的材料、或上述的組合。
請參照圖1E及圖2E，接著，在第二絕緣層GI2(標示於圖2D)上形成汲極D。汲極D填入第二絕緣層GI2的第一開口H1，而與通道SE的另一部份SE-2電性連接。於此便完成本實施例的薄膜電晶體TFT(標示於圖2D)。汲極D一般是使用金屬材料，但本新型創作不限於此，在其他實施例中，汲極D亦可以使用其他導電材料(例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等)、或是金屬材料與其它導電材料的堆疊 層。
請參照圖1F及圖2F，接著，在本實施例中，可選擇性地在汲極D上形成第三絕緣層GI3(標示於圖2F)。第三絕緣層GI3覆蓋部分的汲極D以及第二絕緣層GI2。第三絕緣層GI3具有一第二開口H2。第二開口H2暴露另一部分的汲極D。第三絕緣層GI3的材質可選自無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、其它合適的材料、或上述的組合。
請參照圖1G及圖2G，接著，在汲極D上形成畫素電極PE。在本實施例中，畫素電極PE可填入第三絕緣層GI3的第二開口H2而與汲極D電性連接。於此便完成了本實施例的畫素結構100。畫素電極PE可依實際需求設計為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。穿透式畫素電極的材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其它合適的氧化物、或者是上述至少二者的堆疊層。反射式畫素電極的材質包括具有高反射率的導電材料，例如：金屬等。半穿透半反射式畫素電極的材質包括高反射率導電材料與高透光率導電材料的組合。
畫素結構100配置於基板10的承載面10a(標示於圖2G)上。畫素結構100包括薄膜電晶體TFT以及與薄膜電晶體TFT之汲極D電性連接的畫素電極PE。薄膜電晶體TFT包括閘極G、第一絕緣層GI1、通道SE、源極S、第二絕緣層GI2以及汲極D。 基板10的承載面10a具有通過閘極G的法線方向d1。詳言之，若承載面10a為平面，則法線方向d1是指與承載面10a垂直的方向。若承載面10a為曲面，則法線方向d1是指與一參考切平面(未繪示)垂直的一方向，其中參考切平面與承載面10a相切且通過閘極G所在處。
閘極G與通道SE皆配置在基板10的承載面10a上。通道SE與閘極G在法線方向d1上重疊。第一絕緣層GI1(標示於圖2G)配置於通道SE與閘極G之間。在本實施例中，第一絕緣層GI1可全面性覆蓋閘極G以及基板10，而呈現一完整的絕緣圖形。然而，本新型創作不限於此，第一絕緣層GI1的圖形可視實際的需求做其他適當設計。
源極S覆蓋通道SE的一部份SE-1且與通道SE的一部份SE-1電性連接。在法線方向d1上通道SE位於源極S與第一絕緣層GI1之間。在本實施例中，源極S可直接覆蓋通道SE的一部份SE-1，而與通道SE的一部份SE-1電性接觸。然而，本新型創作不限於此，在其他實施例中，源極S亦可透過一歐姆接觸層(未繪示)或其他適當方式與通道SE的一部份SE-1電性連接。
第二絕緣層GI2覆蓋源極S與通道SE的一部分SE-1。源極S配置於第二絕緣層GI2與通道SE之間。第二絕緣層GI2具有第一開口H1。第一開口H1暴露通道SE的另一部份SE-2。汲極D填入第二絕緣層GI2的第一開口H1而與通道SE的另一部份SE-2電性連接。在本實施例中，部分的汲極D可直接覆蓋通道 SE的另一部份SE-2，而與通道SE的另一部份SE-2電性接觸。然而，本新型創作不限於此，在其他實施例中，汲極D亦可透過一歐姆接觸層(未繪示)或其他適當方式與通道SE的另一部份SE-2電性連接。
在本實施例中，通道SE可選擇性地位於源極S與基板10之間，且閘極G可選擇性地位於通道SE與基板10之間。源極S和與汲極D的集合與閘極G分別位於通道SE的不同二側，而閘極G可選擇性地較源極S和汲極D的集合靠近基板10。換言之，本實施例之薄膜電晶體TFT可選擇性地設計為底部閘極(Bottom gate)型薄膜電晶體。然而，本新型創作不限於此，在其他實施中，薄膜電晶體亦可設計為頂部閘極(Top gate)型或其他適當形式。
在本實施例中，畫素結構100可選擇性包括第三絕緣層GI3。第三絕緣層GI3位於畫素電極PE與汲極D之間。第三絕緣層GI3具有第二開口H2。畫素電極PE填入第二開口H2而與汲極D電性連接。值得一提的是，在本實施例中，第一開口H1與第二開口H2實質上可對齊。換言之，第一開口H1與第二開口H2可配置在基板10之同一區塊的上方，而不需配置在二個不同位置，從而薄膜電晶體TFT的尺寸能夠更進一步地縮減。
值得注意的是，在畫素結構100及薄膜電晶體TFT中，源極S配置於第二絕緣層GI2與通道SE之間，且第二絕緣層GI2配置於汲極D與源極S之間。換言之，源極S與汲極D是位在通道SE的同一側且分屬二個不同的膜層，因此源極S與汲極D在 垂直於法線方向d1的水平方向d2上的最短距離L能夠不受目前製程能力所能達到之同一膜層內最小間隙的限制。此時，源極S與汲極D在水平方向d2上的最短距離L能夠明顯地小於目前製程能力所能達成之同一膜層內最小間距，從而薄膜電晶體TFT所佔的面積能夠顯著地縮減，而有助於畫素結構100應用於高解析度的顯示面板中。
舉例而言，在本實施例中，源極S在承載面10a上的正投影與汲極D在承載面10a上的正投影實質上可接觸。更進一步地說，如圖1G所示，在本實施例中，源極S在承載面10a上的正投影與汲極D在承載面10a上的正投影可剛好相接而不重疊。意即，源極S與汲極D在水平方向d2上的最短距離L可縮減至0。需說明的是，本新型創作並不限制源極S在承載面10a上的正投影與汲極D在承載面10a上的正投影一定要剛好相接，在其他實施例中，源極S在承載面10a上的正投影與汲極D在承載面10a上的正投影亦可分離或相重疊。凡其源極與汲極是位在通道的同一側且分屬二個不同的膜層而使源極與汲極在水平方向上的最短距離能夠縮減的薄膜電晶體及畫素結構均在本新型創作所欲保護的範疇內。
此外，更值得一提的是，如圖2B至圖2E所示，在本新型創作一實施例中，源極S與汲極D是在通道SE製作完成後才形成，因此當預通道(未繪示)進行回火製程以形成通道SE時，源極S與汲極D並不會受到回火製程中的高溫影響，而產生氧化問 題，從而本實施例的薄膜電晶體TFT及畫素結構100更具有品質優良穩定的優點。
圖3A為本創作另一實施例之畫素結構的上視示意圖。圖3B為對應於圖3A的剖線B-B’的畫素結構的剖視示意圖。需說明的是，為清楚起見，圖3A省略圖3B之基板10的繪示。請參照圖3A及圖3B，圖3A及圖3B的畫素結構100’與圖1G及圖2G的畫素結構100類似，因此相同或相對應的元件以相同或相對應的標號表示。畫素結構100’與畫素結構100主要的差異在於：畫素結構100’較畫素結構100少了第三絕緣層GI3。以下主要就此差異處做說明，二者相同之處便不再重述。
請參照圖3A及圖3B，畫素結構100’配置於基板10的承載面10a上。畫素結構100’包括薄膜電晶體TFT以及與薄膜電晶體TFT汲極D電性連接的畫素電極PE’。薄膜電晶體TFT包括閘極G、第一絕緣層GI1、通道SE、源極S、第二絕緣層GI2以及汲極D。閘極G配置於基板10的承載面10a上。承載面10a具有通過閘極G的法線方向d1。通道SE配置於基板10的承載面10a上且在承載面10a的法線方向d1上與閘極G重疊。第一絕緣層GI1配置於通道SE與閘極G之間。源極S覆蓋通道SE的一部份SE-1且與通道SE的一部份SE-1電性連接。在法線方向d1上通道SE位於源極S與第一絕緣層GI1之間。源極S配置於第二絕緣層GI2與通道SE之間。第二絕緣層GI2具有第一開口H1。第一開口H1暴露通道SE的另一部份SE-2。在圖3B的實施例中， 第二絕緣層GI2例如為單一個膜層，但本新型創作不以此為限，在其他實施例中，第二絕緣層亦可由多個絕緣膜層堆疊而成。汲極D填入第二絕緣層GI2的第一開口H1而與通道SE的另一部份SE-2電性連接。第二絕緣層GI2位於汲極D與源極S之間。與畫素結構100不同是，畫素結構100’可不包括第三絕緣層GI3，而畫素電極PE’可直接覆蓋汲極D以及第二絕緣層GI2。更進一步地說，畫素電極PE’超出汲極D的部份P(標示於圖3B)可與第二絕緣層GI2接觸。
畫素結構100’除了具有與畫素結構100相同的優點之外，由於畫素結構100’可省略第三絕緣層GI3，因此畫素結構100’製程所需的光罩數量較畫素結構100製程所需的光罩數量減少一個，從而畫素結構100’更具有低製造成本的優勢。
綜上所述，在本新型創作一實施例的薄膜電晶體及畫素結構中，源極與汲極是配置在通道的同一側且分屬二個不同的膜層，因此源極與汲極在水平方向上的最短距離能夠不受製程能力限制。如此一來，源極與汲極在水平方向上的最短距離便能夠小於目前製程能力所能達成之同一膜層內的最小間距，從而薄膜電晶體的所佔的面積能夠明顯縮減，而有助於畫素結構應用於高解析度的顯示面板。
雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新 型創作的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基板
10a‧‧‧承載面
100‧‧‧畫素結構
A-A’‧‧‧剖線
D‧‧‧汲極
d1‧‧‧法線方向
d2‧‧‧水平方向
G‧‧‧閘極
GI1‧‧‧第一絕緣層
GI2‧‧‧第二絕緣層
GI3‧‧‧第三絕緣層
H1‧‧‧第一開口
H2‧‧‧第二開口
L‧‧‧距離
PE‧‧‧畫素電極
S‧‧‧源極
SE-1‧‧‧通道的一部份
SE-2‧‧‧通道的另一部份
SE‧‧‧通道
TFT‧‧‧薄膜電晶體

Claims (10)

  1. 一種薄膜電晶體，配置於一基板的一承載面上，該薄膜電晶體包括：一閘極，配置於該基板的該承載面上，該承載面具有通過該閘極的一法線方向；一通道，配置於該基板的該承載面上且在該法線方向上與該閘極重疊；一第一絕緣層，配置於該通道與該閘極之間；一源極，覆蓋該通道的一部份且與該通道的該部份電性連接，在該法線方向上該通道位於該源極與該第一絕緣層之間；一第二絕緣層，該源極配置於該第二絕緣層與該通道之間，該第二絕緣層具有一第一開口，該第一開口暴露該通道的另一部份；以及一汲極，填入該第二絕緣層的該第一開口而與該通道的該另一部份電性連接，該第二絕緣層位於該汲極與該源極之間。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中該通道位於該源極與該基板之間，而該閘極位於該通道與該基板之間。
  3. 如申請專利範圍第1項所述的薄膜電晶體，其中該源極和該汲極的集合與該閘極分別位於該通道的不同二側，而該閘極較該源極和該汲極的集合靠近該基板。
  4. 如申請專利範圍第1項所述的薄膜電晶體，其中該源極在該承載面上的正投影與該汲極在該承載面上的正投影實質上接 觸。
  5. 如申請專利範圍第1項所述的薄膜電晶體，其中該通道的材質包括非晶矽或金屬氧化物半導體。
  6. 一種畫素結構，配置於一基板的一承載面上，該畫素結構包括：一薄膜電晶體，包括：一閘極，配置於該基板的該承載面上，該承載面具有通過該閘極的一法線方向；一通道，配置於該基板的該承載面上且在該承載面的一法線方向上與該閘極重疊；一第一絕緣層，配置於該通道與該閘極之間；一源極，覆蓋該通道的一部份且與該通道的該部份電性連接，在該法線方向上該通道位於該源極與該第一絕緣層之間；一第二絕緣層，該源極配置於該第二絕緣層與該通道之間，該第二絕緣層具有一第一開口，該第一開口暴露該通道的另一部份；以及一汲極，填入該第二絕緣層的該第一開口而與該通道的該另一部份電性連接，該第二絕緣層位於該汲極與該源極之間；以及一畫素電極，與該薄膜電晶體的該汲極電性連接。
  7. 如申請專利範圍第6項所述的畫素結構，更包括： 一第三絕緣層，位於該畫素電極與該汲極之間，該第三絕緣層具有一第二開口，該畫素電極填入該第三絕緣層的該第二開口而與該汲極電性連接。
  8. 如申請專利範圍第7項所述的畫素結構，其中該第一開口與該第二開口實質上對齊。
  9. 如申請專利範圍第6項所述的畫素結構，其中該第二絕緣層為單一個膜層，該畫素電極直接覆蓋該汲極以及該第二絕緣層，且該畫素電極超出該汲極的部份與該第二絕緣層接觸。
  10. 如申請專利範圍第6項所述的畫素結構，其中該源極和該汲極的集合與該閘極分別位於該通道的不同二側，而該閘極較該源極和該汲極的集合靠近該基板。
TW103208055U 2014-05-08 2014-05-08 薄膜電晶體及畫素結構 TWM491180U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103208055U TWM491180U (zh) 2014-05-08 2014-05-08 薄膜電晶體及畫素結構
US14/453,616 US20150325700A1 (en) 2014-05-08 2014-08-07 Thin film transistor and pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103208055U TWM491180U (zh) 2014-05-08 2014-05-08 薄膜電晶體及畫素結構

Publications (1)

Publication Number Publication Date
TWM491180U true TWM491180U (zh) 2014-12-01

Family

ID=52576219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103208055U TWM491180U (zh) 2014-05-08 2014-05-08 薄膜電晶體及畫素結構

Country Status (2)

Country Link
US (1) US20150325700A1 (zh)
TW (1) TWM491180U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3273485A4 (en) * 2015-03-18 2019-04-03 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, MATRIX SUBSTRATE, AND DISPLAY APPARATUS

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111469200B (zh) * 2020-05-21 2022-01-25 嘉兴安基新材料科技有限公司 一种硬质聚氨酯管件保温层制作加工系统及制作加工工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI388014B (zh) * 2009-03-06 2013-03-01 Chunghwa Picture Tubes Ltd 薄膜電晶體之製造方法
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5891492B2 (ja) * 2011-06-22 2016-03-23 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
JP5520897B2 (ja) * 2011-08-11 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
TWI471672B (zh) * 2012-07-04 2015-02-01 Chunghwa Picture Tubes Ltd 顯示面板的畫素結構及其製造方法
JP2014228834A (ja) * 2013-05-27 2014-12-08 株式会社ジャパンディスプレイ 液晶表示装置
WO2015107606A1 (ja) * 2014-01-15 2015-07-23 株式会社Ｊｏｌｅｄ 表示装置及び薄膜トランジスタ基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3273485A4 (en) * 2015-03-18 2019-04-03 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME, MATRIX SUBSTRATE, AND DISPLAY APPARATUS

Also Published As

Publication number Publication date
US20150325700A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
US10895774B2 (en) Array substrate, manufacturing method, display panel and display device
CN109273404B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
JP2016194703A (ja) 表示装置及びその製造方法
US8119465B1 (en) Thin film transistor and method for fabricating the same
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US10340389B2 (en) Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
JP2019511831A5 (zh)
JP2019511831A (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
TW201338102A (zh) 主動元件及主動元件陣列基板
CN103972298A (zh) 薄膜晶体管及其制造方法
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
TWI497689B (zh) 半導體元件及其製造方法
TW201611298A (zh) 雙薄膜電晶體及其製造方法
US20170200426A1 (en) Display panel and display apparatus
TWI555183B (zh) 薄膜電晶體以及畫素結構
KR102586938B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
US9640554B2 (en) Pixel structure
US9337349B2 (en) Thin film transistor with a ring-shaped hole of a stopper layer and pixel structure having the thin film transistor
US9373683B2 (en) Thin film transistor
TW201503374A (zh) 氧化物半導體薄膜電晶體
WO2015096369A1 (zh) 阵列基板及其制造方法、显示装置
TWM491180U (zh) 薄膜電晶體及畫素結構

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees