TW201503374A - 氧化物半導體薄膜電晶體 - Google Patents

氧化物半導體薄膜電晶體 Download PDF

Info

Publication number
TW201503374A
TW201503374A TW102123470A TW102123470A TW201503374A TW 201503374 A TW201503374 A TW 201503374A TW 102123470 A TW102123470 A TW 102123470A TW 102123470 A TW102123470 A TW 102123470A TW 201503374 A TW201503374 A TW 201503374A
Authority
TW
Taiwan
Prior art keywords
oxide
electrode
oxide semiconductor
thin film
film transistor
Prior art date
Application number
TW102123470A
Other languages
English (en)
Inventor
Chin-Hai Huang
Bo-Jhang Sun
Szu-Chi Huang
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW102123470A priority Critical patent/TW201503374A/zh
Priority to US14/020,900 priority patent/US8937308B1/en
Publication of TW201503374A publication Critical patent/TW201503374A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種氧化物半導體薄膜電晶體,包括基板、閘極電極、氧化物半導體層、閘極介電層、氧化物源極電極、氧化物汲極電極與金屬連接元件。閘極介電層係至少部分設置於閘極電極與氧化物半導體層之間。氧化物源極電極與氧化物汲極電極係分別至少部分設置於氧化物半導體層與基板之間。金屬連接元件係設置於基板上,且金屬連接元件係於垂直於基板之垂直投影方向上與氧化物源極電極重疊。金屬連接元件於垂直投影方向上不與氧化物半導體層重疊,且金屬連接元件在與氧化物源極電極互相重疊之區域係直接與氧化物源極電極接觸而形成電性連接。

Description

氧化物半導體薄膜電晶體
本發明係關於一種薄膜電晶體,尤指一種具有以氧化物形成之源極電極與汲極電極的氧化物半導體薄膜電晶體。
近年來,各種平面顯示器之應用發展迅速,各類生活用品例如電視、行動電話、汽機車、甚至是冰箱,都可見與平面顯示器互相結合之應用。而薄膜電晶體(thin film transistor,TFT)係一種廣泛應用於平面顯示器技術之半導體元件,例如應用在液晶顯示器(liquid crystal display,LCD)、有機發光二極體(organic light emitting diode,OLED)顯示器及電子紙(electronic paper,E-paper)等顯示器中。薄膜電晶體係利用來提供電壓或電流的切換,以使得各種顯示器中的顯示畫素可呈現出亮、暗以及灰階的顯示效果。
目前顯示器業界使用之薄膜電晶體可根據使用之半導體層材料來做區分,包括非晶矽薄膜電晶體(amorphous silicon TFT,a-Si TFT)、多晶矽薄膜電晶體(poly silicon TFT)以及氧化物半導體薄膜電晶體(oxide semiconductor TFT)。氧化物半導體薄膜電晶體具有電子遷移率較非晶矽薄膜電晶體高以及製程較多晶矽薄膜電晶體簡化等優點,故被視為有機會可取代目前主流之非晶矽薄膜電晶體。由於氧化物半導體層的材料特性容易受到環境或其他製程時的狀況影響其電性,因此於一般傳統的背通道蝕刻(back channel etch,BCE)結構下,先形成的氧化物半導體層容易於後續製程例如金屬源極與汲極電極的製程中遭到破壞而影響到其電性。因此,目前業界亦有使用共平面(coplanar) 的結構,也就是先形成金屬源極電極與金屬汲極電極,然後再形成氧化物半導體層以避免氧化物半導體層被破壞。如第1圖所示,在習知的氧化物半導體薄膜電晶體100中,閘極電極120G、閘極介電層130、金屬源極電極140S以及金屬汲極電極140D係依序形成於基板110上,而氧化物半導體層150係於金屬源極電極140S以及金屬汲極電極140D形成之後再形成於金屬源極電極140S、金屬汲極電極140D以及金屬源極電極140S與金屬汲極電極140D之間未被覆蓋之閘極介電層130之上。一畫素電極170可與一保護層未覆蓋之金屬汲極140D接觸以形成電性連接。雖然在此結構下,氧化物半導體層150可避免受到金屬源極電極140S與金屬汲極電極140D的製程影響,但由於一般來說金屬源極電極140S與金屬汲極電極140D的厚度較厚,且金屬源極電極140S與金屬汲極電極140D的邊緣容易受到蝕刻狀況變異的影響而產生不平坦的狀況,故容易使得後續形成之氧化物半導體層150於金屬源極電極140S與金屬汲極電極140D的邊緣處發生覆蓋不良或甚至於斷裂等問題而嚴重影響到氧化物半導體薄膜電晶體100的良率與電性表現。此外,氧化物半導體層150與金屬源極電極140S以及金屬汲極電極140D之間較高的接觸阻抗亦對於氧化物半導體薄膜電晶體100的電性表現有所影響。
本發明之主要目的之一在於提供一種氧化物半導體薄膜電晶體,以氧化物導電材料形成氧化物源極電極與氧化物汲極電極,並搭配底部接觸氧化物半導體層之共平面薄膜電晶體結構,使得氧化物半導體層可避免受到源極電極與汲極電極製程的影響、避免氧化物半導體層受到金屬源極與金屬汲極之邊緣狀況影響且降低氧化物半導體層與源極/汲極之間的接觸阻抗,故可藉此達到提升良率以及改善氧化物半導體薄膜電晶體之電性表現等目的。
為達上述目的,本發明之一較佳實施例提供一種氧化物半導體薄 膜電晶體,包括一基板、一閘極電極、一氧化物半導體層、一閘極介電層、一氧化物源極電極、一氧化物汲極電極以及一金屬連接元件。閘極電極與氧化物半導體層係設置於基板上。閘極介電層係至少部分設置於閘極電極與氧化物半導體層之間。氧化物源極電極與氧化物汲極電極係分別至少部分設置於氧化物半導體層與基板之間。金屬連接元件係設置於基板上,且金屬連接元件係於一垂直於基板之垂直投影方向上與氧化物源極電極重疊。金屬連接元件於垂直投影方向上不與氧化物半導體層重疊,且金屬連接元件在與氧化物源極電極互相重疊之區域係直接與氧化物源極電極接觸而形成電性連接。
100‧‧‧氧化物半導體薄膜電晶體
110‧‧‧基板
120G‧‧‧閘極電極
130‧‧‧閘極介電層
140D‧‧‧金屬汲極電極
140S‧‧‧金屬源極電極
150‧‧‧氧化物半導體層
160‧‧‧保護層
170‧‧‧畫素電極
200‧‧‧氧化物半導體薄膜電晶體
210‧‧‧基板
220‧‧‧第一金屬層
220G‧‧‧閘極電極
230‧‧‧閘極介電層
240‧‧‧第二金屬層
240L‧‧‧金屬連接元件
245‧‧‧圖案化光阻層
245A‧‧‧第一厚度區
245B‧‧‧第二厚度區
250‧‧‧氧化物導電層
250D‧‧‧氧化物汲極電極
250S‧‧‧氧化物源極電極
260‧‧‧氧化物半導體層
270‧‧‧保護層
270V‧‧‧第一接觸開口
280‧‧‧畫素電極
300‧‧‧氧化物半導體薄膜電晶體
400‧‧‧氧化物半導體薄膜電晶體
470V‧‧‧第二接觸開口
L1‧‧‧曲線
L2‧‧‧曲線
L3‧‧‧曲線
Z‧‧‧垂直投影方向
第1圖繪示了習知之氧化物半導體薄膜電晶體的示意圖。
第2圖與第3圖繪示了本發明之第一較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。
第4圖繪示了本發明之氧化物半導體薄膜電晶體的汲極電流-閘極電壓關係曲線。
第5圖至第9圖繪示了本發明之第二較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。
第10圖繪示了本發明之第三較佳實施例之氧化物半導體薄膜電晶體的示意圖。
請參考第2圖與第3圖。第2圖與第3圖繪示了本發明之第一較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。為了方便說明,本發明之各圖式僅為示意以更容易了解本發明,其詳細的比例可依照設計的需求進行調整。如第2圖與第3圖所示,本實施例提供一種氧化物半導體薄膜電晶體的製作方法,包括下列步驟。首先,如第2圖所示,提供一基板210。 基板210可包括硬質基板例如玻璃基板與陶瓷基板或可撓式基板(flexible substrate)例如塑膠基板或其他適合材料所形成之基板。然後於基板210上依序形成一閘極電極220G、一閘極介電層230以及一金屬連接元件240L。其中,閘極電極220G可由對一第一金屬層220進行圖案化製程例如微影蝕刻製程而形成,而金屬連接元件240L可由對一第二金屬層240進行圖案化而形成,但並不以此為限。第一金屬層220與第二金屬層240之材料可包括金屬材料例如鋁、銅、銀、鉻、鈦、鉬之其中至少一者、上述材料之複合層或上述材料之合金,但並不以此為限。此外,金屬連接元件240L係於垂直於基板210之垂直投影方向Z上不與閘極電極220G重疊。
然後,如第3圖所示,於閘極介電層230上形成一氧化物源極電極250S與一氧化物汲極電極250D。氧化物源極電極250S與一氧化物汲極電極250D可由對一氧化物導電層250進行圖案化製程例如微影蝕刻製程而形成,但並不以此為限。氧化物導電層250的材料可包括氧化物導電材料例如氧化銦錫(indium tin oxide,ITO)、氧化銦鋅(indium zinc oxide,IZO)與氧化鋁鋅(aluminum zinc oxide,AZO)或其他適合之氧化物導電材料。接著,再依序形成一氧化物半導體層260、一保護層270以及一畫素電極280。氧化物半導體層260之材料可包括II-VI族化合物(例如氧化鋅,ZnO)、II-VI族化合物摻雜鹼土金屬(例如氧化鋅鎂,ZnMgO)、II-VI族化合物摻雜IIIA族元素(例如氧化銦鎵鋅,IGZO)、II-VI族化合物摻雜VA族元素(例如氧化錫銻,SnSbO2)、II-VI族化合物摻雜VIA族元素(例如氧化硒化鋅,ZnSeO)、II-VI族化合物摻雜過渡金屬(例如氧化鋅鋯,ZnZrO),或其他之藉由以上提及之元素總類混合搭配形成之具有半導體特性之氧化物,但並不以此為限。保護層270與閘極介電層230的材料可分別包括無機材料例如氮化矽(silicon nitride)、氧化矽(silicon oxide)與氮氧化矽(silicon oxynitride)、有機材料例如丙烯酸類樹脂(acrylic resin)或其它適合之材料。畫素電極280的材料可包括氧化銦錫、氧化銦鋅、氧化 鋁鋅或其他適合之透明導電材料。
如第3圖所示,本實施例提供一種氧化物半導體薄膜電晶體200,其包括基板210、閘極電極220G、閘極介電層230、氧化物源極電極250S、氧化物汲極電極250D、氧化物半導體層260以及金屬連接元件240L。閘極電極220G與氧化物半導體層260係設置於基板210上。閘極介電層230係至少部分設置於閘極電極220G與氧化物半導體層260之間。氧化物源極電極250S與氧化物汲極電極250D係分別至少部分設置於氧化物半導體層260與基板210之間。此種先形成氧化物源極電極250S與氧化物汲極電極250D,再形成氧化物半導體層260,以使得氧化物源極電極250S與氧化物汲極電極250D可於氧化物半導體層260的底部形成接觸的薄膜電晶體結構,一般稱為共平面(coplanar)式薄膜電晶體結構。由於氧化物源極電極250S與氧化物汲極電極250D係較氧化物半導體層260先形成,因此可避免氧化物源極電極250S與氧化物汲極電極250D之製程對於氧化物半導體層260產生不良影響。此外,氧化物源極電極250S與氧化物汲極電極250D之厚度係與氧化物半導體層260的厚度較接近(一般約在50至100奈米左右),故氧化物半導體層260於氧化物源極電極250S與氧化物汲極電極250D的邊緣處較無爬坡斷線等問題。氧化物源極電極250S與氧化物汲極電極250D係與氧化物半導體層260同為氧化物材料而具有較接近的能階,故可降低氧化物源極電極250S與氧化物半導體層260之間以及氧化物汲極電極250D與氧化物半導體層260之間的接觸阻抗。
然而,由於一般的氧化物導電材料的電阻率仍高於金屬材料的電阻率,故本實施例之氧化物半導體薄膜電晶體200可利用設置於基板210上之金屬連接元件240L與氧化物源極電極250S電性連接,用以降低傳遞源極訊號時所受到的阻抗影響。因此,金屬連接元件240L可包括例如陣列基板中 的資料線或其他與資料線相電性連接之連接元件,用以將資料線之源極訊號傳遞至氧化物源極電極250S,但並不以此為限。值得說明的是,由於金屬連接元件240L係形成於氧化物半導體層260之前,且金屬連接元件240L於垂直投影方向Z上不與氧化物半導體層260重疊,故金屬連接元件240L的製程並不會對於氧化物半導體層260產生影響且氧化物半導體層260亦不會被金屬連接元件240L的邊緣地形狀況所影響。此外,在本實施例中,氧化物源極電極250S係於金屬連接元件240L之後形成而覆蓋於其上,故金屬連接元件240L係設置於氧化物源極電極250S與基板210之間,且金屬連接元件240L係於垂直投影方向Z上與氧化物源極電極250S重疊且直接接觸。換句話說,金屬連接元件240L在與氧化物源極電極250S互相重疊之區域係均直接與氧化物源極電極250S接觸而形成電性連接。
如第3圖所示,氧化物半導體薄膜電晶體200可更包括保護層270、一第一接觸開口270V以及畫素電極280。保護層270係覆蓋閘極電極220G、閘極介電層230、氧化物半導體層260、氧化物源極電極250S、氧化物汲極電極250D以及金屬連接元件240L。閘極電極220G係設置於基板210與閘極介電層230之間,第一接觸開口270V係設置於保護層270中且至少部分暴露氧化物汲極電極250D。畫素電極280係設置於保護層270上,且畫素電極280透過第一接觸開口270V與氧化物汲極電極250D電性連接。由於氧化物汲極電極250D可與畫素電極280同為氧化物導電材料而具有接近的能階,故亦可降低氧化物汲極電極250D與畫素電極280之間的接觸阻抗。在本發明中,利用氧化物源極電極250S/氧化物汲極電極250D與氧化物半導體層260進行搭配,除了有利於製程方面的良率提升,對於氧化物半導體薄膜電晶體200的電性表現亦有明顯的提升。舉例來說,請參考第4圖。第4圖繪示了本發明之氧化物半導體薄膜電晶體與兩對照組之氧化物半導體薄膜電晶體的汲極電流-閘極電壓關係曲線之比較示意圖。其中第4圖之X軸為閘 極電壓,單位為伏特(volt,V),Y軸為汲極電流,單位為安培(ampere,A)。曲線L1為本發明之氧化物半導體薄膜電晶體之關係曲線,曲線L2為一以鉬-鉭合金(MoTa alloy)作為源極/汲極材料之氧化物半導體薄膜電晶體的關係曲線,而曲線L3為一以鉬-鈮合金(MoNb alloy)作為源極/汲極材料之氧化物半導體薄膜電晶體的關係曲線。如第4圖所示,本發明之使用氧化物源極電極與氧化物汲極電極之氧化物半導體薄膜電晶體相較於使用一般金屬源極/汲極電極之對照組的氧化物半導體薄膜電晶體來說,其在開電流(Ion)、關電流(Ioff)以及臨界電壓(threshold voltage,Vth)等一般衡量薄膜電晶體電性表現的指標上均明顯優於對照組的表現。因此,本發明之氧化物半導體薄膜電晶體的電性表現因為使用氧化物導電材料形成源極/汲極電極而有明顯的提升。
請參考第5圖至第9圖。第5圖至第9圖繪示了本發明之第二較佳實施例之氧化物半導體薄膜電晶體的製作方法示意圖。本實施例提供一種氧化物半導體薄膜電晶體的製作方法,包括下列步驟。首先,如第5圖所示,於基板210上依序形成閘極電極220G、閘極介電層230、氧化物導電層250、第二金屬層240以及一圖案化光阻層245。圖案化光阻層245可藉由一灰階光罩(gray-tone mask or half-tone mask)形成而具有不同的厚度,但並不以此為限。更明確地說,圖案化光阻層245可於一第一厚度區245A具有一較厚的厚度而於一第二厚度區245B具有一較薄的厚度。藉由具有不同厚度之圖案化光阻層245可同時對氧化物導電層250與第二金屬層240進行圖案化製程,故可達到減少光罩數目與減少黃光製程的目的。進一步說明,如第6圖所示,本實施例之製作方法可先利用圖案化光阻層245先將未被圖案化光阻層245覆蓋之氧化物導電層250與第二金屬層240移除,以形成氧化物源極電極250S與氧化物汲極電極250D。接著,如第7圖所示,進行一光阻灰化製程(ashing process)以移除位於第二厚度區245B之圖案化光阻層245但保留第一厚度區245A之圖案化光阻層245。然後,如第8圖所示,將第二厚度區245B中未 被圖案化光阻層245覆蓋之第二金屬層240移除以形成金屬連接元件240L。接著,如第9圖所示,移除金屬連接元件240L上的光阻層(圖未示)之後,再依序形成氧化物半導體層260、保護層270、第一接觸開口270V以及畫素電極280。
如第9圖所示,本實施例提供一種氧化物半導體薄膜電晶體300,與上述第一較佳實施例不同的是,在氧化物半導體薄膜電晶體300中,氧化物源極電極250S與氧化物汲極電極250D係先於金屬連接元件240L形成,故氧化物源極電極250S係至少部分設置於金屬連接元件240L與基板210之間。然而,由於金屬連接元件240L、氧化物源極電極250S與氧化物汲極電極250D係形成於氧化物半導體層260之前,且金屬連接元件240L於垂直投影方向Z上不與氧化物半導體層260重疊,故金屬連接元件240L以及氧化物源極電極250S與氧化物汲極電極250D的製程並不會對於氧化物半導體層260產生影響且氧化物半導體層260亦不會被金屬連接元件240L的邊緣地形狀況所影響。金屬連接元件240L在與氧化物源極電極250S互相重疊之區域係均直接與氧化物源極電極250S接觸而形成電性連接,且氧化物源極電極250S係與金屬連接元件240L之底部接觸而形成電性連接,故氧化物源極電極250S亦不會因為金屬連接元件240L之邊緣地形不佳而影響到氧化物源極電極250S與金屬連接元件240L之間的電性連接狀況。本實施例之氧化物半導體薄膜電晶體300除了氧化物源極電極250S與金屬連接元件240L之間的設置順序外,其餘各部件的設置狀況以及材料特性係與上述第一較佳實施例相似,故在此並不再贅述。
請參考第10圖。第10圖繪示了本發明之第三較佳實施例之氧化物半導體薄膜電晶體的示意圖。如第10圖所示,本實施例提供一種氧化物半導體薄膜電晶體400,與上述第一較佳實施例不同之處在於氧化物半導體薄 膜電晶體400更包括一第二接觸開口470V,閘極介電層230係設置於基板210與閘極電極220G之間,而氧化物半導體層260、氧化物源極電極250S、氧化物汲極電極250D以及金屬連接元件240L係設置於閘極介電層230與基板210之間。第二接觸開口470V係設置於保護層270以及閘極介電層230中且至少部分暴露氧化物汲極電極250D,畫素電極280係設置於保護層270上,且畫素電極280係透過第二接觸開口470V與氧化物汲極電極250D電性連接。換句話說,金屬連接元件240L、氧化物源極電極250S/氧化物汲極電極250D以及氧化物半導體層260係先依序形成於基板210上,然後再形成閘極介電層230以覆蓋金屬連接元件240L、氧化物源極電極250S/氧化物汲極電極250D以及氧化物半導體層260。閘極電極220G係形成於閘極介電層230之上,並於保護層270形成之後再於保護層270與閘極介電層230中形成第二接觸開口470V。本實施例之氧化物半導體薄膜電晶體400可視為一頂部閘極(top-gate)之薄膜電晶體結構,而上述第一較佳實施例之氧化物半導體薄膜電晶體200與第二較佳實施例之氧化物半導體薄膜電晶體300則可視為底部閘極(bottom-gate)之薄膜電晶體結構。另請注意,在本發明之另一較佳實施例中亦可視需要以頂部閘極的方式搭配如上述第二較佳實施例之先形成氧化物源極電極250S而後形成金屬連接元件240L的方式形成氧化物半導體薄膜電晶體。
綜上所述,本發明之氧化物半導體薄膜電晶體係以氧化物導電材料形成氧化物源極電極與氧化物汲極電極,並搭配底部接觸氧化物半導體層之共平面薄膜電晶體結構,使得氧化物半導體層可避免受到源極電極與汲極電極製程的影響,且可避免氧化物半導體層因為金屬源極與金屬汲極之邊緣狀況不佳而影響到其電性表現。此外,氧化物源極電極與氧化物汲極電極亦可用以降低氧化物半導體層與源極/汲極之間的接觸阻抗,故本發明可達到提升良率以及改善氧化物半導體薄膜電晶體之電性表現等目的。
200‧‧‧氧化物半導體薄膜電晶體
210‧‧‧基板
220‧‧‧第一金屬層
220G‧‧‧閘極電極
230‧‧‧閘極介電層
240‧‧‧第二金屬層
240L‧‧‧金屬連接元件
250‧‧‧氧化物導電層
250D‧‧‧氧化物汲極電極
250S‧‧‧氧化物源極電極
260‧‧‧氧化物半導體層
270‧‧‧保護層
270V‧‧‧第一接觸開口
280‧‧‧畫素電極
Z‧‧‧垂直投影方向

Claims (9)

  1. 一種氧化物半導體薄膜電晶體,包括:一基板;一閘極電極,設置於該基板上;一氧化物半導體層,設置於該基板上;一閘極介電層,至少部分設置於該閘極電極與該氧化物半導體層之間;一氧化物源極電極與一氧化物汲極電極,其中該氧化物源極電極與該氧化物汲極電極係分別至少部分設置於該氧化物半導體層與該基板之間;以及一金屬連接元件,設置於該基板上,其中該金屬連接元件係於一垂直於該基板之垂直投影方向上與該氧化物源極電極重疊,該金屬連接元件於該垂直投影方向上不與該氧化物半導體層重疊,且該金屬連接元件在與該氧化物源極電極互相重疊之區域係直接與該氧化物源極電極接觸而形成電性連接。
  2. 如請求項1所述之氧化物半導體薄膜電晶體,其中該金屬連接元件係設置於該氧化物源極電極與該基板之間。
  3. 如請求項1所述之氧化物半導體薄膜電晶體,其中該氧化物源極電極係至少部分設置於該金屬連接元件與該基板之間。
  4. 如請求項1所述之氧化物半導體薄膜電晶體,更包括一畫素電極與該氧化物汲極電極電性連接。
  5. 如請求項4所述之氧化物半導體薄膜電晶體,更包括一保護層以及一第一接觸開口,其中該保護層係覆蓋該閘極電極、該閘極介電層、該氧化物半 導體層、該氧化物源極電極、該氧化物汲極電極以及該金屬連接元件,該閘極電極係設置於該基板與該閘極介電層之間,該第一接觸開口係設置於該保護層中且至少部分暴露該氧化物汲極電極,該畫素電極係設置於該保護層上,且該畫素電極係透過該第一接觸開口與該氧化物汲極電極電性連接。
  6. 如請求項4所述之氧化物半導體薄膜電晶體,更包括一保護層以及一第二接觸開口,其中該保護層係覆蓋該閘極電極、該閘極介電層、該氧化物半導體層、該氧化物源極電極、該氧化物汲極電極以及該金屬連接元件,該閘極介電層係設置於該基板與該閘極電極之間,該第二接觸開口係設置於該保護層以及該閘極介電層中且至少部分暴露該氧化物汲極電極,該畫素電極係設置於該保護層上,且該畫素電極係透過該第二接觸開口與該氧化物汲極電極電性連接。
  7. 如請求項1所述之氧化物半導體薄膜電晶體,其中該金屬連接元件包括一資料線。
  8. 如請求項1所述之氧化物半導體薄膜電晶體,其中該氧化物源極電極與該氧化物汲極電極包括氧化物導電材料。
  9. 如請求項1所述之氧化物半導體薄膜電晶體,其中該氧化物半導體層包括氧化銦鎵鋅、氧化鋅、氧化鋅鎂、氧化錫銻、氧化硒化鋅或氧化鋅鋯。
TW102123470A 2013-07-01 2013-07-01 氧化物半導體薄膜電晶體 TW201503374A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102123470A TW201503374A (zh) 2013-07-01 2013-07-01 氧化物半導體薄膜電晶體
US14/020,900 US8937308B1 (en) 2013-07-01 2013-09-09 Oxide semiconductor thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102123470A TW201503374A (zh) 2013-07-01 2013-07-01 氧化物半導體薄膜電晶體

Publications (1)

Publication Number Publication Date
TW201503374A true TW201503374A (zh) 2015-01-16

Family

ID=52114710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123470A TW201503374A (zh) 2013-07-01 2013-07-01 氧化物半導體薄膜電晶體

Country Status (2)

Country Link
US (1) US8937308B1 (zh)
TW (1) TW201503374A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698204A (zh) * 2017-10-24 2019-04-30 元太科技工业股份有限公司 驱动基板及显示装置
US11120761B2 (en) 2017-10-24 2021-09-14 E Ink Holdings Inc. Driving substrate and display apparatus
TWI745420B (zh) * 2017-08-25 2021-11-11 聯華電子股份有限公司 半導體結構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084177B1 (ko) * 2013-11-07 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
CN103730510B (zh) * 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
WO2011027664A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101854197B1 (ko) * 2011-05-12 2018-06-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI745420B (zh) * 2017-08-25 2021-11-11 聯華電子股份有限公司 半導體結構
CN109698204A (zh) * 2017-10-24 2019-04-30 元太科技工业股份有限公司 驱动基板及显示装置
CN109698204B (zh) * 2017-10-24 2021-09-07 元太科技工业股份有限公司 驱动基板及显示装置
US11120761B2 (en) 2017-10-24 2021-09-14 E Ink Holdings Inc. Driving substrate and display apparatus

Also Published As

Publication number Publication date
US8937308B1 (en) 2015-01-20
US20150001526A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
TWI567799B (zh) 半導體裝置的製造方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US20160268320A1 (en) Array Substrate, Manufacturing Method Thereof and Display Apparatus
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
US8999775B2 (en) Method of fabricating pixel structure and pixel structure thereof
CN108376688A (zh) 一种感光组件及其制备方法、阵列基板、显示装置
US20140361295A1 (en) Semiconductor device and method for producing same
US10784287B2 (en) TFT substrate and manufacturing method thereof
TW201611298A (zh) 雙薄膜電晶體及其製造方法
US20210366943A1 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
TW201503374A (zh) 氧化物半導體薄膜電晶體
CN104952879A (zh) 采用coa技术的双栅极tft基板结构
US9373683B2 (en) Thin film transistor
KR102224457B1 (ko) 표시장치와 그 제조 방법
WO2016161700A1 (zh) 一种薄膜晶体管阵列基板及其制造方法
US11121261B2 (en) Semiconductor substrate
KR20160044168A (ko) 표시 기판 및 이의 제조 방법