TW201611298A - 雙薄膜電晶體及其製造方法 - Google Patents

雙薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TW201611298A
TW201611298A TW103131601A TW103131601A TW201611298A TW 201611298 A TW201611298 A TW 201611298A TW 103131601 A TW103131601 A TW 103131601A TW 103131601 A TW103131601 A TW 103131601A TW 201611298 A TW201611298 A TW 201611298A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
source
drain
opening
insulating layer
Prior art date
Application number
TW103131601A
Other languages
English (en)
Inventor
姜信銓
呂雅茹
陳玉仙
黃彥餘
Original Assignee
中華映管股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中華映管股份有限公司 filed Critical 中華映管股份有限公司
Priority to TW103131601A priority Critical patent/TW201611298A/zh
Priority to US14/554,104 priority patent/US9385145B2/en
Priority to CN201410733657.9A priority patent/CN105720056A/zh
Publication of TW201611298A publication Critical patent/TW201611298A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

雙薄膜電晶體包含第一半導體層、閘極、第二半導體層、第一絕緣層、第二絕緣層、第一源極、第一汲極、第二源極及第二汲極。第一半導體層設置於基材上。閘極設置於第一半導體層上。第二半導體層設置於閘極上，第一半導體層及第二半導體層為同一導電型。第一絕緣層設置於第一半導體層與閘極之間。第二絕緣層設置於閘極與第二半導體層之間。第一源極及第一汲極設置於基材與第二絕緣層之間，第一半導體層接觸第一源極之一部分及第一汲極之一部分。第二源極及第二汲極設置於第二絕緣層上，第二半導體層接觸第二源極之一部分及第二汲極之一部分。

Description

雙薄膜電晶體及其製造方法
本發明是有關於一種雙薄膜電晶體及其製造方法。
液晶顯示面板包含薄膜電晶體基板、彩色濾光片基板及位於薄膜電晶體基板與彩色濾光片基板之間的液晶分子層。薄膜電晶體基板包含多個薄膜電晶體，每一薄膜電晶體包含閘極、閘絕緣層、半導體層、源極及汲極。半導體層的材料可包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體、氧化物半導體或其他合適的材料。
然而目前的電路設計越來越複雜，單一次畫素區內可能配置有多個薄膜電晶體，導致次畫素區的面積必須變大以容納這些薄膜電晶體，而對薄膜電晶體基板的尺寸產生負面影響。因此，如何避免因薄膜電晶體的數量增加而使次畫素區面積變大成為本技術領域目前面臨的問題之一。
本發明的目的在於提供一種雙薄膜電晶體，包含兩個薄膜電晶體沿厚度方向堆疊且共用同一個閘極。此雙薄膜電晶體可應用在包含多個薄膜電晶體的電路設計中，以減少在基板上佔有的面積，從而解決先前技術中所述的問題。
本發明提供一種雙薄膜電晶體，包含第一半導體層、閘極、第二半導體層、第一絕緣層、第二絕緣層、第一源極、第一汲極、第二源極及第二汲極。第一半導體層設置於基材上。閘極設置於第一半導體層上。第二半導體層設置於閘極上，其中第一半導體層及第二半導體層為同一導電型。第一絕緣層設置於第一半導體層與閘極之間。第二絕緣層設置於閘極與第二半導體層之間。第一源極及第一汲極設置於基材與第二絕緣層之間，且第一半導體層接觸第一源極之一部分及第一汲極之一部分。第二源極及第二汲極設置於第二絕緣層上，且第二半導體層接觸第二源極之一部分及第二汲極之一部分。
根據本發明之一實施例，第一絕緣層具有第一開口及第二開口彼此分離，第一半導體層透過第一開口及第二開口分別接觸第一源極之該部分及第一汲極之該部分。
根據本發明之一實施例，雙薄膜電晶體更包含第三絕緣層設置於第二半導體層上，第三絕緣層具有第三開口及第四開口彼此分離，第二半導體層分別透過第三開口及第四開口接觸第二源極之該部分及第二汲極之該部分。
根據本發明之一實施例，第二半導體層設置於第二 源極上，並直接接觸第二源極之該部分。
根據本發明之一實施例，雙薄膜電晶體更包含第三絕緣層設置於第二半導體層上，第三絕緣層具有第四開口，第二半導體層透過第四開口接觸第二汲極之該部分。
本發明另提供一種雙薄膜電晶體的製造方法，包含：形成第一半導體層於基材上。形成第一絕緣層於第一半導體層上。形成第一源極於基材上，且第一半導體層接觸第一源極之一部分。形成第一汲極於基材上，且第一半導體層接觸第一汲極之一部分。形成閘極於第一絕緣層上。形成第二絕緣層於閘極上。形成第二半導體層於第二絕緣層上。形成第二源極於第二絕緣層上，且第二半導體層接觸第二源極之一部分。形成第二汲極於第二絕緣層上，且第二半導體層接觸第二汲極之一部分。
根據本發明之一實施例，方法更包含形成第三絕緣層於第二半導體層上於形成第二半導體層步驟後，第三絕緣層具有第三開口及第四開口彼此分離，並且形成第二源極步驟包含形成第二源極於第三絕緣層上及第三開口內，使第二半導體層透過第三開口接觸第二源極之該部分，並且形成第二汲極步驟包含形成第二汲極於第三絕緣層上及第四開口內，使第二半導體層透過第四開口接觸第二汲極之該部分。
根據本發明之一實施例，形成第二源極步驟係於形成第二半導體層步驟前進行。
根據本發明之一實施例，方法更包含形成第三絕緣 層於第二半導體層上於形成第二半導體層步驟後及形成第二汲極步驟前，第三絕緣層具有第四開口，並且形成第二汲極步驟包含形成第二汲極於第三絕緣層上及第四開口內，使第二半導體層透過第四開口接觸第二汲極之該部分。
根據本發明之一實施例，形成閘極步驟、形成第一源極步驟及形成第一汲極步驟係藉由同一道微影蝕刻製程進行。
110‧‧‧基材
120‧‧‧第一絕緣層
120a‧‧‧第一開口
120b‧‧‧第二開口
130‧‧‧第二絕緣層
140‧‧‧第三絕緣層
140a‧‧‧第三開口
140b‧‧‧第四開口
402、404、406、408、410、412、414‧‧‧步驟
502、504、506、508、510、512、514、516‧‧‧步驟
CR1‧‧‧第一通道區
CR2‧‧‧第二通道區
D1‧‧‧第一汲極
D2‧‧‧第二汲極
DR1‧‧‧第一汲極區
DR2‧‧‧第二汲極區
G‧‧‧閘極
S1‧‧‧第一源極
S2‧‧‧第二源極
SE1‧‧‧第一半導體層
SE2‧‧‧第二半導體層
SR1‧‧‧第一源極區
SR2‧‧‧第二源極區
TFT1‧‧‧第一薄膜電晶體
TFT2‧‧‧第二薄膜電晶體
第1圖係依照本發明之一實施例之雙薄膜電晶體的剖面示意圖。
第2圖係依照本發明之另一實施例之雙薄膜電晶體的剖面示意圖。
第3圖係依照本發明之又一實施例之雙薄膜電晶體的剖面示意圖。
第4圖係依照本發明之一實施例之雙薄膜電晶體的製造方法的流程圖。
第5圖係依照本發明之又一實施例之雙薄膜電晶體的製造方法的流程圖。
如先前技術所述，單一次畫素區內可配置有多個薄膜電晶體，導致次畫素區的面積必須變大以容納這些薄膜 電晶體，而對薄膜電晶體基板的尺寸產生負面影響。因此，本發明提供一種雙薄膜電晶體，包含兩個薄膜電晶體沿厚度方向(或可稱垂直於平面的方向)堆疊，並且共用同一個閘極。此雙薄膜電晶體可應用在包含多個薄膜電晶體的電路設計中，以減少在基板上佔有的面積。舉例而言，掃描驅動電路可直接作在薄膜電晶體基板上，其可稱為GIP(Gate Driver In Panel)。GIP電路設計可包含多個薄膜電晶體。若將本發明的雙薄膜電晶體應用在GIP電路設計上，可大幅縮減薄膜電晶體基板邊框的寬度，進而達到窄邊框(narrow border)的需求。在實際應用中，GIP電路設計可更包含電容。本發明所屬技術領域中具有通常知識者可視實際情況需求，對薄膜電晶體及電容作適當的佈局(layout)及結構的設計。
第1圖係依照本發明之一實施例之雙薄膜電晶體的剖面示意圖。雙薄膜電晶體包含第一半導體層SE1、閘極G、第二半導體層SE2、第一絕緣層120、第二絕緣層130、第一源極S1、第一汲極D1、第二源極S2及第二汲極D2。換言之，雙薄膜電晶體包含第一薄膜電晶體TFT1及第二薄膜電晶體TFT2，而第一薄膜電晶體TFT1及第二薄膜電晶體TFT2共用同一個閘極G。
但須注意的是，第1圖所例示的第一源極S1、第一汲極D1與第一半導體層SE1的相對位置關係，以及第二源極S2、第二汲極D2與第二半導體層SE2的相對位置關係僅是其中一實施例。本發明所屬技術領域中具有通常知 識者應知，第一源極S1、第一汲極D1與第一半導體層SE1的相對位置關係，以及第二源極S2、第二汲極D2與第二半導體層SE2的相對位置關係可作適當的調整。因此本發明之雙薄膜電晶體並不限於本發明之實施方式中所例示的實施例。
此外，根據電路設計需求，雙薄膜電晶體中的元件可電性連接其他元件，例如資料線與畫素電極。在一實施例中，第一源極S1及第二源極S2可與資料線(未繪示)電性連接。第一汲極D1及第二汲極D2可分別與兩個畫素電極(未繪示)電性連接，但不限於此。
第一半導體層SE1設置於基材110上。基材110需具有足夠的機械強度，其可為玻璃、石英、透明高分子材料或其他合適的材質。第一半導體層SE1可為單層或多層結構。第一半導體層SE1可包含非晶矽、多晶矽、微晶矽、單晶矽、有機半導體、金屬氧化物半導體或其他合適的材料。在一實施例中，第一半導體層SE1包含金屬氧化物半導體，例如氧化鋅(ZnO)、氧化鋅錫(ZnSnO)、氧化鎵錫(GaSnO)、氧化銦鎵鋅(InGaZnO)、氧化銦鋅(InZnO)、其他適合的材料或上述之組合。
閘極G設置於第一半導體層SE1上。閘極G的材料可為金屬或金屬化合物。金屬可包含鉬(Mo)、鉻(Cr)、鋁(Al)、釹(Nd)、鈦(Ti)、銅(Cu)、銀(Ag)、金(Au)、鋅(Zn)、銦(In)、鎵(Ga)、其他合適的材料或上述的組合。金屬化合物可包含金屬合金、金屬氧化物、金屬氮化物、金屬氮氧 化物、其他合適的材料或上述的組合。
第二半導體層SE2設置於閘極G上。第二半導體層SE2可為單層或多層結構。第二半導體層SE2的材料的實施例可參照第一半導體層SE1的材料的實施例。值得注意的是，第一半導體層SE1及第二半導體層SE2為同一導電型。因此閘極G施加一電壓，可同時驅動第一薄膜電晶體TFT1及第二薄膜電晶體TFT2。在一實施例中，第一半導體層SE1及第二半導體層SE2皆為N型，例如第一半導體層SE1及第二半導體層SE2皆包含金屬氧化物半導體。在一實施例中，第一半導體層SE1及第二半導體層SE2皆為P型，例如第一半導體層SE1及第二半導體層SE2皆包含多晶矽。
第一絕緣層120設置於第一半導體層SE1與閘極G之間。第一絕緣層120用以作為第一薄膜電晶體TFT1的閘絕緣層。第一絕緣層120可為單層或多層結構，其材料可包含有機介電材、無機介電材或上述之組合。有機介電材例如為聚亞醯胺(Polyimide,PI)、其他適合的材料或上述之組合；無機介電材例如為氧化矽、氮化矽、氮氧化矽、其他適合的材料或上述之組合。
第二絕緣層130設置於閘極G與第二半導體層SE2之間。第二絕緣層130用以作為第二薄膜電晶體TFT2的閘絕緣層。第二絕緣層130的材料的實施例可參照第一絕緣層120的材料的實施例。
第一源極S1及第一汲極D1設置於基材110與第二 絕緣層130之間，且第一半導體層SE1接觸第一源極S1之一部分及第一汲極D1之一部分。在本實施例中，第一絕緣層120具有第一開口120a及第二開口120b彼此分離，第一源極S1及第一汲極D1分別位於第一開口120a及第二開口120b中，使第一半導體層SE1透過第一開口120a及第二開口120b分別接觸第一源極S1之該部分及第一汲極D1之該部分。
第二源極S2及第二汲極D2設置於第二絕緣層130上，且第二半導體層SE2接觸第二源極S2之一部分及第二汲極D2之一部分。在本實施例中，雙薄膜電晶體更包含第三絕緣層140設置於第二半導體層SE2上，第三絕緣層140具有第三開口140a及第四開口140b彼此分離。第二源極S2及第二汲極D2分別位於第三開口140a及第四開口140b中，使第二半導體層SE2分別透過第三開口140a及第四開口140b接觸第二源極S2之該部分及第二汲極D2之該部分。
第2圖係依照本發明之另一實施例之雙薄膜電晶體的剖面示意圖。第2圖之實施例與第1圖之實施例的差異在於，第2圖之第一半導體層SE1及第二半導體層SE2皆包含非晶矽。第一半導體層SE1包含第一源極區SR1、第一通道區CR1與第一汲極區DR1。第二半導體層SE2包含第二源極區SR2、第二通道區CR2與第二汲極區DR2。在一實施例中，摻雜N型摻質至非晶矽中以形成N型的第一源極區SR1、第一汲極區DR1、第二源極區SR2與第二 汲極區DR2。但第一通道區CR1與第二通道區CR2未被摻雜。
第3圖係依照本發明之又一實施例之雙薄膜電晶體的剖面示意圖。第3圖之實施例與第1圖之實施例的第一薄膜電晶體TFT1是相同的，但第二薄膜電晶體TFT2是不同的。如第3圖所示，第二源極S2與第二汲極D2屬於不同層別，兩者是在不同步驟中製作的。詳細而言，第二源極S2設置於第二絕緣層130上並接觸第二絕緣層130，而第二半導體層SE2設置於第二源極S2上，並直接接觸第二源極S2之一部分。第三絕緣層140設置於第二半導體層SE2上。第三絕緣層140具有第四開口140b，而第二半導體層SE2透過第四開口140b接觸第二汲極D2之一部分。值得注意的是，由於本實施例之第二源極S2和第二汲極D2是分開製作的，因此第二源極S2和第二汲極D2之間的距離不受限於曝光製程的精度，更可縮短通道長度，進而達到超高解析度的目標。
第4圖係依照本發明之一實施例之雙薄膜電晶體的製造方法的流程圖。第4圖所述的步驟順序搭配第1圖的雙薄膜電晶體的結構。然而若雙薄膜電晶體中的元件彼此之間的相對位置關係更改，則製造方法的步驟順序也會隨之更動，因此本發明之雙薄膜電晶體的製造方法並不限於本發明之實施方式中所例示的實施例。
以下請參照第4圖及第1圖，在步驟402中，形成第一半導體層SE1於基材110上。可使用濺鍍、物理氣相 沉積、化學氣相沉積或其他薄膜沉積技術先形成第一半導體材料層(未繪示)於基材110上，再對第一半導體材料層進行圖案化製程，如光學微影蝕刻製程，而可形成第一半導體層SE1。
在步驟404中，形成第一絕緣層120於第一半導體層SE1上。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他合適的薄膜沉積技術形成第一絕緣材料層(未繪示)於第一半導體層SE1上，再對第一絕緣材料層進行圖案化製程，如光學微影蝕刻製程，而可形成第一絕緣層120。在圖案化製程之後，在第一絕緣層120中形成第一開口120a及第二開口120b彼此分離，而第一開口120a及第二開口120b暴露出第一半導體層SE1的二個部分。
在步驟406中，形成閘極G、第一源極S1及第一汲極D1於第一絕緣層120上。第一半導體層SE1接觸第一源極S1之一部分及第一汲極D1之一部分。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他薄膜沉積技術先形成一層導體層(未繪示)於第一絕緣層120上及第一開口120a與第二開口120b內，再對導體層進行圖案化製程，如光學微影蝕刻製程，而可形成閘極G、第一源極S1及第一汲極D1，而第一半導體層SE1透過第一開口120a及第二開口120b接觸第一源極S1之一部分及第一汲極D1之一部分。在蝕刻製程進行時，第一絕緣層120可作為蝕刻停止層，保護第一半導體層SE1不被腐蝕。雖然在本實施例中，形成閘極G、形成第一源極S1及形成第一汲極D1係藉由 同一道微影蝕刻製程進行，但在其他實施例中，閘極、第一源極及第一汲極亦可分開製作。
在步驟408中，形成第二絕緣層130於閘極G上。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他合適的薄膜沉積技術毯覆式形成第二絕緣層130於閘極G、第一源極S1及第一汲極D1上。
在步驟410中，形成第二半導體層SE2於第二絕緣層130上。例如可使用濺鍍、物理氣相沉積、化學氣相沉積或其他薄膜沉積技術先形成第二半導體材料層(未繪示)於第二絕緣層130上，再對第二半導體材料層進行圖案化製程，如光學微影蝕刻製程，而可形成第二半導體層SE2於第二絕緣層130上。
在形成第二半導體層SE2之後，在步驟412中，形成第三絕緣層140於第二半導體層SE2上。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他合適的薄膜沉積技術形成第三絕緣材料層(未繪示)於第二半導體層SE2上，再對第三絕緣材料層進行圖案化製程，如光學微影蝕刻製程，而可形成第三絕緣層140。在圖案化製程之後，在第三絕緣層140中形成第三開口140a及第四開口140b彼此分離，而第三開口140a及第四開口140b暴露出第二半導體層SE2的二個部分。
在步驟414中，形成第二源極S2於第三絕緣層140上及第三開口140a內，形成第二汲極D2於第三絕緣層140上及第四開口140b內，以使第二半導體層SE2透過第三開 口140a與第四開口140b分別接觸第二源極S2之一部分及第二汲極D2之一部分。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他薄膜沉積技術先形成一層導體層(未繪示)於第三絕緣層140上與第三開口140a及第四開口140b內，再對導體層進行圖案化製程，如光學微影蝕刻製程，以形成第二源極S2及第二汲極D2。在蝕刻製程進行時，第三絕緣層140可作為蝕刻停止層，保護第二半導體層SE2不被腐蝕。
第5圖係依照本發明之又一實施例之雙薄膜電晶體的製造方法的流程圖。第5圖所述的步驟順序搭配第3圖的雙薄膜電晶體的結構。由於第3圖之實施例與第1圖之實施例的第一薄膜電晶體TFT1的結構相同，因此第5圖中的步驟502、504、506及508的實施例可與步驟402、404、406及408的實施例相同。但第3圖之實施例與第1圖之實施例的第二薄膜電晶體TFT2是不同的，故以下將詳述形成第二薄膜電晶體TFT2中各個元件的步驟。
在形成第二半導體層SE2之前，在步驟510中，形成第二源極S2於第二絕緣層130上。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他薄膜沉積技術先形成一層導體層(未繪示)於第二絕緣層130上，再圖案化導體層，以形成第二源極S2。
在步驟512中，形成第二半導體層SE2於第二絕緣層130及第二源極S2上。例如可使用濺鍍、物理氣相沉積、化學氣相沉積或其他薄膜沉積技術先形成第二半導體材料 層(未繪示)於第二絕緣層130及第二源極S2上，再對第二半導體材料層進行圖案化製程，如光學微影蝕刻製程，而可形成第二半導體層SE2。
在形成第二半導體層SE2之後，在步驟514中，形成第三絕緣層140於第二半導體層SE2及第二源極S2上。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他合適的薄膜沉積技術形成第三絕緣材料層(未繪示)於第二半導體層SE2及第二源極S2上，再對第三絕緣材料層進行圖案化製程，如光學微影蝕刻製程，而可形成第三絕緣層140於第二半導體層SE2及第二源極S2上。在圖案化製程之後，在第三絕緣層140中形成第四開口140b暴露出第二半導體層的一部分。
在步驟516中，形成第二汲極D2於第三絕緣層140上與第四開口140b內，以使第二半導體層SE2透過第四開口140b接觸第二汲極D2之一部分。例如可利用濺鍍、物理氣相沉積、化學氣相沉積或其他薄膜沉積技術先形成一層導體層(未繪示)於第二絕緣層130上與第四開口140b內，再圖案化導體層，以形成第二汲極D2。特別的是，由於第二源極S2和第二汲極D2是分開製作的，因此第二源極S2和第二汲極D2之間的距離不受限於曝光製程的精度，更可縮短通道長度，進而達到超高解析度的目標。
綜合上述，本發明之製造方法可用以製造包含兩個薄膜電晶體沿厚度方向堆疊且共用同一個閘極的雙薄膜電晶體。此雙薄膜電晶體可應用在包含多個薄膜電晶體的電 路設計中，如GIP電路設計，以減少在基板上佔有的面積，從而解決先前技術中所述的問題。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基材
120‧‧‧第一絕緣層
120a‧‧‧第一開口
120b‧‧‧第二開口
130‧‧‧第二絕緣層
140‧‧‧第三絕緣層
140a‧‧‧第三開口
140b‧‧‧第四開口
D1‧‧‧第一汲極
D2‧‧‧第二汲極
G‧‧‧閘極
S1‧‧‧第一源極
S2‧‧‧第二源極
SE1‧‧‧第一半導體層
SE2‧‧‧第二半導體層
TFT1‧‧‧第一薄膜電晶體
TFT2‧‧‧第二薄膜電晶體

Claims (10)

  1. 一種雙薄膜電晶體，包含：一第一半導體層，設置於一基材上；一閘極，設置於該第一半導體層上；一第二半導體層，設置於該閘極上，其中該第一半導體層及該第二半導體層為同一導電型；一第一絕緣層，設置於該第一半導體層與該閘極之間；一第二絕緣層，設置於該閘極與該第二半導體層之間；一第一源極及一第一汲極，設置於該基材與該第二絕緣層之間，且該第一半導體層接觸該第一源極之一部分及該第一汲極之一部分；以及一第二源極及一第二汲極，設置於該第二絕緣層上，且該第二半導體層接觸該第二源極之一部分及該第二汲極之一部分。
  2. 如請求項1所述之雙薄膜電晶體，其中該第一絕緣層具有一第一開口及一第二開口彼此分離，該第一半導體層透過該第一開口及該第二開口分別接觸該第一源極之該部分及該第一汲極之該部分。
  3. 如請求項1所述之雙薄膜電晶體，更包含一第三絕緣層設置於該第二半導體層上，該第三絕緣層具有一第三開口及一第四開口彼此分離，該第二半導體層分別透過該第三開口及該第四開口接觸該第二源極之該部分及該第二汲極之該部分。
  4. 如請求項1所述之雙薄膜電晶體，其中該第二半導體層設置於該第二源極上，並直接接觸該第二源極之該部分。
  5. 如請求項4所述之雙薄膜電晶體，更包含一第三絕緣層設置於該第二半導體層上，該第三絕緣層具有一第四開口，該第二半導體層透過該第四開口接觸該第二汲極之該部分。
  6. 一種雙薄膜電晶體的製造方法，包含：形成一第一半導體層於一基材上；形成一第一絕緣層於該第一半導體層上；形成一第一源極於該基材上，且該第一半導體層接觸該第一源極之一部分；形成一第一汲極於該基材上，且該第一半導體層接觸該第一汲極之一部分；形成一閘極於該第一絕緣層上；形成一第二絕緣層於該閘極上；形成一第二半導體層於該第二絕緣層上；形成一第二源極於該第二絕緣層上，且該第二半導體層接觸該第二源極之一部分；以及形成一第二汲極於該第二絕緣層上，且該第二半導體層接觸該第二汲極之一部分。
  7. 如請求項6所述之方法，更包含形成一第三絕緣層於該第二半導體層上於形成該第二半導體層步驟後，該第三絕 緣層具有一第三開口及一第四開口彼此分離，並且形成該第二源極步驟包含形成該第二源極於該第三絕緣層上及該第三開口內，使該第二半導體層透過該第三開口接觸該第二源極之該部分，並且形成該第二汲極步驟包含形成該第二汲極於該第三絕緣層上及該第四開口內，使該第二半導體層透過該第四開口接觸該第二汲極之該部分。
  8. 如請求項6所述之方法，其中形成該第二源極步驟係於形成該第二半導體層步驟前進行。
  9. 如請求項8所述之方法，更包含形成一第三絕緣層於該第二半導體層上於形成該第二半導體層步驟後及形成該第二汲極步驟前，該第三絕緣層具有一第四開口，並且形成該第二汲極步驟包含形成該第二汲極於該第三絕緣層上及該第四開口內，使該第二半導體層透過該第四開口接觸該第二汲極之該部分。
  10. 如請求項6所述之方法，其中形成該閘極步驟、形成該第一源極步驟及形成該第一汲極步驟係藉由同一道微影蝕刻製程進行。
TW103131601A 2014-09-12 2014-09-12 雙薄膜電晶體及其製造方法 TW201611298A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103131601A TW201611298A (zh) 2014-09-12 2014-09-12 雙薄膜電晶體及其製造方法
US14/554,104 US9385145B2 (en) 2014-09-12 2014-11-26 Double thin film transistor structure with shared gate
CN201410733657.9A CN105720056A (zh) 2014-09-12 2014-12-04 双薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103131601A TW201611298A (zh) 2014-09-12 2014-09-12 雙薄膜電晶體及其製造方法

Publications (1)

Publication Number Publication Date
TW201611298A true TW201611298A (zh) 2016-03-16

Family

ID=55455540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131601A TW201611298A (zh) 2014-09-12 2014-09-12 雙薄膜電晶體及其製造方法

Country Status (3)

Country Link
US (1) US9385145B2 (zh)
CN (1) CN105720056A (zh)
TW (1) TW201611298A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
KR20180030286A (ko) 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
CN106206430B (zh) * 2016-10-11 2021-01-01 深圳市华星光电技术有限公司 一种薄膜晶体管结构的制作方法
CN108400139B (zh) * 2017-02-08 2020-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
KR102571610B1 (ko) 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
CN107248521B (zh) * 2017-06-19 2020-01-31 深圳市华星光电半导体显示技术有限公司 Amoled背板结构
CN107845674B (zh) * 2017-10-27 2020-07-03 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和阵列基板
TWI726348B (zh) * 2019-07-03 2021-05-01 友達光電股份有限公司 半導體基板
CN110581142A (zh) 2019-08-23 2019-12-17 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN112038221A (zh) * 2020-09-17 2020-12-04 深圳市洁简达创新科技有限公司 一种堆叠态半导体芯片结构及其工艺方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100426B1 (ko) * 2005-05-10 2011-12-30 삼성전자주식회사 단결정 실리콘층을 포함하는 반도체 소자, 이를 포함하는반도체 장치 및 평면표시장치와 반도체 소자의 제조 방법
EP2192123B1 (en) * 2006-03-10 2012-11-21 Sumitomo Chemical Company, Limited Fused tricyclic compounds useful in organic thin film devices such as transistors
KR101100999B1 (ko) * 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
KR102011874B1 (ko) * 2013-03-05 2019-08-19 삼성전자주식회사 박막 트랜지스터를 포함하는 표시 장치
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN105720056A (zh) 2016-06-29
US9385145B2 (en) 2016-07-05
US20160079285A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
TW201611298A (zh) 雙薄膜電晶體及其製造方法
US20180301472A1 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US9496292B2 (en) Display device and manufacturing method for same
US20150295092A1 (en) Semiconductor device
US9368523B2 (en) Semiconductor device, method for manufacturing semiconductor device, and display device
TWI549293B (zh) 含有氧化物薄膜電晶體的平板顯示裝置及其製造方法
JP2016194703A (ja) 表示装置及びその製造方法
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
EP3168865A1 (en) Array substrate manufacturing method
US10103177B2 (en) Thin film transistor array panel and manufacturing method of the same
US20170077271A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
TWI599023B (zh) 畫素結構與其製造方法
US20150221773A1 (en) Semiconductor device and method for producing same
US8900914B2 (en) TFT substrate and method for manufacturing same
US9716183B2 (en) Semiconductor device and method of manufacturing same
TW201503374A (zh) 氧化物半導體薄膜電晶體
US20150340383A1 (en) Pixel structure
US20100155730A1 (en) Thin film transistor display panel and manufacturing method thereof
US20160033800A1 (en) Thin film transistor, array substrate and display device
US9035364B2 (en) Active device and fabricating method thereof
TWI542016B (zh) 薄膜電晶體及顯示面板
US9496287B2 (en) Semiconductor device and production method therefor
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
US20150325700A1 (en) Thin film transistor and pixel structure