TWI542016B

TWI542016B - 薄膜電晶體及顯示面板

Info

Publication number: TWI542016B
Application number: TW103134556A
Authority: TW
Inventors: 張志榜; 李泓緯
Original assignee: 友達光電股份有限公司
Priority date: 2014-10-03
Filing date: 2014-10-03
Publication date: 2016-07-11
Also published as: CN104465784A; TW201614851A

Description

薄膜電晶體及顯示面板

本發明是有關於一種薄膜電晶體及顯示面板，且特別是有關於一種具有靜電放電防護功效的薄膜電晶體及顯示面板。

在顯示面板製造過程中，操作人員、機台或檢測儀器等帶電體(操作人員、機台或檢測儀器)接觸到顯示面板時，可能導致顯示面板內部元件以及電路遭受靜電放電(electrostatic discharge，ESD)破壞。因此，一般會在顯示面板之非顯示區中設計靜電防護電路。以主動矩陣顯示面板為例，通常是在製造畫素陣列之過程中一併將靜電防護電路形成於基板上，且使畫素陣列與這些靜電防護電路電性連接。如此一來，當顯示面板遭受靜電放電衝擊時，靜電防護電路能將靜電分散、減弱，以避免靜電直接衝擊顯示區內部元件及電路。

然而，在操作顯示面板時，其內部元件之氧化物半導體可能受到照光、電漿製程、水氣、氧氣等影響，而導致元件臨界操作電壓漂移。此時畫素陣列主動元件(例如薄膜電晶體(thin film transistor，TFT))可藉由電路設計來進行臨界電壓補償。相反地，靜電防護電路元件(例如薄膜電晶體)一般不具有補償電路進行臨界電壓補償。此時若元件臨界電壓漂移，則在顯示面板操作時可能會導致電流經由靜電防護電路元件流出而產生漏電流問題，進而影響顯示面板的正常顯示。

本發明提供一種薄膜電晶體，其可改善漏電流問題。

本發明提供一種顯示面板，其靜電防護電路具有上述薄膜電晶體，從而當主動元件臨界電壓漂移時，可減低漏電流現象，以維持面板顯示品質。

本發明提出一種薄膜電晶體，其包括閘極、源極、汲極以及通道層。通道層位於閘極以及源極及汲極之間。通道層具有相對設置的第一側壁以及第二側壁。閘極與第一側壁重疊，且閘極不與第二側壁重疊。通道層之電流流通長度為X，閘極與通道層之重疊長度為X1，閘極與通道層之未重疊長度為X2，且X=X1+X2，其中，X1≧1/2X，且0≦X2≦1/2X。

本發明提出另一種薄膜電晶體，其包括閘極、源極、汲極以及通道層。通道層位於閘極以及源極及該汲極之間，且閘極的尺寸小於通道層的尺寸。通道層之電流流通長度為X，閘極與通道層之重疊長度為X1，在閘極兩側之閘極與通道層之未重疊長度分別為X2以及X3，且X=X1+X2+X3，其中，X1≧1/3X， 0≦X2≦1/3X，且0≦X3≦1/3X。

本發明提出一種顯示面板，其具有顯示區以及非顯示區。顯示面板包括畫素陣列以及靜電防護電路。畫素陣列位於顯示區中。畫素陣列包括多個畫素結構，且每一個畫素結構包括主動元件以及與主動元件電性連接的畫素電極。靜電防護電路位於非顯示區中。靜電防護電路包括至少一個薄膜電晶體，其中薄膜電晶體如上述任一者。

基於上述，在本發明之顯示面板中，畫素陣列的主動元件與靜電防護電路的薄膜電晶體具有不同結構設計。如此一來，在顯示面板操作時，若畫素陣列的主動元件臨界電壓漂移，可降低電流經由不同結構之靜電防護電路的薄膜電晶體流出的機率，從而改善漏電流問題，以維持面板顯示品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、100a、200、200a、300、300a、400、400a‧‧‧薄膜電晶體

120a‧‧‧第一側壁

120b‧‧‧第二側壁

190‧‧‧保護層

1000、1000a、2000、2000a、3000、3000a、4000、4000a‧‧‧顯示面板

1100‧‧‧基板

1200‧‧‧畫素陣列

1220‧‧‧畫素結構

1300‧‧‧第一導線

1400‧‧‧第二導線

1500‧‧‧靜電防護電路

1600‧‧‧閘極驅動器

1700‧‧‧源極驅動器

A‧‧‧顯示區

B‧‧‧非顯示區

A-A’、B-B’‧‧‧線

CH1、CH2、CH3、CH4、120‧‧‧通道層

D、D1、D2、D3、D4‧‧‧汲極

ES1、140‧‧‧蝕刻終止層

G、G1、G2、G3、G4‧‧‧閘極

GI1、GI‧‧‧閘絕緣層

L1、L2、L3、L4、X、X1、X2、X3、Y、Y1、Y2、Y3、Z、Z1、Z2、Z3‧‧‧長度

PE‧‧‧畫素電極

PV‧‧‧絕緣層

S、S1、S2、S3、S4‧‧‧源極

T1、T2、T3、T4‧‧‧主動元件

W、W1、W2、162、164‧‧‧接觸窗開口

圖1是依照本發明一實施例之顯示面板的上視示意圖。

圖2是依照本發明第一實施例之顯示面板的剖面示意圖。

圖3是依照本發明第一實施例之另一顯示面板的剖面示意圖。

圖4是依照本發明第二實施例之顯示面板的剖面示意圖。

圖5是依照本發明第二實施例之另一顯示面板的剖面示意圖。

圖6是依照本發明第三實施例之顯示面板的剖面示意圖。

圖7是依照本發明第三實施例之另一顯示面板的剖面示意圖。

圖8是依照本發明第四實施例之顯示面板的剖面示意圖。

圖9是依照本發明第四實施例之另一顯示面板的剖面示意圖。

圖1是依照本發明一實施例之顯示面板的上視示意圖。請參照圖1，顯示面板1000具有顯示區A以及非顯示區B。非顯示區B位於顯示區A外之周邊，又稱為周邊線路區。顯示面板1000包括基板1100、畫素陣列1200、多條第一導線1300、多條第二導線1400、多個靜電防護電路1500、多個閘極驅動器1600以及多個源極驅動器1700。顯示面板1000可為液晶顯示面板或有機發光致電顯示面板，然本發明不限於此。

就光學特性而言，基板1100可為透光基板或不透光/反射基板。透光基板的材質可選自玻璃、石英、有機聚合物、其他適當材料或其組合。不透光/反射基板的材質可選自導電材料、金屬、晶圓、陶瓷、其他適當材料或其組合。需說明的是，基板1100若選用導電材料時，則需在基板1100搭載薄膜電晶體的構件之前，於基板1100上形成一絕緣層(未繪示)，以免基板1100與薄膜電晶體的構件之間發生短路的問題。

畫素陣列1200位於顯示區A中。畫素陣列1200包括多個畫素結構1220。畫素結構1220陣列排列於基板1100上。每一個畫素結構1220可包括至少一主動元件T1以及至少一畫素電極PE，其中畫素電極PE與主動元件T1電性連接。閘極驅動器1600與源極驅動器1700各別產生掃描訊號(scan signal)與資料訊號(data signal)來驅動顯示面板1000，從而致使顯示面板1000顯示影像畫面。

如圖1所示，多條第一導線1300配置於基板1100上，且位於顯示區A內，第一導線1300與畫素結構1220電性連接，並延伸至非顯示區B，其中第一導線1300例如是訊號線，而訊號線可以是掃描線或資料線。多條第二導線1400配置於基板1100上，且位於非顯示區B內，其中第二導線1400例如是短路桿。詳細而言，第二導線1400會跨越過該些第一導線1300，而第二導線1400與第一導線1300分隔開來且不相互連接。

另外，多個靜電防護電路1500配置於基板1100上，且位於非顯示區B內。靜電防護電路1500與第一導線1300以及第二導線1400電性連接。舉例而言，各靜電防護電路1500位於各第一導線1300以及各第二導線1400之間。靜電防護電路1500可包括至少一個依照本發明之一些實施例的薄膜電晶體。在本實施例中，靜電防護電路1500包括至少一薄膜電晶體100，然本發明不限於此。下文將參照圖式詳細說明靜電防護電路1500中可包括的各實施例薄膜電晶體。

圖2是依照本發明第一實施例之顯示面板的剖面示意圖。請同時參照圖1與圖2，圖2的線A-A’定義的部分表示圖1之顯示面板1000中的畫素結構1220剖面，圖2的線B-B’定義的部分表示圖1之顯示面板1000中的靜電防護電路1500剖面。在本實施例中，畫素結構1220之主動元件T1可與靜電防護電路1500之薄膜電晶體100同時製作，然本發明不限於此。

請先參照圖2由線A-A’定義的部分，畫素結構1220之主動元件T1包括閘極G1、通道層CH1、蝕刻終止層ES1、源極S1以及汲極D1。

閘極G1位於基板1100上。閘極G1一般是金屬材料，然本發明不限於此。在其他實施例中，閘極G1亦可以使用其他導電材料(例如合金、金屬氮化物、金屬氧化物、金屬氮氧化物等)或是金屬與其它導電材料的堆疊層。

於閘極G1上可形成閘絕緣層GI1。閘絕緣層GI1的材質可選自無機材料(例如氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料(例如：光阻、苯環丁烯(benzocyclobutene，BCB)聚合物、聚亞醯胺(polyimide，PI)或其它合適的材料或上述至少二種材料的堆疊層)或上述的組合。在本實施例中，閘絕緣層GI1可全面性覆蓋閘極G1與基板1100，然本發明不限於此。

通道層CH1形成於閘絕緣層GI上，且位於閘極G以及源極S及汲極D之間。通道層CH1可為單層或多層結構，其材質可選自非晶矽、多晶矽、微晶矽、單晶矽、金屬氧化物半導體材料、其它合適的材料或上述的組合。在本實施例中，通道層CH1的材質較佳為金屬氧化物半導體材料，其例如選自氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)、氧化銦錫(Indium-Tin Oxide,ITO)或上述的組合，然本發明不限於此。

在通道層CH1上形成有蝕刻終止層ES1。蝕刻終止層ES1位於通道層CH1上方與源極S1及汲極D1下方。蝕刻終止層ES1的尺寸小於通道層CH1的尺寸，以裸露出部分的通道層CH1。源極S1及汲極D1位於蝕刻終止層ES1上，且與裸露出的通道層CH1直接接觸。

保護層190形成於基板1100上且覆蓋源極S1及汲極D1。本發明不限定保護層190之材質，其可為任何合適的絕緣材料。畫素電極PE形成於保護層190上方，且畫素電極PE透過接觸窗開口W與汲極D1直接連接。

主動元件T1之閘極G1的尺寸大於通道層CH1的尺寸。此外，主動元件T1之閘極G1與通道層CH1之重疊長度L1與主動元件T1之通道層CH1之電流流通長度實質上相同。

接著，請參照圖2由線B-B’定義的部分，靜電防護電路 1500之薄膜電晶體100包括閘極G、源極S、汲極D以及通道層120。薄膜電晶體100與主動元件T1的類似構件以類似的符號表示。

閘極G位於基板1100上。閘極G一般是金屬材料，然本發明不限於此。在其他實施例中，閘極G亦可以使用其他導電材料(例如合金、金屬氮化物、金屬氧化物、金屬氮氧化物等)或是金屬與其它導電材料的堆疊層。

於閘極G上可形成閘絕緣層GI。閘絕緣層GI的材質可選自無機材料(例如氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料(例如：光阻、苯環丁烯(benzocyclobutene，BCB)聚合物、聚亞醯胺(polyimide，PI)或其它合適的材料或上述至少二種材料的堆疊層)或上述的組合。在本實施例中，閘絕緣層GI可全面性覆蓋閘極G與基板1100，然本發明不限於此。

通道層120形成於閘絕緣層GI上，且位於閘極G以及源極S及汲極D之間。通道層120可為單層或多層結構，其材質可選自非晶矽、多晶矽、微晶矽、單晶矽、金屬氧化物半導體材料、其它合適的材料或上述的組合。在本實施例中，通道層120的材質較佳為金屬氧化物半導體材料，其例如選自氧化銦鎵鋅(IGZO)、氧化鋅(ZnO)、氧化錫(SnO)、氧化銦鋅(IZO)、氧化鎵鋅(GZO)、氧化鋅錫(ZTO)、氧化銦錫(ITO)或上述的組合，然本發明不限於此。

值得一提的是，通道層120具有相對設置的第一側壁120a以及第二側壁120b，如圖2之剖面圖所示。在本實施例中，閘極G與第一側壁120a重疊，且閘極G不與第二側壁120b重疊。相較於上述主動元件T1，通道層120之電流流通長度為X，閘極G與通道層120之重疊長度為X1，閘極G與通道層120之未重疊長度為X2，且X=X1+X2。基於對主動元件T1之臨界電壓漂移容忍度的觀點而言，X1≧1/2X，且0≦X2≦1/2X，更佳為X2小於2微米，然本發明不限於此。

如圖2所示，薄膜電晶體100更包括蝕刻終止層140。蝕刻終止層140位於通道層120上方與源極S及汲極D下方。蝕刻終止層140的尺寸小於通道層120的尺寸，以裸露出部分的通道層120。源極S及汲極D位於蝕刻終止層140上，且與裸露出的通道層120接觸。其中，蝕刻終止層140的材料可選自閘絕緣層GI所述的材料。因此，當電壓/電流要流經通道層120時，因蝕刻終止層140不為導體或半導體材料，就會以源極S與汲極D分別與通道層120直接接觸位置為起迨點，那麼蝕刻終止層140的寬度就可視為電流流通長度X。

保護層190形成於基板1100上且覆蓋源極S及汲極D。本發明不限定保護層190之材質，其可為任何合適的絕緣材料。

在本實施例中，畫素結構1220之主動元件T1為一種金屬氧化物薄膜電晶體，而靜電防護電路1500之薄膜電晶體100為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。於此實施例中，靜電防護電路1500之薄膜電晶體100沒有畫素電極存在，則不會有畫素電極經由接觸窗與汲極D直接連接。但是，畫素結構1220之主動元件T1具有畫素電極PE存在，且畫素電極PE經由接觸窗W與汲極D1直接連接為範例，其中，其它的二者不同處如上所述，於此不再贅言。如此一來，在顯示面板1000操作時，若畫素結構1220之主動元件T1臨界電壓漂移，靜電防護電路1500之薄膜電晶體100可降低電流經由靜電防護電路1500流出的機率，進而改善漏電流問題，以維持顯示面板1000之顯示品質。

圖3是依照本發明第一實施例之另一顯示面板的剖面示意圖。圖3的線A-A’定義的部分表示顯示面板1000a中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖3的線B-B’定義的部分表示顯示面板1000a中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T1可與靜電防護電路之薄膜電晶體100a同時製作，然本發明不限於此。顯示面板1000a與圖2之顯示面板1000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。顯示面板1000a與顯示面板1000之間的差異在於靜電防護電路之薄膜電晶體100a的結構。

如圖3所示，薄膜電晶體100a包括閘極G、源極S、汲極D以及通道層120。類似地，通道層120位於閘極G上方之閘絕緣層GI與源極S及汲極D之間。蝕刻終止層140位於通道層 120上方與源極S及汲極D下方。蝕刻終止層140的尺寸小於通道層120的尺寸，以裸露出部分的通道層120。源極S及汲極D位於蝕刻終止層140上，且與裸露出的通道層120直接接觸。相較於主動元件T1，薄膜電晶體100a之閘極G的尺寸小於通道層120的尺寸。通道層120之電流流通長度為X，閘極G與通道層120之重疊長度為X1，在閘極G兩側之閘極G與通道層120之未重疊長度分別為X2以及X3，且X=X1+X2+X3。基於對主動元件T1之臨界電壓漂移容忍度的觀點而言，X1≧1/3X，0≦X2≦1/3X，且0≦X3≦1/3X。更佳為X2小於2微米，且X3小於2微米，然本發明不限於此。X2與X3可以相同也可以不同。

類似地，在本實施例中，畫素結構之主動元件T1為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體100a為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。如此一來，在顯示面板1000a操作時，若畫素結構之主動元件T1臨界電壓漂移，靜電防護電路之薄膜電晶體100a可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板1000a之顯示品質。

圖4是依照本發明第二實施例之顯示面板的剖面示意圖。圖4的線A-A’定義的部分表示顯示面板2000中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖4的線 B-B’定義的部分表示顯示面板2000中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T2可與靜電防護電路之薄膜電晶體200同時製作，然本發明不限於此。顯示面板2000與圖2之顯示面板1000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

請先參照圖4由線A-A’定義的部分，畫素結構之主動元件T2包括閘極G2、通道層CH2、絕緣層PV、源極S2以及汲極D2。主動元件T2與主動元件T1類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。主動元件T2與主動元件T1之間的差異在於，在主動元件T2之通道層CH2上形成有絕緣層PV。絕緣層PV位於通道層CH2上方與源極S2及汲極D2下方。絕緣層PV具有多個接觸窗開口W1、W2，以裸露出通道層CH2。源極S2及汲極D2位於絕緣層PV上，且源極S2及汲極D2透過接觸窗開口W1、W2以分別與通道層CH2直接接觸。

保護層190形成於基板1100上且覆蓋源極S2及汲極D2。畫素電極PE形成於保護層190上方。畫素電極PE透過接觸窗開口W與汲極D2直接接觸。

主動元件T2之閘極G2的尺寸大於通道層CH2的尺寸。此外，主動元件T2之閘極G2與通道層CH2之重疊長度L2與主動元件T2之通道層CH2之電流流通長度相同，即通道層CH2的寬度，如圖4所示之剖面圖。

接著，請參照圖4由線B-B’定義的部分，靜電防護電路之薄膜電晶體200包括閘極G、源極S、汲極D以及通道層120。類似地，通道層120位於閘極G與源極S及汲極D之間。通道層120具有相對設置的第一側壁120a以及第二側壁120b，如圖4所示之剖面圖。在本實施例中，閘極G與第一側壁120a重疊，且閘極G不與第二側壁120b重疊。相較於主動元件T2，通道層120之電流流通長度為X，閘極G與通道層120之重疊長度為X1，閘極G與通道層120之未重疊長度為X2，X=X1+X2。基於對主動元件T2之臨界電壓漂移容忍度的觀點而言，X1≧1/2X，且0≦X2≦1/2X，更佳為X2小於2微米，然本發明不限於此。

如圖4所示，薄膜電晶體200更包括絕緣層160。絕緣層160位於通道層120上方與源極S及汲極D下方。更具體而言，通道層120位於閘極G上方，而絕緣層160位於通道層120上方。絕緣層160具有多個接觸窗開口162、164，以裸露出通道層120。源極S及汲極D位於絕緣層160上，且源極S及汲極D透過接觸窗開口162、164以與通道層120直接接觸。

在本實施例中，畫素結構之主動元件T2為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體200為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。於此實施例中，靜電防護電路1500之薄膜電晶體200沒有畫素電極存在，則不會有畫素電極經由接觸窗與汲極D直接連接。但是，畫素結構1220之主動元件T2具有畫素電極PE存在，且畫素電極PE經由接觸窗W與汲極D2直接連接為範例，其中，其它的二者不同處如上所述，於此不再贅言。如此一來，在顯示面板2000操作時，若畫素結構之主動元件T2臨界電壓漂移，靜電防護電路之薄膜電晶體200可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板2000之顯示品質。

圖5是依照本發明第二實施例之另一顯示面板的剖面示意圖。圖5的線A-A’定義的部分表示顯示面板2000a中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖5的線B-B’定義的部分表示顯示面板2000a中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T2可與靜電防護電路之薄膜電晶體200a同時製作，然本發明不限於此。顯示面板2000a與圖4之顯示面板2000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

如圖5所示，畫素結構的主動元件T2與第一實施例之主動元件T1之間的差異在於，在主動元件T2之通道層CH2上形成有絕緣層PV。絕緣層PV位於通道層CH2上方與源極S2及汲極D2下方。絕緣層PV具有多個接觸窗開口W1、W2，以裸露出通道層CH2。源極S2及汲極D2位於絕緣層PV上，且源極S2及汲極D2透過接觸窗開口W1、W2以分別與通道層CH2直接接觸。類似地，主動元件T2之閘極G2的尺寸大於通道層CH2的尺寸。此外，主動元件T2之閘極G2與通道層CH2之重疊長度L2與主動元件T2之通道層CH2之電流流通長度相同。

如圖5所示，靜電防護電路之薄膜電晶體200a包括閘極G、源極S、汲極D以及通道層120。類似地，通道層120位於閘極G與源極S及汲極D之間。相較於主動元件T2，薄膜電晶體200a之閘極G的尺寸小於通道層120的尺寸。通道層120之電流流通長度為X，閘極G與通道層120之重疊長度為X1，在閘極G兩側之閘極G與通道層120之未重疊長度分別為X2以及X3，且X=X1+X2+X3。基於對主動元件T2之臨界電壓漂移容忍度的觀點而言，X1≧1/3X，0≦X2≦1/3X，且0≦X3≦1/3X。更佳為X2小於2微米，且X3小於2微米，然本發明不限於此。X2與X3可以相同也可以不同。

類似地，在本實施例中，畫素結構之主動元件T2為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體200a為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。如此一來，在顯示面板2000a操作時，若畫素結構之主動元件T2臨界電壓漂移，靜電防護電路之薄膜電晶體200a可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板2000a之顯示品質。

圖6是依照本發明第三實施例之顯示面板的剖面示意圖。圖6的線A-A’定義的部分表示顯示面板3000中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖6的線B-B’定義的部分表示顯示面板3000中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T3可與靜電防護電路之薄膜電晶體300同時製作，然本發明不限於此。顯示面板3000與圖2之顯示面板1000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

請先參照圖6由線A-A’定義的部分，畫素結構之主動元件T3包括閘極G3、通道層CH3、源極S3以及汲極D3。主動元件T3與圖4之主動元件T1類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。主動元件T3與主動元件T1之間的差異在於，在主動元件T3之通道層CH3與源極S3及汲極D3之間不具有其他膜層。換言之，源極S3及汲極D3不需透過開口而直接與通道層CH3直接接觸。

保護層190形成於基板1100上且覆蓋源極S3及汲極D3。畫素電極PE形成於保護層190上方。畫素電極PE透過接觸窗開口W與汲極D3電性連接。

主動元件T3之閘極G3的尺寸大於通道層CH3的尺寸。此外，主動元件T3之閘極G3與通道層CH3之重疊長度L3與主動元件T3之通道層CH3之電流流通長度相同。

接著，請參照圖6由線B-B’定義的部分，靜電防護電路之薄膜電晶體300包括閘極G、源極S、汲極D以及通道層120。薄膜電晶體300與薄膜電晶體100之間的差異在於，薄膜電晶體300之通道層120位於閘極G以及源極S及汲極D之間，且通道層120與源極S及汲極D之間不具有其他膜層(例如蝕刻終止層或絕緣層等)。換言之，源極S及汲極D不需透過開口而直接與通道層120直接接觸。通道層120具有相對設置的第一側壁120a以及第二側壁120b，如圖6所示之剖面圖。在本實施例中，閘極G與第一側壁120a重疊，且閘極G不與第二側壁120b重疊。值得一提的是，通道層120之電流流通長度為Y，閘極G與通道層120之重疊長度為Y1，閘極G與通道層120之未重疊長度為Y2，Y=Y1+Y2。基於對主動元件T3之臨界電壓漂移容忍度的觀點而言，Y1≧1/2Y，且0≦Y2≦1/2Y，更佳為Y2小於2微米，然本發明不限於此。

在本實施例中，畫素結構之主動元件T3為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體300為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。如此一來，在顯示面板3000操作時，若畫素結構之主動元件T3臨界電壓漂移，靜電防護電路之薄膜電晶體300可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板3000之顯示品質。

圖7是依照本發明第三實施例之另一顯示面板的剖面示意圖。圖7的線A-A’定義的部分表示顯示面板3000a中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖7 的線B-B’定義的部分表示顯示面板3000a中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T3可與靜電防護電路之薄膜電晶體300a同時製作，然本發明不限於此。顯示面板3000a與圖6之顯示面板3000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。顯示面板3000a與顯示面板3000之間的差異在於靜電防護電路之薄膜電晶體300a的結構。

如圖7所示，畫素結構的薄膜電晶體300a包括閘極G、源極S、汲極D以及通道層120。類似地，通道層120位於閘極G與源極S及汲極D之間。相較於主動元件T3，薄膜電晶體300a之閘極G的尺寸小於通道層120的尺寸。通道層120之電流流通長度為Y，閘極G與通道層120之重疊長度為Y1，在閘極G兩側之閘極G與通道層120之未重疊長度分別為Y2以及Y3，且Y=Y1+Y2+Y3。基於對主動元件T3之臨界電壓漂移容忍度的觀點而言，Y1≧1/3Y，0≦Y2≦1/3Y，且0≦Y3≦1/3Y。更佳為Y2小於2微米，且Y3小於2微米，然本發明不限於此。Y2與Y3可以相同也可以不同。

類似地，在本實施例中，畫素結構之主動元件T3為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體300a為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。如此一來，在顯示面板3000a操作時，若畫素結構之主動元件T3臨界電壓漂移，靜電防護電路之薄膜電晶體300a可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板3000a之顯示品質。

圖8是依照本發明第四實施例之顯示面板的剖面示意圖。圖8的線A-A’定義的部分表示顯示面板4000中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖8的線B-B’定義的部分表示顯示面板4000中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T4可與靜電防護電路之薄膜電晶體400同時製作，然本發明不限於此。顯示面板4000與圖2之顯示面板1000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

請先參照圖8由線A-A’定義的部分，畫素結構之主動元件T4包括閘極G4、通道層CH4、源極S4以及汲極D4。主動元件T4與圖4之主動元件T1類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。主動元件T4與主動元件T1之間的差異在於，主動元件T4之源極S4及汲極D4位於閘極G4上方，且通道層CH4覆蓋源極S4及汲極D4，以使源極S4及汲極D4與通道層CH4直接接觸。

保護層190形成於基板1100上且覆蓋源極S2及汲極D2。畫素電極PE形成於保護層190上方。畫素電極PE透過接觸窗開口W與汲極D2電性連接。

主動元件T4之閘極G4的尺寸大於通道層CH4的尺寸。此外，主動元件T3之閘極G4與通道層CH4之重疊長度L4與主動元件T4之通道層CH4之電流流通長度相同。

接著，請參照圖8由線B-B’定義的部分，靜電防護電路之薄膜電晶體400包括閘極G、源極S、汲極D以及通道層120。薄膜電晶體400與薄膜電晶體100之間的差異在於，薄膜電晶體400之源極S及汲極D位於閘極G上方，且通道層120覆蓋源極S及汲極D，以使源極S及汲極D與通道層120直接接觸。類似地，通道層120具有相對設置的第一側壁120a以及第二側壁120b。在本實施例中，閘極G與第一側壁120a重疊，且閘極G不與第二側壁120b重疊。相較於主動元件T4，通道層120之電流流通長度為Z，閘極G與通道層120之重疊長度為Z1，閘極G與通道層120之未重疊長度為Z2，Z=Z1+Z2。基於對主動元件T之臨界電壓漂移容忍度的觀點而言，Z1≧1/2Z，且0≦Z2≦1/2Z，更佳為Z2小於2微米，然本發明不限於此。

在本實施例中，畫素結構之主動元件T4為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體400為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。如此一來，在顯示面板4000操作時，若畫素結構之主動元件T4臨界電壓漂移，靜電防護電路之薄膜電晶體400可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板4000之顯示品質。

圖9是依照本發明第四實施例之另一顯示面板的剖面示意圖。圖9的線A-A’定義的部分表示顯示面板4000a中的畫素結構(例如為圖1之顯示面板1000中的畫素結構1220)剖面，圖9的線B-B’定義的部分表示顯示面板4000a中的靜電防護電路剖面(例如為圖1之顯示面板1000中的靜電防護電路1500)。在本實施例中，畫素結構之主動元件T4可與靜電防護電路之薄膜電晶體400a同時製作，然本發明不限於此。顯示面板4000a與圖8之顯示面板4000類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。顯示面板4000a與顯示面板4000之間的差異在於靜電防護電路之薄膜電晶體400a的結構。

如圖9所示，靜電防護電路的薄膜電晶體400a包括閘極G、源極S、汲極D以及通道層120。類似地，源極S及汲極D位於閘極G兩側之閘絕緣層GI上方，且通道層120覆蓋源極S及汲極D，以使源極S及汲極D與通道層120直接接觸。相較於主動元件T4，薄膜電晶體400a之閘極G的尺寸小於通道層120的尺寸。通道層120之電流流通長度為Z，閘極G與通道層120之重疊長度為Z1，在閘極G兩側之閘極G與通道層120之未重疊長度分別為Z2以及Z3，且Z=Z1+Z2+Z3。基於對主動元件T之臨界電壓漂移容忍度的觀點而言，Z1≧1/3Z，0≦Z2≦1/3Z，且0≦Z3≦1/3Z。更佳為Z2小於2微米，且Z3小於2微米，然本發明不限於此。Z2與Z3可以相同也可以不同。

類似地，在本實施例中，畫素結構之主動元件T4為一種金屬氧化物薄膜電晶體，而靜電防護電路之薄膜電晶體400a為另一種金屬氧化物薄膜電晶體，兩者具有不同的結構設計。如此一來，在顯示面板4000操作時，若畫素結構之主動元件T4臨界電壓漂移，靜電防護電路之薄膜電晶體400a可降低電流經由靜電防護電路流出的機率，進而改善漏電流問題，以維持顯示面板4000之顯示品質。

綜上所述，在本發明之顯示面板中，畫素陣列的主動元件與靜電防護電路的薄膜電晶體具有不同結構設計。如此一來，在顯示面板操作時，若畫素陣列的主動元件臨界電壓漂移，可降低電流經由具不同結構之靜電防護電路的薄膜電晶體流出的機率，從而可改善漏電流問題，以維持面板顯示品質。此外，本發明之顯示面板不需更動製程步驟，即可設計出具不同結構的上述靜電防護電路之薄膜電晶體與畫素陣列的主動元件。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧薄膜電晶體

120a‧‧‧第一側壁

120b‧‧‧第二側壁

190‧‧‧保護層

1000‧‧‧顯示面板

1100‧‧‧基板

A-A’、B-B’‧‧‧線

CH1、120‧‧‧通道層

D、D1‧‧‧汲極

ES1、140‧‧‧蝕刻終止層

G、G1‧‧‧閘極

GI、GI1‧‧‧閘絕緣層

L1、X、X1、X2‧‧‧長度

PE‧‧‧畫素電極

S、S1‧‧‧源極

T1‧‧‧主動元件

W‧‧‧接觸窗開口

Claims

一種薄膜電晶體，包括：一閘極；一源極以及一汲極，其中該源極以及該汲極不與該閘極接觸；以及一通道層，位於該閘極以及該源極及該汲極之間，該通道層具有相對設置的一第一側壁以及一第二側壁，該閘極與該第一側壁重疊，且該閘極不與該第二側壁重疊，其中，該通道層之一電流流通長度為X，該閘極與該通道層之一重疊長度為X1，該閘極與該通道層之一未重疊長度為X2，且X=X1+X2，其中，X1≧1/2X，且0≦X2≦1/2X。
如申請專利範圍第1項所述的薄膜電晶體，其中X2小於2微米。
如申請專利範圍第1項所述的薄膜電晶體，更包括一蝕刻終止層，其中：該通道層位於該閘極之上方，該蝕刻終止層位於該通道層上方，且該蝕刻終止層的長度小於該通道層的長度以裸露出部分的該通道層，且該源極以及該汲極位於該蝕刻終止層上，且與裸露出的該通道層接觸。
如申請專利範圍第1項所述的薄膜電晶體，更包括一絕緣層，其中：該通道層位於該閘極之上方，該絕緣層位於該通道層上方，且該絕緣層具有多個接觸窗開口以裸露出該通道層，且該源極以及該汲極位於該絕緣層上，且該源極以及該汲極透過該些接觸窗開口以與該通道層接觸。
如申請專利範圍第1項所述的薄膜電晶體，其中：該通道層位於該閘極之上方，且該源極以及該汲極覆蓋於該通道層，以與該通道層接觸。
如申請專利範圍第1項所述的薄膜電晶體，其中：該源極以及該汲極位於該閘極之上方，且該通道層覆蓋該源極以及該汲極，以與該通道層接觸。
一種薄膜電晶體，包括：一閘極；一源極以及一汲極；一通道層，位於該閘極以及該源極及該汲極之間，且該閘極的長度小於該通道層的長度，其中，該通道層之一電流流通長度為X，該閘極與該通道層之一重疊長度為X1，在該閘極兩側之該閘極與該通道層之未重疊長度分別為X2以及X3，且X=X1+X2+X3，其中，X1≧1/3X，0<X2≦1/3X，且0≦X3≦1/3X，以及該重疊長度為連續不間斷的長度。
如申請專利範圍第7項所述的薄膜電晶體，更包括一蝕刻終止層，其中：該通道層位於該閘極之上方，該蝕刻終止層位於該通道層上方，且該蝕刻終止層的長度小於該通道層的長度以裸露出部分的該通道層，且該源極以及該汲極位於該蝕刻終止層上，且與裸露出的該通道層接觸。
如申請專利範圍第7項所述的薄膜電晶體，更包括一絕緣層，其中：該通道層位於該閘極之上方，該絕緣層位於該通道層上方，且該絕緣層具有多個接觸窗開口以裸露出該通道層，且該源極以及該汲極位於該絕緣層上，且該源極以及該汲極透過該些接觸窗開口以與該通道層接觸。
一種顯示面板，具有一顯示區以及一非顯示區，該顯示面板包括：一畫素陣列，位於該顯示區中，該畫素陣列包括多個畫素結構，且每一畫素結構包括一主動元件以及與該主動元件電性連接的一畫素電極；以及一靜電防護電路，位於該非顯示區中，該靜電防護電路包括至少一薄膜電晶體，其中該薄膜電晶體如申請專利範圍第1項或第7項所述。