JP2016134469A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2016134469A JP2016134469A JP2015007527A JP2015007527A JP2016134469A JP 2016134469 A JP2016134469 A JP 2016134469A JP 2015007527 A JP2015007527 A JP 2015007527A JP 2015007527 A JP2015007527 A JP 2015007527A JP 2016134469 A JP2016134469 A JP 2016134469A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- electrode
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 146
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 40
- 239000000758 substrate Substances 0.000 description 38
- 238000002161 passivation Methods 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000010936 titanium Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 5
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 5
- 229910004444 SUB1 Inorganic materials 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920005672 polyolefin resin Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
【課題】一態様における課題は、カバレッジ性が高く、信頼性の向上した薄膜トランジスタを製造可能な薄膜トランジスタの製造方法を提供することにある。
【解決手段】実施形態に係る薄膜トランジスタの製造方法は、ゲート電極GEの上層に絶縁層12を挟んで半導体層SC‘を形成し、半導体層の上層に配線形成層20a、20b、20cを形成し、配線形成層をエッチングによりパターニングして複数の配線および電極を形成し、電極を形成した後、前記半導体層SC’をエッチングによりアイランド状にパターニングし、半導体層上の電極の一部をエッチングして半導体層のチャネル領域を露出し、前記配線、電極およびアイランド状の半導体層に重ねて保護層を形成する。
【選択図】図8
【解決手段】実施形態に係る薄膜トランジスタの製造方法は、ゲート電極GEの上層に絶縁層12を挟んで半導体層SC‘を形成し、半導体層の上層に配線形成層20a、20b、20cを形成し、配線形成層をエッチングによりパターニングして複数の配線および電極を形成し、電極を形成した後、前記半導体層SC’をエッチングによりアイランド状にパターニングし、半導体層上の電極の一部をエッチングして半導体層のチャネル領域を露出し、前記配線、電極およびアイランド状の半導体層に重ねて保護層を形成する。
【選択図】図8
Description
本発明の実施形態は、薄膜トランジスタの製造方法に関する。
近年、半導体装置として薄膜トランジスタを備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス表示装置等が挙げられる。
このような表示装置は、複数の薄膜トランジスタ(TFT)、信号線、ゲート線、ソース・ドレイン電極等の配線部、パッシベーション膜等が作りこまれたアレイ基板を備えている。薄膜トランジスタおよび種々の配線部は、フォトリソグラフィ、ドライエッチング等により、所定の形状にパターニングされる。
例えば、ボトムゲートチャネルエッチ型のTFTでは、一般に、半導体層をアイランド状に加工した後、半導体層上に配線層を形成し、更に、配線層をエッチングして信号線および走査線を形成するプロセスとしている。その後、信号線、走査線および半導体層を覆うパッシベーション膜が形成される。
しかし、表示装置の高精細化の為に配線層、信号線としてTAT(Ti系/Al系/Ti系)積層膜を用いる場合、エッチングにより形成される信号線の側壁の内、半導体層の端部に位置する側壁および半導体層から外れて位置する側壁は、テーパ角が大きくなり易い。側壁のテーパ角が大きい場合、配線層上に形成するパッシベーション膜においても信号線の側壁を覆う部分のテーパ角が大きくなり、その立ち上がり部分に”す”(細かい空洞)ができ易い。この場合、”す”(空洞)を介して外部から侵入した水分や水素がTFTの半導体層を還元し、その結果、TFTが導体化し易くなってしまう。
この発明の実施形態の課題は、カバレッジ性が高く、信頼性の向上した薄膜トランジスタを製造可能な薄膜トランジスタの製造方法を提供することにある。
実施形態に係る薄膜トランジスタの製造方法は、ゲート電極の上層に絶縁層を挟んで半導体層を形成し、前記半導体層の上層に配線形成層を形成し、前記配線形成層をエッチングによりパターニングして複数の配線および電極を形成し、前記電極を形成した後、前記半導体層をエッチングによりアイランド状にパターニングし、前記半導体層上の前記電極の一部をエッチングして前記半導体層のチャネル領域を露出し、前記配線、電極およびアイランド状の半導体層に重ねて保護層を形成することを特徴としている。
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
(第1の実施形態)
始めに、薄膜トランジスタを備える表示装置の構成例について説明する。
図1は、第1の実施形態の表示装置の一構成例を概略的に示す図である。ここでは、アレイ基板を有する表示装置として、液晶表示装置を例に説明する。液晶表示装置1は、例えばスマートフォン、タブレット端末、携帯電話機、ノートブックタイプPC、携帯型ゲーム機、電子辞書、或いはテレビ装置などの各種の電子機器に組み込んで使用することができる。
始めに、薄膜トランジスタを備える表示装置の構成例について説明する。
図1は、第1の実施形態の表示装置の一構成例を概略的に示す図である。ここでは、アレイ基板を有する表示装置として、液晶表示装置を例に説明する。液晶表示装置1は、例えばスマートフォン、タブレット端末、携帯電話機、ノートブックタイプPC、携帯型ゲーム機、電子辞書、或いはテレビ装置などの各種の電子機器に組み込んで使用することができる。
図1に示すように、液晶表示装置1は、ガラス基板等の光透過性を有する絶縁基板15と、絶縁基板15上に設けられ、画像を表示する表示部(アクティブエリア)ACTと、表示部ACTを駆動する駆動回路GD、SDと、を備えている。表示部ACTは、マトリクス状に配置された複数の表示画素PXを備えている。
表示部ACTには、ゲート配線G(G1〜Gn)、容量線C(C1〜Cn)、ソース配線S(S1〜Sm)、電源配線VCSなどが形成されている。各ゲート配線Gは、表示部ACTの外側に引き出され、ゲート駆動回路GDに接続されている。各ソース配線Sは、表示部ACTの外側に引き出され、ソース駆動回路SDに接続されている。容量線Cは、補助容量電圧が印加される電源配線VCSと電気的に接続されている。
駆動回路GD、SDは、表示部ACTの外側で絶縁基板15上に一体的に形成され、これらの駆動回路GD、SDにコントローラ11が接続されている。
駆動回路GD、SDは、表示部ACTの外側で絶縁基板15上に一体的に形成され、これらの駆動回路GD、SDにコントローラ11が接続されている。
各表示画素PXは、液晶容量CLC、薄膜トランジスタ(TFT)TR、液晶容量CLCと並列の蓄積容量CSなどを備えている。液晶容量CLCは、薄膜トランジスタTRに接続された画素電極PEと、コモン電位の給電部VCOMと電気的に接続された共通電極CEと、画素電極PEと共通電極CEとの間に介在する液晶層とを備えている。
薄膜トランジスタTRは、ゲート配線G及びソース配線Sに電気的に接続されている。ゲート配線Gには、ゲート駆動回路GDから、薄膜トランジスタTRをオンオフ制御するための制御信号が供給される。ソース配線Sには、ソース駆動回路SDから、映像信号が供給される。薄膜トランジスタTRは、ゲート配線Gに供給された制御信号に基づいてオンした際、ソース配線Sに供給された映像信号に応じた画素電位を画素電極PEに書き込む。コモン電位の共通電極CEと画素電位の画素電極PEとの間の電位差により、液晶層に印加される電圧が制御される。
薄膜トランジスタTRは、ゲート配線G及びソース配線Sに電気的に接続されている。ゲート配線Gには、ゲート駆動回路GDから、薄膜トランジスタTRをオンオフ制御するための制御信号が供給される。ソース配線Sには、ソース駆動回路SDから、映像信号が供給される。薄膜トランジスタTRは、ゲート配線Gに供給された制御信号に基づいてオンした際、ソース配線Sに供給された映像信号に応じた画素電位を画素電極PEに書き込む。コモン電位の共通電極CEと画素電位の画素電極PEとの間の電位差により、液晶層に印加される電圧が制御される。
蓄積容量CSは、液晶層に印加される電圧を一定期間保持するものであって、絶縁層を介して対向する一対の電極で構成されている。例えば、蓄積容量CSは、画素電極PEと同電位の第1電極と、容量線Cの一部あるいは容量線Cと電気的に接続された第2電極と、第1電極と第2電極との間に介在する絶縁層と、で構成されている。
ゲート駆動回路GDおよびソース駆動回路SDは、それぞれスイッチング素子として機能する複数の薄膜トランジスタ(TFT)TRを備えている。
ゲート駆動回路GDおよびソース駆動回路SDは、それぞれスイッチング素子として機能する複数の薄膜トランジスタ(TFT)TRを備えている。
図2は、図1に示した液晶表示装置1に適用可能なアレイ基板の一構成例を概略的に示す平面図、図3は、図2の線III−IIIに沿ったアレイ基板の断面図である。
アレイ基板SUB1は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板15を用いて形成されている。アレイ基板SUB1は、絶縁基板15の上に、各表示画素PXを構成する薄膜トランジスタTR、蓄積容量CS、ゲート配線G、ソース配線S、画素電極、並びに、ゲート駆動回路GDおよびソース駆動回路SDを構成する複数の薄膜トランジスタTRを備えている。ここでは、半導体装置として機能する薄膜トランジスタTRに着目して詳細に説明する。
アレイ基板SUB1は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板15を用いて形成されている。アレイ基板SUB1は、絶縁基板15の上に、各表示画素PXを構成する薄膜トランジスタTR、蓄積容量CS、ゲート配線G、ソース配線S、画素電極、並びに、ゲート駆動回路GDおよびソース駆動回路SDを構成する複数の薄膜トランジスタTRを備えている。ここでは、半導体装置として機能する薄膜トランジスタTRに着目して詳細に説明する。
図2および図3に示す構成例では、薄膜トランジスタTRは、例えば、ボトムゲートチャネルエッチ型のトランジスタとして構成されている。すなわち、絶縁基板15の内面10A上にゲート電極GEが形成されている。薄膜トランジスタTRを構成するゲート電極GEは、例えば、銅(Cu)、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、クロム(Cr)のなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極GEは、例えばゲート電極GEと同一層に設けられたゲート配線Gあるいは駆動回路の制御配線と電気的に接続されている。ゲート電極GEは、例えば、矩形状にパターニングされている。
ゲート電極GEおよび絶縁基板15の内面10Aを覆ってゲート絶縁層12が形成されている。ゲート絶縁層12は、例えば酸化シリコン(SiOx)を主成分とする酸化シリコン層を含んでいる。本実施形態において、ゲート絶縁層12は、その全体が、酸化シリコン層により形成されている。なお、ゲート絶縁層12は、酸化シリコン(SiOx)を主成分とする酸化シリコン層と、他の絶縁層、例えば窒化シリコン(SiNx)との積層膜で構成してもよい。積層膜で形成する場合、ゲート絶縁層12は、酸化シリコン層が半導体層と接するように形成することが望ましい。なお、本実施形態において、層とは、膜あるいはフィルムを含む概念として用いている。
ゲート絶縁層12上には、薄膜トランジスタTRを構成する半導体層として、例えば、酸化物半導体層SCが形成されている。酸化物半導体層SCは、その少なくとも一部がゲート電極GEと重なるように設けられ、本実施形態では、半導体層SC全体がゲート電極GEに重畳している。
このような酸化物半導体層SCは、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、スズ(Sn)の少なくとも1つを含む酸化物によって形成されている。酸化物半導体層SCを形成する代表的な例としては、酸化インジウムガリウム亜鉛(InGaZnO)、酸化インジウムガリウム(InGaO)、酸化インジウム亜鉛(InZnO)、酸化亜鉛スズ(ZnSnO)、酸化亜鉛(ZnO)などが挙げられる。
このような酸化物半導体層SCは、例えば、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、スズ(Sn)の少なくとも1つを含む酸化物によって形成されている。酸化物半導体層SCを形成する代表的な例としては、酸化インジウムガリウム亜鉛(InGaZnO)、酸化インジウムガリウム(InGaO)、酸化インジウム亜鉛(InZnO)、酸化亜鉛スズ(ZnSnO)、酸化亜鉛(ZnO)などが挙げられる。
酸化物半導体層SCは、例えば、ほぼ矩形の島状にパターニングされ、比較的高抵抗なチャネル領域SCCと、チャネル領域SCCの両側に位置するソース領域SCSおよびドレイン領域SCDと有している。チャネル領域SCCは、チャネル長Lを有している。また、酸化物半導体層SCと同様に、ゲート絶縁層12の上に図示しない画素電極が形成される。
薄膜トランジスタTRは、酸化物半導体層SCの少なくとも一部に接して設けられたソース電極SEおよびドレイン電極DEを有している。ソース電極SEは、ゲート絶縁層12上に形成され、一部が酸化物半導体層SCのソース領域上に重畳している。ソース電極SEは、ゲート絶縁層12上に形成されたソース配線Sに電気的に接続され、ここでは、ソース配線Sと同一層で形成されている。
ドレイン電極DEは、ゲート絶縁層12上に形成され、一部が酸化物半導体層SCのドレイン領域SDC上に重畳している。酸化物半導体層SC上において、ドレイン電極DEは、チャネル長Lに相当する距離だけ離間してソース電極SEに対向している。また、ドレイン電極DEは、画素電極に電気的に接続される。
ソース電極SE、ドレイン電極DE、およびソース配線Sは、金属多層膜で構成されている。本実施形態において、ソース電極SE、ドレイン電極DE、およびソース配線Sは、それぞれ、Ti、TiN等のTiを主成分とする金属材料からなる下層(第1層)20aと、Al、AlSi、AlNd,AlCu等のAlを主成分とする金属材料からなる中間層(第2層)20bと、Tiを主成分とする金属材料からなる上層(第3層)20cとの積層構造(Ti系/Al系/Ti系)を有している。中間層20bは、下層20aおよび上層20cに比較して、充分に厚く形成されている。ソース電極SEおよびドレイン電極DEは、下層20a側が酸化物半導体層SCに接して形成され、ソース配線Sは、下層20a側がゲート絶縁層12に接して設けられている。
図2および図3に示すように、ソース電極SEおよびドレイン電極DEは、それぞれ側壁、すなわち、ゲート絶縁層12および酸化物半導体層SCに対して起立している側壁を有している。側壁の内、ゲート絶縁層12上に位置する側壁22a、および、半導体層SC上でゲート絶縁層12近傍に位置する側壁22bは、テーパ角θ1(例えば、45〜75度)に形成されている。また、側壁の内、半導体層SC上で、ゲート絶縁層12から離間し、半導体層SCの中央部側に位置している側壁22b、すなわち、半導体層SCのチャネル領域の側縁に沿って位置している側壁22bは、テーパ角θ2(例えば、45〜75度)に形成されている。ソース電極SEの側壁22bとドレイン電極DEの側壁22bとは、チャネル領域を挟んで対向している。テーパ角θ1、θ2は、実質的に等しく形成されている。
アレイ基板SUB1上にパッシベーション膜(保護層)PAが形成され、ソース配線S、ソース電極SE、ドレイン電極DE、酸化物半導体層SCの全体を覆っている。このパッシベーション膜PAは、無機膜、オレフィン樹脂、アクリル樹脂、シロキサン樹脂などを用い、CVD(化学蒸着)法により形成することができる。パッシベーション膜PAの膜厚は、ソース電極SE、ドレイン電極DE、ソース配線Sを構成している金属多層膜(Ti系/Al系/Ti系)の膜厚よりも大きいことが望ましい。
なお、図2においては、図面の複雑化を避けるため、パッシベーション膜PAを省略している。
なお、図2においては、図面の複雑化を避けるため、パッシベーション膜PAを省略している。
次に、本実施形態の表示装置に適用する薄膜トランジスタTRの製造方法についてその一例を説明する。
図4に示すように、絶縁基板15の内面10A上に、例えば、スパッタリングによりゲート層を成膜し、このゲート層をパターニングすることにより、ゲート配線Gおよびゲート電極GEを形成する。ここでは、絶縁基板15として、透明なガラス基板を用いた。ゲート層は、例えば、Mo系材料を用いた。
図4に示すように、絶縁基板15の内面10A上に、例えば、スパッタリングによりゲート層を成膜し、このゲート層をパターニングすることにより、ゲート配線Gおよびゲート電極GEを形成する。ここでは、絶縁基板15として、透明なガラス基板を用いた。ゲート層は、例えば、Mo系材料を用いた。
続いて、図5に示すように、ゲート電極GEに重ねて絶縁基板15の内面10A上にゲート絶縁層12を成膜する。このゲート絶縁層12は、例えば、プラズマCVD法などを用いて、酸化シリコン(SiOx)により形成した。次いで、例えば、スパッタリングによりゲート絶縁層12の上に酸化インジウムガリウム亜鉛(InGaZnO)からなる半導体層SC‘を成膜する。
図6に示すように、スパッタリング等により、半導体層SC‘に重ねて、金属膜を連続成膜する。この金属膜は、例えば、Ti系の下層20a、Al系の中間層20b、Ti系の上層20cを有する金属多層膜(配線形成層)を用いる。その後、成膜された金属多層膜をパターニングしてソース電極SE、ドレイン電極DE、ソース配線Sを形成する。
この場合、図6および図7に示すように、所望パターンを有するフォトレジストPR1を金属多層膜上に形成する。フォトレジストPR1は、例えば、オレフィン樹脂などの感光性絶縁材料を金属多層膜上に塗布した後、フォトマスクを介した露光及び現像処理を伴うフォトリソグラフィプロセスを用いてパターニングすることで形成される。フォトレジストPR1は、ソース電極SE、ドレイン電極DE、ソース配線S、酸化物半導体層SCの形成領域の直上に位置するパターンを有している。
次いで、図8に示すように、フォトレジストPR1をマスクとして、金属多層膜を一括してパターニングする。パターニングは、例えばプラズマドライエッチング法の一種である反応性イオンエッチング法(RIE)を用いる。エッチングガスとして、三塩化ホウ素(BCl3)、塩素(Cl2)の混合ガスを用いる。さらに窒素(N2)を混合しても良い。これにより、ソース電極SE、ドレイン電極DE、ソース配線Sの外形輪郭を形成する。形成された側壁22aのテーパ角θ1を例えば、45〜75度となる。エッチングの際、側壁22aの近傍部分において、ゲート絶縁層12は半導体層SC‘で覆われて露出していない。そのため、エッチングにより、ゲート絶縁層12の形成材料が側壁22aに再堆積することがなく、側壁22aのテーパ角θ1を小さく形成することができる。
続いて、図9および図10に示すように、フォトレジストPR1をマスクとして、半導体層SC‘を一括してパターニングする。パターニングは、上記と同様に、例えば、反応性イオンエッチング法(RIE)あるいはウエットエッチング法を用いる。エッチングにより半導体層SC’を島状にパターニングして複数の酸化物半導体層SCを形成する。エッチングガスとして、三塩化ホウ素(BCl3)、塩素(Cl2)の添加ガスを混合したものを用いる。添加ガスとしては、例えば三フッ化メタン(CHF3)等が好ましい。また、混合ガスに窒素(N2)を添加しても良い。
このような2段階のエッチングにより、テーパ角θ1を有する側壁22aで規定されたソース電極SE、ドレイン電極DE、ソース配線S、およびほぼ矩形状の酸化物半導体層SCが順に形成される。エッチング完了後、フォトレジストPR1を除去する。
続いて、図11および図12に示すように、所望パターンを有するフォトレジストPR2をソース電極SE、ドレイン電極DE、ソース配線S、およびほぼ矩形状の酸化物半導体層SC、およびゲート絶縁層12上に形成する。フォトレジストPR2は、酸化物半導体層SCのチャネル領域上の部分が露出したパターンを有している。また、エッチング中にソース電極SE、ドレイン電極DE、ソース配線Sの側壁22aのテーパ角θ1が増大するのを抑制するため、フォトレジストPR2は、側壁22aおよびその周辺のゲート絶縁層12を覆っている。
次いで、フォトレジストPR2をマスクとして、チャネル領域上に位置する金属多層膜を一括してパターニングする。パターニングは、例えばプラズマドライエッチング法の一種である反応性イオンエッチング法(RIE)を用いる。エッチングにより、酸化物半導体層SCまで金属多層膜をフルエッチングする。
これにより、図13および図14に示すように、チャネル領域上の金属多層膜をエッチングし、ソース電極SEおよびドレイン電極DEの側壁22bを形成する。側壁22bのテーパ角θ2は、45〜75度とする。エッチングの際、下地として酸化物半導体層SCしか露出しないため、側壁22bのテーパ角θ2を小さくし易く、側壁22aのテーパ角θ1とほぼ揃えることができる。エッチング完了後、フォトレジストPR2を除去する。
これにより、図13および図14に示すように、チャネル領域上の金属多層膜をエッチングし、ソース電極SEおよびドレイン電極DEの側壁22bを形成する。側壁22bのテーパ角θ2は、45〜75度とする。エッチングの際、下地として酸化物半導体層SCしか露出しないため、側壁22bのテーパ角θ2を小さくし易く、側壁22aのテーパ角θ1とほぼ揃えることができる。エッチング完了後、フォトレジストPR2を除去する。
次いで、絶縁基板15上にパッシベーション膜(保護層)PAを形成し、ソース配線S、ソース電極SE、ドレイン電極DE、酸化物半導体層SC等を含むアレイ基板全体をパッシベーション膜で覆う。パッシベーション膜PAは、無機膜、オレフィン樹脂、アクリル樹脂、シロキサン樹脂などを用いる。パッシベーション膜PAの膜厚は、ソース電極SE、ドレイン電極DE、ソース配線Sを構成している金属多層膜(Ti系/Al系/Ti系)の膜厚以上とすることが望ましい。
以上の工程により、薄膜トランジスタTRを備えたアレイ基板SUB1が製造される。
以上の工程により、薄膜トランジスタTRを備えたアレイ基板SUB1が製造される。
以上のように構成された表示装置、薄膜トランジスタおよびその製造方法によれば、電極および配線の側壁22a、22bのテーパ角θ1、θ2を45〜75度と小さく形成することができる。この場合、電極、配線、半導体層上を覆うパッシベーション膜においても、配線、電極の側壁を覆う部分のテーパ角を小さくすることができる。これにより、パッシベーション膜PAを配線、電極、ゲート絶縁層上に密着させ、アレイ基板全体を確実に覆うことができる。同時に、“す”の発生を抑制し、パッシベーション膜PAのカバレッジ性が向上する。従って、外部からの水分や水素等の浸入を抑制し、薄膜トランジスタの半導体層の還元、導体化を防止することができる。
なお、配線、電極の側壁のテーパ角が45度よりも小さくなると、線幅のCDロスが大きくなる。そのため、テーパ角は、45〜75度に形成されていることが望ましい。
なお、配線、電極の側壁のテーパ角が45度よりも小さくなると、線幅のCDロスが大きくなる。そのため、テーパ角は、45〜75度に形成されていることが望ましい。
図15および図16は、パッシベーション膜のカバレッジ性と薄膜トランジスタTRの特性との関係を示している。薄膜トランジスタTRのチャネル幅W、チャネル長Lは、それぞれ80μm、3μmとしている。図15に示すように、本実施形態にようにカバレッジ性が良好な場合、薄膜トランジスタTRはゲート電圧Vg(V)が閾値を超えると、所望のドレイン電流Idを供給することができる。すなわち、本実施形態に係る薄膜トランジスタは、良好なTFT特性を得ることができる。
これに対して、図16に示すように、カバレッジ性不良の場合、薄膜トランジスタTRは、ゲート電圧Vgに拘わらず、ドレイン電流Idが常時流れた状態となる。これは、カバレッジ性不良により薄膜トランジスタの半導体層が還元され導体化しているためと考えられる。
以上のように、本実施形態によれば、カバレッジ性が高く、信頼性の向上した薄膜トランジスタおよび薄膜トランジスタの製造方法が得られる。
これに対して、図16に示すように、カバレッジ性不良の場合、薄膜トランジスタTRは、ゲート電圧Vgに拘わらず、ドレイン電流Idが常時流れた状態となる。これは、カバレッジ性不良により薄膜トランジスタの半導体層が還元され導体化しているためと考えられる。
以上のように、本実施形態によれば、カバレッジ性が高く、信頼性の向上した薄膜トランジスタおよび薄膜トランジスタの製造方法が得られる。
上述した実施形態においては、薄膜トランジスタを含む表示装置の開示例として液晶表示装置を示したが、その他の適用例として、有機EL表示装置、その他の自発光型表示装置、或いは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、薄膜トランジスタを適用する表示装置は、中小型の表示装置から大型の表示装置まで、特に限定することなく上記実施形態と同様の構成或いは製造工程を適用可能であることは言うまでもない。
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明の実施形態として上述した各構成及び製造工程を基にして、当業者が適宜設計変更して実施し得る全ての構成及び製造工程も、本発明の要旨を包含する限り、本発明の範囲に属する。また、上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
1…表示装置、15…絶縁基板、SUB1…アレイ基板、ACT…表示部、
G…ゲート配線、S…ソース配線、TR…薄膜トランジスタ、PX…表示画素、
GE…ゲート電極、SC…半導体層、SE…ソース電極、12…ゲート絶縁層、
DE…ドレイン電極、20a…下層(第1層)、20b…中間層(第2層)、
20c…上層(第3層)、22a、22b…側壁、
PA…パッシベーション膜(保護層)、PR1、PR2…フォトレジスト
G…ゲート配線、S…ソース配線、TR…薄膜トランジスタ、PX…表示画素、
GE…ゲート電極、SC…半導体層、SE…ソース電極、12…ゲート絶縁層、
DE…ドレイン電極、20a…下層(第1層)、20b…中間層(第2層)、
20c…上層(第3層)、22a、22b…側壁、
PA…パッシベーション膜(保護層)、PR1、PR2…フォトレジスト
Claims (6)
- ゲート電極の上層に絶縁層を挟んで半導体層を形成し、
前記半導体層の上層に配線形成層を形成し、
前記配線形成層をエッチングによりパターニングして複数の配線および電極を形成し、
前記電極を形成した後、前記半導体層をエッチングによりアイランド状にパターニングし、
前記半導体層上の前記電極の一部をエッチングして前記半導体層のチャネル領域を露出し、
前記配線、電極およびアイランド状の半導体層に重ねて保護層を形成する
ことを特徴とする薄膜トランジスタの製造方法。 - 前記配線形成層は、複数の金属層を積層して形成する請求項1に記載の薄膜トランジスタの製造方法。
- 前記半導体層は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)の少なくとも1つを含む酸化物によって形成する請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記配線の側壁および前記電極の側壁のテーパ角を45〜75度に形成する請求項1ないし3のいずれか1項に記載の薄膜トランジスタの製造方法。
- 前記配線形成層上に第1レジストを形成した状態で、前記配線形成層をエッチングして前記配線および電極を形成した後、前記半導体層をエッチングする請求項1ないし4のいずれか1項に記載の薄膜トランジスタの製造方法。
- 前記配線、および前記電極の一部の側壁、および前記絶縁層を第2レジストで覆った状態で、前記電極の一部をエッチングして前記半導体層のチャネル領域を露出する請求項1ないし5のいずれか1項に記載の薄膜トランジスタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007527A JP2016134469A (ja) | 2015-01-19 | 2015-01-19 | 薄膜トランジスタの製造方法 |
US14/996,323 US9613860B2 (en) | 2015-01-19 | 2016-01-15 | Method of manufacturing thin-film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015007527A JP2016134469A (ja) | 2015-01-19 | 2015-01-19 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016134469A true JP2016134469A (ja) | 2016-07-25 |
Family
ID=56408380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015007527A Pending JP2016134469A (ja) | 2015-01-19 | 2015-01-19 | 薄膜トランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9613860B2 (ja) |
JP (1) | JP2016134469A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102494732B1 (ko) * | 2015-10-16 | 2023-02-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN106653772B (zh) * | 2016-12-30 | 2019-10-01 | 惠科股份有限公司 | 一种显示面板及制程 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2180518B1 (en) | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR101895421B1 (ko) * | 2011-02-24 | 2018-09-07 | 삼성디스플레이 주식회사 | 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들 |
-
2015
- 2015-01-19 JP JP2015007527A patent/JP2016134469A/ja active Pending
-
2016
- 2016-01-15 US US14/996,323 patent/US9613860B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160211177A1 (en) | 2016-07-21 |
US9613860B2 (en) | 2017-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10254876B2 (en) | Array substrate, fabricating method thereof and display device | |
KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
US11257849B2 (en) | Display panel and method for fabricating the same | |
US10886409B2 (en) | Display backplate and fabrication method thereof, display panel and display device | |
US9711542B2 (en) | Method for fabricating display panel | |
KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
US9230951B2 (en) | Antistatic device of display device and method of manufacturing the same | |
US9496292B2 (en) | Display device and manufacturing method for same | |
JP6326312B2 (ja) | 表示装置 | |
US9299763B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
KR102308621B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US20140284574A1 (en) | Display apparatus and method of manufacturing the same | |
JP2018510490A (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
US10670933B2 (en) | Active matrix substrate, method for producing same, and display device | |
KR20150011219A (ko) | 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 기판 | |
KR20160001821A (ko) | 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판 | |
KR102157689B1 (ko) | 평판 표시장치용 박막 트랜지스터 어레이 기판 | |
KR102454384B1 (ko) | 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법 | |
US9741861B2 (en) | Display device and method for manufacturing the same | |
JP3203749U (ja) | 表示パネル | |
JP2019078862A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
JP2016134469A (ja) | 薄膜トランジスタの製造方法 | |
KR102102903B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
US9831352B2 (en) | Semiconductor device and method for manufacturing same |