CN106972008B - 有机电致发光显示面板及显示装置 - Google Patents

Abstract

本申请公开一种有机电致发光显示面板及显示装置，涉及显示技术领域，其中有机电致发光显示面板具有显示区及围绕显示区的非显示区，包括：衬底基板；设置在衬底基板上的封装金属层，封装金属层位于非显示区并环绕显示区设置；设置在衬底基板与封装金属层之间的绝缘层和多晶硅层，绝缘层设置在多晶硅层背离衬底基板的一侧表面，多晶硅层包括多个放电尖端。如此方案，当本申请中的有机电致发光显示面板受到静电作用时，多晶硅层上的放电尖端能够对外来静电进行释放，避免外来静电对显示面板及显示装置造成损伤，此外，由于多晶硅层所占空间较小，因此该方案还有利于实现窄边框设计。

Description

有机电致发光显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体地说，涉及一种有机电致发光显示面板及显示装置。

背景技术

在显示面板的生产制程中，由于某些外在因素，例如连续的工艺操作以及搬运或者环境变化等，通常会在面板中产生静电荷的积累。由于玻璃本身是绝缘物质，因此除非有适当的放电通道，否则电荷一直会停留在基板表面。当静电荷积累到一定数量之后，将会产生放电。

静电放电发生的时间很短，大量的电荷在很短的时间内发生转移将产生极高的电流，击穿半导体器件，或者产生足够的热量融化半导体器件，这种危害通常在不易察觉的情况下引起部分元器件的降级或者报废，带来较大的经济损失。因此，静电放电会给电子产品带来致命的危害，它不仅降低了产生的可靠性，还增加了维修成本。每年静电放电会给电子制造工业带来数十亿美元的损失。

为了避免出现静电放电现象，通常可通过设置静电保护装置来释放静电电荷，保护显示面板。由于静电防护器件广泛存在与显示面板中，一般会设置有不知静电防护区域，但随着窄边框的产品理念越来越成为当前主流技术，对于显示屏中电子器件的不知密集度要求越来越高。

因此，如何合理设计静电放电通道又有利于实现显示装置的窄边框设计成为现阶段亟待解决的技术问题。

发明内容

有鉴于此，本申请所要解决的技术问题是提供一种有机电致发光显示面板及显示装置，通过多晶硅层对外来静电进行释放，有效避免了外来静电对显示面板及显示装置造成损伤，而且多晶硅层所占用的空间较小，还有利于实现显示装置的窄边框设计。

为了解决上述技术问题，本申请有如下技术方案：

一方面，本申请提供一种有机电致发光显示面板，具有显示区及围绕所述显示区的非显示区，其特征在于，包括：

衬底基板；

设置在所述衬底基板上的封装金属层，所述封装金属层位于所述非显示区并环绕所述显示区设置；

设置在所述衬底基板与所述封装金属层之间的绝缘层和多晶硅层，所述绝缘层设置在所述多晶硅层背离所述衬底基板的一侧表面，所述多晶硅层包括多个放电尖端。

可选地，其中：

所述多晶硅层是经过掺杂处理的。

可选地，其中：

所述放电尖端随机排布在所述多晶硅层背离所述衬底基板的一侧表面。

可选地，其中：

所述放电尖端的高度为h，10nm≤h≤20nm。

可选地，其中：

还包括位于所述显示区薄膜晶体管阵列层；

所述薄膜晶体管阵列层包括半导体有源层、栅极绝缘层、栅极金属层、层间绝缘层、源漏极金属层和平坦化层；

所述有机电致发光显示面板还包括：多条沿行方向延伸沿列方向排列的栅极线，所述栅极线设置在栅极金属层；多条沿列方向延伸沿行方向排列的数据线，所述数据线设置在源漏极金属层。

可选地，其中：

所述封装金属层与所述栅极金属层同层设置，所述多晶硅层和所述半导体有源层同层设置，所述绝缘层和所述栅极绝缘层同层设置。

可选地，其中：

还包括设置在所述衬底基板上的栅极驱动电路，所述栅极驱动电路与多条所述栅极线电连接，所述栅极驱动电路位于所述非显示区，设置在所述绝缘层靠近所述显示区的一侧；

所述封装金属层所在区域与所述栅极驱动电路所在区域之间的最短距离大于所述绝缘层的厚度。

可选地，其中：

所述封装金属层所在区域与所述栅极驱动电路所在区域之间的最短距离大于等于8um。

可选地，其中：

所述封装金属层所在区域与所述栅极驱动电路所在区域之间的最短距离等于15um。

可选地，其中：

所述绝缘层的厚度为0.12um≤d1≤0.16um。

可选地，其中：

所述绝缘层的厚度为d1＝0.14um。

可选地，其中：

所述多晶硅层所在区域与所述栅极驱动电路所在区域之间的最短距离大于等于5um。

可选地，其中：

所述多晶硅层在所述衬底基板上的正投影不超出所述封装金属层在所述衬底基板上的正投影所限定的范围。

可选地，其中：

所述多晶硅层在所述衬底基板上的正投影超出所述封装金属层在所述衬底基板上的正投影所限定的范围。

可选地，其中：

所述多晶硅层在所述衬底基板上的正投影具有第一边界，所述封装金属层在所述衬底基板上的正投影具有第二边界；所述第一边界与所述第二边界之间的最短距离为D，其中，0＜D＜50um。

可选地，其中：

D＝3um。

可选地，其中：

所述多晶硅层呈面状分布在所述衬底基板的第一表面。

可选地，其中：

所述多晶硅层包括多个镂空部，所述镂空部为长方形、圆形或菱形，多个所述镂空部呈阵列排布。

可选地，其中：

所述封装金属层包括多个子封装金属块，所述多晶硅层包括多个子多晶硅块，至少两个所述子封装金属块靠近所述衬底基板的一侧分别设置有所述子多晶硅块。

可选地，其中：

任意两个对应设置有所述子多晶硅块的所述子封装金属块接收外加电压，形成单独放电通道。

可选地，其中：

所述非显示区还包括导电部，所述导电部接收固定电压或者接地，所述导电部与所述源漏极金属层设置在同一层，所述导电部与所述多晶硅层电连接。

可选地，其中：

所述非显示区还包括导电部，所述导电部接收固定电压或者接地，所述导电部与所述源漏极金属层设置在同一层，所述导电部与所述封装金属层电连接。

另一方面，本申请还提供一种显示装置，包括本申请中的有机电致发光显示面板。

与现有技术相比，本申请所述的有机电致发光显示面板及显示装置，达到了如下效果：

本申请中所提供的有机电致发光显示面板及显示装置，在衬底基板和封装金属层之间设置了经掺杂处理的多晶硅层，多晶硅层包括多个放电尖端。在显示面板和显示装置受到外来静电的影响时，多晶硅层上的放电尖端能够对外来静电进行释放，起到静电保护的作用，有效避免了本申请中的显示面板和显示装置由于静电的影响而发生损伤的现象。此外，由于本申请中的多晶硅层设置在衬底基板和封装金属层之间，并不会增加本申请显示面板和显示装置的边框的宽度，因此本申请所提供的上述方案还有利于实现显示面板及显示装置的窄边框设计。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1所示为本申请所提供的有机电致发光显示面板的一种俯视图；

图2所示为图1所提供的有机电致发光显示面板的B-B截面图；

图3所示为本申请显示区薄膜晶体管阵列层的一种截面图；

图4所示为本申请有机电致发光显示面板的一种俯视图；

图5所示为本申请所提供的有机电致发光显示面板的另一种截面图；

图6所示为本申请所提供的有机电致发光显示面板的再一种截面图；

图7所示为本申请多晶硅层与封装金属层对应关系的第一种截面图；

图8所示为本申请多晶硅层与封装金属层对应关系的第二种截面图；

图9所示为图8所示实施例中多晶硅层和封装金属层位置关系的一种俯视图；

图10所示为本申请多晶硅层包括镂空部时的第一种结构示意图；

图11所示为本申请多晶硅层包括镂空部时的第二种结构示意图；

图12所示为本申请多晶硅层包括镂空部时的第三种结构示意图；

图13所示为本申请多晶硅层与封装金属层对应关系的第三种截面图；

图14所示为本申请多晶硅层与封装金属层对应关系的第四种截面图；

图15所示为源漏极金属层与多晶硅层电连接的一种结构示意图；

图16所示为源漏极金属层与封装金属层电连接的一种结构示意图；

图17所示为本申请所提供的一种显示装置的构成示意图。

具体实施方式

如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。

参见图1所示为本申请所提供的有机电致发光显示面板的一种俯视图，图2所示为图1所提供的有机电致发光显示面板的B-B截面图。结合图1和图2可看出，本申请中的有机电致发光显示面板100，具有显示区11及围绕显示区11的非显示区12，该有机电致发光显示面板100包括：

衬底基板10；

设置在衬底基板10上的封装金属层20，封装金属层20位于非显示区12并环绕显示区11设置；

设置在衬底基板10与封装金属层20之间的绝缘层30和经掺杂处理及激光晶化处理形成的多晶硅层40，绝缘层30设置在多晶硅层40背离衬底基板10的一侧表面，多晶硅层40包括多个放电尖端41。

其中，封装金属层20用于固定封装胶，材料通常选为玻璃金属，例如钼等。绝缘层30包括诸如氧化硅、氮化硅或金属氧化物的无机层，可以是单层或多层。

具体地，本申请在衬底基板10与封装金属层20之间设置经掺杂处理的多晶硅层40，由于封装金属层20位于非显示区12并环绕显示区11设置，也就是说在显示区11的周围环绕设置了多晶硅层40，而且多晶硅层40包括多个放电尖端41，在制作多晶硅层40的过程中，可选的，对多晶硅层40进行经掺杂处理，掺杂处理过程中掺杂的气体例如可包括PH₃或BF₃，其中，PH₃的掺杂浓度为2E14～6E14个/cm²，BF₃的掺杂浓度为2E14～6E14个/cm²，但本实施例对掺杂的气体及其浓度不做具体限制。可选地，本申请的多晶硅层40在形成时，可先通过CVD(化学气相淀积)成膜的方法形成非晶硅层，然后再对非晶硅层进行激光晶化处理，即准分子激光退火处理，准分子激光退火处理是通过准分子激光对非晶硅层进行照射，实现非晶硅层向多晶硅层的转变，对非晶硅层进行激光晶化后，还会形成多个放电尖端41，放电尖端41为多晶硅层40表面的尖锐凸起部分。当显示面板100受到外来静电的作用时，多晶硅层40上的放电尖端41能够对外来静电进行释放，从而对本申请中的显示面板100起到静电保护作用，避免本申请中的显示面板100由于外来静电的影响而造成损伤。此外，本申请在封装金属层20与衬底基板10之间设置多晶硅层40，此种设计并不会增加显示面板100的边框宽度，因此，本申请所提供的上述方案还有利于实现窄边框设计。

可选地，本申请多晶硅层40上的放电尖端41随机排布在多晶硅层40背离衬底基板10的一侧表面。本申请中的多晶硅层40是非晶硅经过激光晶化的过程形成的，在激光晶化后，会随机形成多个放电尖端41，形成的放电尖端41随机排布在多晶硅层40背离衬底基板10一侧的表面。当本申请的显示面板100受到静电作用时，静电电荷会在封装金属层20的表面积累悬浮，当达到一定基础后，静电将会击穿绝缘层30到达多晶硅层40，通过多晶硅层40上的放电尖端41进行释放，从而对本申请的显示面板100起到静电保护作用。

可选地，继续参见图2，本申请中放电尖端41的高度为h，10nm≤h≤20nm。本申请中放电尖端41的高度h指的是从放电尖端41的尖端位置到放电尖端41与多晶硅层的接触面之间的垂直距离。将本申请中的放电尖端41的高度设置在10nm≤h≤20nm范围内时，放电尖端41既能够对显示面板100受到的静电进行释放，该厚度又不会对显示面板100所要求的整体厚度造成影响。

图3所示为本申请显示区薄膜晶体管阵列层的一种截面图，图4所示为本申请有机电致发光显示面板的一种俯视图。本申请中的有机电致发光显示面板100还包括位于显示区11薄膜晶体管阵列层50；

参见图3，薄膜晶体管阵列层50包括半导体有源层51、栅极绝缘层52、栅极金属层53、层间绝缘层54、源漏极金属层55和平坦化层56；

请结合图3并参见图4，有机电致发光显示面板100还包括：多条沿行方向延伸沿列方向排列的栅极线13，栅极线13设置在栅极金属层53；多条沿列方向延伸沿行方向排列的数据线14，数据线14设置在源漏极金属层55。从图4所示实施例还可看出，本申请的有机电致发光显示面板100还包括阵列排布的薄膜晶体管阵列，每个薄膜晶体管57包括栅极63、源极62和漏极61，同行排布的各薄膜晶体管57的栅极63分别连接到同一条所述栅极线13，同列排布的各薄膜晶体管57的源极62分别连接到同一条数据线14，每条数据线14均连接到信号处理单元99，用于接收信号处理单元99发送的数据信号，各薄膜晶体管57的漏极61分别与电致发光结构81一一对应电连接。本申请中有机电致发光显示面板100中，薄膜晶体管57的漏极61与电致发光结构81一一对应电连接，通过薄膜晶体管57来控制电致发光结构81的发光。

图3所示实施例中的半导体有源层51通过掺杂N型杂质离子或P型杂质离子从而形成源极区域和漏极区域，在源极区域和漏极区域之间的区域是不掺杂杂质的沟道区域。栅极绝缘层52包括诸如氧化硅、氮化硅或金属氧化物的无机层，可以是单层或多层。栅极金属层53位于栅极绝缘层52上的特定区域中。层间绝缘层54位于栅极金属层53上，层间绝缘层54可以由氧化硅或氮化硅等绝缘无机层形成。源漏极金属层55包括源极绝缘层和漏极金属层，位于层间绝缘层54上，源极金属层和漏极金属层分别通过接触孔电连接到源极区域和漏极区域。本申请中的栅极线13与栅极金属层53同层设置，数据线14与源漏极金属层55同层设置。

图5所示为本申请所提供的有机电致发光显示面板的另一种截面图，从图5所示实施例可看出，封装金属层20与栅极金属层53同层设置，多晶硅层40和半导体有源层51同层设置，绝缘层30和栅极绝缘层52同层设置。具体地，本申请将位于非显示区12的封装金属层20和位于显示区11的栅极金属层53同层设置，将位于非显示区12的多晶硅层40和位于显示区11的半导体有源层51同层设置，在制作栅极金属层53的同时可完成封装金属层20的制作，在制作半导体有源层51的同时可完成多晶硅层40的制作，无需单独制作封装金属层20和多晶硅层40，因此有利于简化制程，节约生产成本，有利于提高本申请显示面板100的生产效率。

可选地，图6所示为本申请所提供的有机电致发光显示面板的再一种截面图。本申请中的有机电致发光显示面板100还包括设置在衬底基板10上的栅极驱动电路60(即VSR)，栅极驱动电路60与多条栅极线电连接，栅极驱动电路60位于非显示区12，设置在绝缘层30靠近显示区11(即AA区)的一侧；封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离大于绝缘层30的厚度。其中，栅极驱动电路60(即VSR)通常包括多个级联的移位寄存单元，前一级移位寄存单元的输出端连接后一级移位寄存单元的输入端，在一帧周期内栅极驱动电路中的各个移位寄存单元均输出一个栅极信号给与其相连的栅极线，以依次打开像素阵列中对应的像素，需要说明的是，每个像素所在区域由显示面板上相邻的两条栅极线和相邻的两条数据线限定而成，多个像素共同形成上述像素阵列。

具体地，继续参见图6，本申请将封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离S设计得大于栅极绝缘层52的厚度d1，当本申请中的有机电致发光显示面板100受到静电作用时，静电电荷在封装金属层20积累悬浮，当达到一定基础后，静电会选择较短的路径释放，由于位于封装金属层20与多晶硅层40之间的栅极绝缘层52的厚度小于封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离，因此，静电将会选择进入与封装金属层20距离较近的绝缘层30，击穿绝缘层30到达多晶硅层40，通过多晶硅层40上的放电尖端41进行释放，而不会进入与封装金属层20距离较远栅极驱动电路60中。因此，栅极驱动电路60并不会受到静电的影响，同样显示面板100的显示区11也不会受到静电的影响，从而本申请的多晶硅层40对整个显示面板100起到了静电保护的作用。

可选地，继续参见图6，本申请中封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离S大于等于8um。现有技术中，为避免栅极驱动电路和显示区受到静电的影响，通常会在封装金属层所在区域与驱动电路所在区域之间设置静电放电装置，这就使得封装金属层所在区域与驱动电路所在区域之间的宽度设计的至少为100um，本申请通过在封装金属层与阵列基板之间设置多晶硅层以实现放电，无需占用封装金属层20所在区域与栅极驱动电路60所在区域之间的空间，而且能将封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离设计到8um，相比现有技术中的100um，大大缩短了封装金属层20所在区域与栅极驱动电路60所在区域之间的距离，从而非常有利于实现显示面板100的窄边框设计。

可选地，继续参见图6，本申请中封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离S等于15um。本申请将封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离设置为15um，相比现有技术中的100um，在很大程度上缩减了显示面板100的边框宽度，有利于实现显示面板100的窄边框设计。而且，将封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离设置为15um时，也能保证该距离大于位于封装金属层20与多晶硅层40之间的绝缘层30的厚度，从而使得静电会从选择封装金属层20→绝缘层30→多晶硅层40的路径进行释放，不会进入栅极驱动电路60和显示区11，从而对本申请的显示面板100起到了静电保护作用。

可选地，参见图6，本申请中绝缘层30的厚度为0.12um≤d1≤0.16um。可见，本申请绝缘层30的最大厚度为0.16um，远小于封装金属层20所在区域与栅极驱动电路60所在区域之间的最短距离8um，如此，在封装金属层20上积累悬浮的静电电荷达到一定基础后，将选择距离较近的路径进行释放，也就是说会选择进入距离封装金属层20距离较近的绝缘层30，将绝缘层30击穿后通过多晶硅层40上的放电尖端41进行释放，避免了静电进入栅极驱动电路60区域以及显示区11，有利于对本申请的显示面板100起到很好的静电保护作用。

作为本申请实施例的一种可选方式，参见图6，本申请中绝缘层30的厚度可选为为d1＝0.14um，以使得静电能够击穿该绝缘层30到达多晶硅层40，并通过多晶硅层40上的放电尖端41得以释放，从而对本申请显示面板100起到静电保护的作用。

可选地，继续参见图6，本申请中多晶硅层40所在区域与栅极驱动电路60所在区域之间的最短距离Q大于等于5um。本申请将多晶硅所在区域与栅极驱动电路60所在区域之间的最短距离设计的大于等于5um，使得多晶硅与栅极驱动电路60错开一定距离，以使得多晶硅层40放电尖端41在对静电进行释放的时候不会影响栅极驱动电路60的正常工作。

可选地，图7所示为本申请多晶硅层与封装金属层对应关系的第一种截面图。参见图7，多晶硅层40在衬底基板10上的正投影不超出封装金属层20在衬底基板10上的正投影所限定的范围。也就是说，多晶硅层40在衬底基板10上的正投影处于封装金属层20在衬底基板10上的正投影所限定的范围内或二者完全重合，图7所示实施例中多晶硅层40在衬底基板10上的正投影处于封装金属层20在衬底基板10上的正投影所限定的范围内，采用此种方式，多晶硅层40的引入也不会增加显示面板100的边框宽度，从而有利于实现显示面板100的窄边框设计。

可选地，图8所示为本申请多晶硅层与封装金属层对应关系的第二种截面图。参见图8，多晶硅层40在衬底基板10上的正投影超出封装金属层20在衬底基板10上的正投影所限定的范围。当采用图8所示实施例时，多晶硅层40的面积大于封装金属层20的面积，多晶硅层40上会生成更多的放电尖端41，外来的静电作用到显示面板100上时，更多的放电尖端41能够对外来的静电进行可靠释放，确保显示面板100中的栅极驱动电路60与显示区11均不会收到静电的影响，对显示面板100的静电保护作用更加明显。

可选地，图9所示为图8所示实施例中多晶硅层和封装金属层位置关系的一种俯视图。从图9可看出，多晶硅层40在衬底基板10上的正投影具有第一边界71，封装金属层20在衬底基板10上的正投影具有第二边界72；第一边界71与第二边界72之间的最短距离为D，其中，0＜D＜50um。也就是说，多晶硅层40在衬底基板10上的正投影超出封装金属层20在衬底基板10上的正投影一定范围，且不超过50um。此种设计，既能保证多晶硅层40上分布的放电尖端41能够对外来静电进行可靠释放，又不会过大地加宽显示面板100的边框宽度。

可选地，继续参见图9，将多晶硅层40在衬底基板10上的正投影的第一边界71与封装金属层20在衬底基板10上的正投影的第二边界72之间的距离设计为D＝3um，此种方案能保证多晶硅层40上分布的放电尖端41能够对外来静电进行可靠释放，又不会影响本申请显示面板100的窄边框设计。

可选地，继续参见图9，本申请中的多晶硅层40呈面状分布在衬底基板的第一表面，当外来静电作用到显示面板时，呈面状分布的多晶硅层40上分布的放电尖端能够对外来静电进行可靠释放，对显示面板起到静电保护的作用。

可选地，图10所示为本申请多晶硅层包括镂空部时的第一种结构示意图；图11所示为本申请多晶硅层包括镂空部时的第二种结构示意图；图12所示为本申请多晶硅层包括镂空部时的第三种结构示意图。图10至图12所示实施例中，多晶硅层40包括多个镂空部42，多个镂空部42呈阵列排布，其中图10中的镂空部42为长方形，图11中的镂空部42为圆形，图12中的镂空部42为菱形。当然本申请多晶硅层40上的镂空部42的形状和排布方式还可为其他，本申请对比不作具体限定。当外来静电作用到显示面板时，包括多个镂空部42的多晶硅层40上分布的放电尖端41能够对外来静电进行可靠释放，同样能够对显示面板100起到静电保护的作用。

可选地，封装金属层包括多个子封装金属块，多晶硅层包括多个子多晶硅块，至少两个子封装金属块靠近衬底基板的一侧分别设置有子多晶硅块。

具体地，图13所示为本申请多晶硅层与封装金属层对应关系的第三种截面图，图14所示为本申请多晶硅层与封装金属层对应关系的第四种截面图。图13所示实施例中，封装金属层包括3个子封装金属块(分别为子封装金属块21、22和23)，多晶硅层包括3个子多晶硅块(分别为子多晶硅块44、45和46)，3个子封装金属块靠近衬底基板10的一侧分别设置有3个子多晶硅块。图14所示实施例中，封装金属层包括3个子封装金属块(分别为子封装金属块21、22和23)，多晶硅层包括2个子多晶硅块(分别为子多晶硅块45和46)，3个子封装金属块中的两个子封装金属块靠近衬底基板10的一侧分别设置有2个子多晶硅块，即子封装金属块22和23靠近衬底基板10的一侧分别设置有子多晶硅块45和46。图13和图14所示实施例中，当外来静电作用到显示面板100时，位于封装金属层和衬底基板之间的子多晶硅块上的放电尖端能够对外来静电进行可靠释放，同样能够对显示面板起到静电保护的作用。

可选地，任意两个对应设置有子多晶硅块的子封装金属块接收外加电压，形成单独放电通道。继续参见图14，可在子封装金属块22和23加入外加电压，形成单独放电通道。此种方式，当静电作用到显示面板100时，一方面，位于封装金属层和衬底基板之间的子多晶硅块上的放电尖端能够对外来静电进行释放，同时两个子封装金属块22和23之间形成的单独放电通道同样能够对静电进行释放，因此相当于为静电的释放创造了两个通道，进一步确保静电得到可靠释放的同时有效保证了本申请中的显示面板不会由于静电的作用而造成损伤。

可选地，本申请有机电致发光显示面板的非显示区还包括导电部，导电部接收固定电压或者接地，导电部与所述源漏极金属层设置在同一层，导电部与多晶硅层电连接。具体地，图15所示为源漏极金属层与多晶硅层电连接的一种结构示意图；图15所示实施例中，非显示区还包括导电部551，导电部551可连接到有机电致发光显示面板上的固定电压线或者接地线，导电部551与多晶硅层40电连接。如此，导电部551和多晶硅层40形成了一个单独的放电通道，当多晶硅层40上的电荷积累到一定程度时，这些电荷可以通过该放电通道进行释放，避免多晶硅层40上积累过多的静电对显示面板造成损伤。可选的，在图15所示实施例中，导电部551可通过连接过孔与多晶硅层40电连接。

可选地，本申请有机电致发光显示面板非显示区还包括导电部，导电部接收固定电压或者接地，导电部与源漏极金属层设置在同一层，导电部与封装金属层电连接。具体地，图16所示为源漏极金属层与封装金属层电连接的一种结构示意图。图16所示实施例中，非显示区还包括导电部553和554，导电部553、554可连接到有机电致发光显示面板上的固定电压线或者接地线，导电部553和554分别与封装金属层20电连接。如此，导电部553、封装金属层20和导电部554三者形成了一个单独的放电通道。当多晶硅层40上的静电电荷积累到一定量时，静电电荷会通过放电尖端击穿绝缘层30到达封装金属层20，由于导电部553、封装金属层20和导电部554三者形成了一个单独的放电通道，击穿绝缘层30到达封装金属层20的电荷可以通过该放电通道进行释放，从而避免多晶硅层40上积累过多的静电对显示面板造成损伤。图16所示实施例中，导电部553和554可通过连接过孔与封装金属层20电连接。需要说明的是，导电部的数量可以为一个、也可以为两个或者多个，图15所示实施例中，以导电部的数量为一个进行说明，图16所示实施例中，以导电部的数量为两个进行说明，但不仅限于此。

可选地，本申请中源漏极金属层与多晶硅层电连接的连接过孔的数量大于等于2，任意两连接过孔接收外加电压，形成单独放电通道，例如可在图15所示实施例中的连接过孔551和552施加电压，形成单独放电通道。如此，位于源漏极金属层上的静电不仅能够通过多晶硅层上的放电尖端进行释放，还能通过两连接过孔形成的放电通道进行释放，双重放电通道使得静电得以可靠释放，进一步保证显示面板不受外来静电的影响。

图17所示为本申请所提供的一种显示装置的构成示意图。基于同一发明构思，本申请还提供一种显示装置200，包括本申请实施例所提供的有机电致发光显示面板100。本申请所提供的显示装置200可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。本申请中显示装置200的实施例可参见上述有机电致发光显示面板100的实施例，重复之处此处不再赘述。

通过以上各实施例可知，本申请存在的有益效果是：

本申请中所提供的有机电致发光显示面板及显示装置，在衬底基板和封装金属层之间设置了经掺杂处理的多晶硅层，多晶硅层包括多个放电尖端。在显示面板和显示装置受到外来静电的影响时，多晶硅层上的放电尖端能够对外来静电进行释放，起到静电保护的作用，有效避免了本申请中的显示面板和显示装置由于静电的影响而发生损伤的现象。此外，由于本申请中的多晶硅层设置在衬底基板和封装金属层之间，并不会增加本申请显示面板和显示装置的边框的宽度，因此本申请所提供的上述方案还有利于实现显示面板及显示装置的窄边框设计。

上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (23)

1.一种有机电致发光显示面板，具有显示区及围绕所述显示区的非显示区，其特征在于，包括：

衬底基板；

设置在所述衬底基板上的封装金属层，所述封装金属层位于所述非显示区并环绕所述显示区设置；

设置在所述衬底基板与所述封装金属层之间的绝缘层和多晶硅层，所述绝缘层设置在所述多晶硅层背离所述衬底基板的一侧表面，所述多晶硅层包括多个放电尖端。

2.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述多晶硅层是经过掺杂处理的。

3.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述放电尖端随机排布在所述多晶硅层背离所述衬底基板的一侧表面。

4.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述放电尖端的高度为h，10nm≤h≤20nm。

5.根据权利要求1所述的有机电致发光显示面板，其特征在于，还包括位于所述显示区的薄膜晶体管阵列层；

所述薄膜晶体管阵列层包括半导体有源层、栅极绝缘层、栅极金属层、层间绝缘层、源漏极金属层和平坦化层；

所述有机电致发光显示面板还包括：多条沿行方向延伸沿列方向排列的栅极线，所述栅极线设置在栅极金属层；多条沿列方向延伸沿行方向排列的数据线，所述数据线设置在源漏极金属层。

6.根据权利要求5所述的有机电致发光显示面板，其特征在于，所述封装金属层与所述栅极金属层同层设置，所述多晶硅层和所述半导体有源层同层设置，所述绝缘层和所述栅极绝缘层同层设置。

7.根据权利要求5所述的有机电致发光显示面板，其特征在于，还包括设置在所述衬底基板上的栅极驱动电路，所述栅极驱动电路与多条所述栅极线电连接，所述栅极驱动电路位于所述非显示区，设置在所述绝缘层靠近所述显示区的一侧；

所述封装金属层所在区域与所述栅极驱动电路所在区域之间的最短距离大于所述绝缘层的厚度。

8.根据权利要求7所述的有机电致发光显示面板，其特征在于，所述封装金属层所在区域与所述栅极驱动电路所在区域之间的最短距离大于等于8um。

9.根据权利要求8所述的有机电致发光显示面板，其特征在于，所述封装金属层所在区域与所述栅极驱动电路所在区域之间的最短距离等于15um。

10.根据权利要求5所述的有机电致发光显示面板，其特征在于，所述绝缘层的厚度为0.12um≤d1≤0.16um。

11.根据权利要求10所述的有机电致发光显示面板，其特征在于，所述绝缘层的厚度为d1＝0.14um。

12.根据权利要求7所述的有机电致发光显示面板，其特征在于，所述多晶硅层所在区域与所述栅极驱动电路所在区域之间的最短距离大于等于5um。

13.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述多晶硅层在所述衬底基板上的正投影不超出所述封装金属层在所述衬底基板上的正投影所限定的范围。

14.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述多晶硅层在所述衬底基板上的正投影超出所述封装金属层在所述衬底基板上的正投影所限定的范围。

15.根据权利要求14所述的有机电致发光显示面板，其特征在于，所述多晶硅层在所述衬底基板上的正投影具有第一边界，所述封装金属层在所述衬底基板上的正投影具有第二边界；所述第一边界与所述第二边界之间的最短距离为D，其中，0＜D＜50um。

16.根据权利要求15所述的有机电致发光显示面板，其特征在于，D＝3um。

17.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述多晶硅层呈面状分布在所述衬底基板的第一表面。

18.根据权利要求1所述的有机电致发光显示面板，其特征在于，

所述多晶硅层包括多个镂空部，所述镂空部为长方形、圆形或菱形，多个所述镂空部呈阵列排布。

19.根据权利要求1所述的有机电致发光显示面板，其特征在于，所述封装金属层包括多个子封装金属块，所述多晶硅层包括多个子多晶硅块，至少两个所述子封装金属块靠近所述衬底基板的一侧分别设置有所述子多晶硅块。

20.根据权利要求19所述的有机电致发光显示面板，其特征在于，任意两个对应设置有所述子多晶硅块的所述子封装金属块接收外加电压，形成单独放电通道。

21.根据权利要求5所述的有机电致发光显示面板，其特征在于，所述非显示区还包括导电部，所述导电部接收固定电压或者接地，所述导电部与所述源漏极金属层设置在同一层，所述导电部与所述多晶硅层电连接。

22.根据权利要求5所述的有机电致发光显示面板，其特征在于，所述非显示区还包括导电部，所述导电部接收固定电压或者接地，所述导电部与所述源漏极金属层设置在同一层，所述导电部与所述封装金属层电连接。

23.一种显示装置，其特征在于，包括权利要求1-22之任一项所述的有机电致发光显示面板。