KR20150076405A - 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 - Google Patents

디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 Download PDF

Info

Publication number
KR20150076405A
KR20150076405A KR1020130164464A KR20130164464A KR20150076405A KR 20150076405 A KR20150076405 A KR 20150076405A KR 1020130164464 A KR1020130164464 A KR 1020130164464A KR 20130164464 A KR20130164464 A KR 20130164464A KR 20150076405 A KR20150076405 A KR 20150076405A
Authority
KR
South Korea
Prior art keywords
tft
insulating film
active layer
equalizer
switching
Prior art date
Application number
KR1020130164464A
Other languages
English (en)
Other versions
KR102040011B1 (ko
Inventor
김동혁
김동선
호원준
임천배
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130164464A priority Critical patent/KR102040011B1/ko
Priority to US14/575,722 priority patent/US9230951B2/en
Priority to CN201410805056.4A priority patent/CN104752420B/zh
Publication of KR20150076405A publication Critical patent/KR20150076405A/ko
Application granted granted Critical
Publication of KR102040011B1 publication Critical patent/KR102040011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Abstract

본 발명은 정전기 방전(ESD: Electrostatic Discharge) 속도가 빠르면서, 소비 전력을 줄일 수 있는 액정 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 디스플레이 장치의 정전기 방전 장치는 액티브 레이어가 산화물 물질로 형성된 제1 스위칭 TFT; 액티브 레이어가 산화물 물질로 형성된 제2 스위칭 TFT; 및 액티브 레이어가 비정질 실리콘으로 형성된 이퀄라이저 TFT;를 포함한다.

Description

디스플레이 장치의 정전기 방지 장치와 이의 제조 방법{ELECTROSTATIC DISCHARGING DEVICE OF DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 정전기 방전(ESD: Electrostatic Discharge) 속도가 빠르면서, 소비 전력을 줄일 수 있는 액정 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 발광 다이오드 디스플레이 장치(Light Emitting Diode Display Device), 유기 발광 디스플레이 장치(Organic Light Emitting Display Device) 등이 개발되었다.
도 1은 일반적인 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 2는 종래 기술에 따른 정전기 방전 장치의 등가회로를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 액정 디스플레이 장치는 픽셀이 매트릭스 형태로 배열되어 화상을 표시하는 액정 패널(10)과 상기 액정 패널을 구동시키기 위한 신호 및 전원을 공급하는 구동 회로부(미도시)를 포함한다.
이러한, 액정 디스플레이 장치는 정전기가 발생되어 픽셀에 유입되면 화상을 제대로 표시할 수 없고, 픽셀과 라인이 파괴될 수 있어 데이터 라인(DL) 및 게이트 라인(GL)의 입단부에 정전기 방전 장치(20)가 병렬로 연결되어 있다.
정전기 방전 장치(20)는 정전기가 발생 시 정전기를 분산시켜 액티브 영역의 픽셀들을 보호한다. 고전압의 정전기가 발생하면 정전기 방전 장치가 정전기 신호를 먼저 감지하여, 내부의 TFT들의 절연막이 파괴됨으로써 액티브 영역에 형성된 픽셀을 보호한다.
이러한, 종래 기술에 따른 정전기 방전 장치(20)는 2개의 스위칭 TFT(22, 24)와 1개의 이퀄라이저 TFT(26)를 포함한다.
제1 스위칭 TFT(22)와 제2 스위칭 TFT(24)는 게이트(gate)와 소스(source)가 다이오드 커넥션으로 연결되어 다이오드로 동작하며, 동시에 양방향으로 전류가 흐르는 것을 차단한다.
이러한, 종래 기술의 정전기 방전 장치(20)는 제1 스위칭 TFT(22), 제2 스위칭 TFT(24) 및 이퀄라이저 TFT(26)가 모두 한 종류의 액티브 레이어(active layer)로 형성되어 있다.
예로서, 제1 스위칭 TFT(22), 제2 스위칭 TFT(24) 및 이퀄라이저 TFT(26)가 모두 산화물 반도체 TFT인 경우에는 정전기 유입에 따른 동작 속도는 빠르지만, 누설 전류의 양이 많아 소비 전력이 증가하는 문제점이 있다.
한편, 제1 스위칭 TFT(22), 제2 스위칭 TFT(24) 및 이퀄라이저 TFT(26)가 모두 비정질 실리콘(a-Si) TFT인 경우에는 누설 전류의 양은 작지만, 정전기 유입에 따른 응답 속도가 느려 신속하게 정전기를 방전시키지 못하는 문제점이 있다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 정전기 펄스에 빠르게 반응하는 스위칭 TFT를 적용하여 정전기 방전 성능을 높일 수 있는 정전기 방전 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 누설 전류가 작은 이퀄라이저 TFT를 적용하여 소비 전력을 줄일 수 있는 정전기 방전 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 정전기 펄스에 빠르게 반응하는 스위칭 TFT를 포함하는 정전기 방전 장치의 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 누설 전류가 작은 이퀄라이저 TFT를 포함하는 정전기 방전 장치의 제조 방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 디스플레이 장치의 정전기 방전 장치는, 액티브 레이어가 산화물 물질로 형성된 제1 스위칭 TFT; 액티브 레이어가 산화물 물질로 형성된 제2 스위칭 TFT; 및 액티브 레이어가 비정질 실리콘으로 형성된 이퀄라이저 TFT;를 포함한다.
본 발명의 실시 예에 따른 정전기 방전 장치의 제조 방법은, 복수의 스위칭 TFT와 이퀄라이저 TFT를 포함하는 정전기 방전 장치의 제조 방법에 있어서, 기판에 형성된 버퍼층 상에 비정질 실리콘으로 라이트 쉴드를 형성하는 단계; 상기 라이트 쉴드를 덮도록 제1 게이트 절연막을 형성하는 단계; 상기 제1 게이트 절연막 상부 중에서 스위칭 TFT 영역에 산화물 물질로 산화물 물질로 액티브 레이어를 형성하는 단계; 상기 액티브 레이어를 덮도록 제2 게이트 절연막을 형성하는 단계; 상기 제2 게이트 절연막 상에 상기 스위칭 TFT의 게이트를 형성하고, 상기 제1 게이트 절연막 상부 중에서 이퀄라이저 TFT 영역에 상기 이퀄라이저 TFT의 게이트를 형성하는 단계; 상기 스위칭 TFT 및 상기 이퀄라이저 TFT의 게이트를 덮도록 층간 절연막을 형성하는 단계; 상기 층간 절연막의 일부를 식각하여 상기 액티브 레이어 및 상기 라이트 쉴드의 상면을 노출시키는 복수의 컨택홀을 형성하는 단계; 상기 액티브 레이어와 접속되도록 상기 스위칭 TFT의 소스/드레인을 형성하고, 상기 라이트 쉴드와 접속되도록 사익 이퀄라이저 TFT의 소스/드레인을 형성하는 단계; 및 상기 스위칭 TFT와 상기 이퀄라이저 TFT를 덮도록 보호막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 정전기 방전 장치는 정전기 펄스에 빠르게 반응하는 스위칭 TFT를 포함하여 정전기 방전 성능을 높일 수 있다.
본 발명의 실시 예에 따른 정전기 방전 장치는 누설 전류가 작은 이퀄라이저 TFT를 포함하여 소비 전력을 줄일 수 있다.
본 발명의 실시 예에 따른 정전기 방전 장치의 제조 방법은 정전기 펄스에 빠르게 반응하는 스위칭 TFT를 제조할 수 있다.
본 발명의 실시 예에 따른 정전기 방전 장치의 제조 방법은 누설 전류가 작은 이퀄라이저 TFT를 제조할 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 일반적인 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 종래 기술에 따른 정전기 방전 장치의 등가회로를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 정전기 방전 장치의 등가회로를 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 정전기 방전 장치의 평면 레이아웃을 나타내는 도면이다.
도 5는 도 4에 도시된 A1-A2 선에 따른 스위칭 TFT의 단면도 및 B1-B2 선에 따른 이퀄라이저 TFT의 단면도이다.
도 6은 비정질 실리콘 TFT와 산화물 TFT의 DC 특성을 나타내는 도면이다.
도 7은 비정질 실리콘 TFT와 산화물 TFT의 전자 이동도 특성을 나타내는 도면이다.
도 8 내지 도 14는 본 발명의 실시 예에 따른 정전기 방전 장치를 나타내는 도면이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "아래에 또는 하부에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.
아울러, 상기 "상부에 또는 상에" 및 "아래에 또는 하부에"라는 표현은 도면에 기초하여 터치 센서가 내장된 액정 디스플레이 장치의 구성 및 본 발명의 제조방법들을 설명하기 위한 것이다. 따라서, 상기 "상부에 또는 상에" 및 "아래에 또는 하부에"라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 정전기 방전 장치에 대하여 설명하기로 한다. 본 발명은 응답 속도가 빠른 복수의 스위칭 TFT와 누설 전류가 작은 이퀄라이저 TFT를 포함하는 정전기 방지 장치와 이의 구동 방법을 제안한다.
도 3은 본 발명의 실시 예에 따른 정전기 방전 장치의 등가회로를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 정전기 방전 장치(100)는 제1 스위칭 TFT(110), 제2 스위칭 TFT(120) 및 이퀄라이저 TFT(130)를 포함한다.
제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)는 게이트와 소스가 다이오드 커넥션으로 연결되어 있어 다이오드로 동작하며, 한쪽 방향으로만 전류가 흐르게 한다.
여기서, 라인에 정전기가 유입 시, 정전기의 펄스에 빠르게 반응하도록 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)는 신호의 반응 속도가 빠른 산화물 반도체 TFT로 형성된다. 그리고, 이퀄라이저 TFT(130)는 산화물 반도체 TFT에 비해 동작 속도는 느리지만 누설 전류 특성이 좋은 비정질 실리콘 TFT로 형성된다.
제1 스위칭 TFT(110)의 소스는 데이터 전압(Vdata)이 인가되는 데이터 라인에 접속되도록 형성되고, 드레인은 제2 스위칭 TFT(120)의 드레인 및 이퀄라이저 TFT(130)의 게이트와 접속되도록 형성되어 있다.
제2 스위칭 TFT(120)의 소스는 저 전위 전원(Vss)과 접속되도록 형성되고, 드레인은 제1 스위칭 TFT(110)의 드레인 및 이퀄라이저 TFT(130)의 게이트와 접속되도록 형성되어 있다.
이퀄라이저 TFT(130)의 소스는 제1 스위칭 TFT(110)의 소스와 접속되도록 형성되고, 드레인은 제2 스위칭 TFT(120)의 소스와 접속되고, 게이트는 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)의 드레인과 접속되도록 형성되어 있다.
제1 스위칭 TFT(110), 제2 스위칭 TFT(120) 및 이퀄라이저 TFT(130)에 고전압이 인가되지 않으면, 제1 스위칭 TFT(110), 제2 스위칭 TFT(120) 및 이퀄라이저 TFT(130)는 오프(off) 상태가 된다.
제1 스위칭 TFT(110)에 고전압이 인가되면 제1 스위칭 TFT(110)가 턴온되어 고전압을 후단으로 분산시킨다. 그리고, 제2 스위칭 TFT(120)에 고전압이 인가되면 제2 스위칭 TFT(120)가 턴온되어 고전압을 후단(이퀄라이저 TFT의 게이트가 접속된 단자)으로 분산시킨다.
제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)가 턴온되어 고전압이 후단으로 인가되면 이퀄라이저 TFT(130)가 턴온되고, 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)의 소스로 고전압을 분산시킨다. 즉, 이퀄라이저 TFT(130)는 턴온 시 인가된 고전압을 양쪽 방향으로 분산시킨다. 이퀄라이저 TFT(130)가 고전압을 후단으로 분산시키면 제1 스위칭 TFT(110), 제2 스위칭 TFT(120) 및 이퀄라이저 TFT(130)가 오프(off) 상태가 된다.
본 발명의 실시 예에 따른 정전기 방전 장치(100)는 제1 스위칭 TFT(110)와 제2 스위칭 TFT(120)를 이퀄라이저 TFT(130)의 양단에 형성하여, 라인에 포지티브 극성(+)의 정전기뿐만 아니라 네거티브 극성(-)의 정전기까지 방전시켜 액티브 영역으로 고전압의 정전기가 유입되는 것을 방지할 수 있다.
도 4는 본 발명의 실시 예에 따른 정전기 방전 장치의 평면 레이아웃을 나타내는 도면이고, 도 5는 도 4에 도시된 A1-A2 선에 따른 스위칭 TFT의 단면도 및 B1-B2 선에 따른 이퀄라이저 TFT의 단면도이다.
도 4 및 도 5를 참조하여, 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)의 구조를 설명하기로 한다.
스위칭 TFT
제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)는 탑 게이트 코플라너(top gate coplanar) TFT 구조로 형성되어 있다. 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)는 동일한 구조를 가지므로, 제1 스위칭 TFT(110)의 구조를 기준으로 설명한다.
기판 상에 버퍼층(101)이 형성되어 있고, 버퍼층(101) 상에 라이트 쉴드(102, light shield)가 형성되어 있다. 여기서, 라이트 쉴드(102, light shield)는 비정질 실리콘(a-Si)으로 형성된다.
라이트 쉴드(102, light shield)를 덮도록 제1 게이트 절연막(103, GI1)이 형성되어 있다. 이때, 제1 게이트 절연막(103, GI1)은 액티브 영역에 형성된 TFT의 게이트 절연막과 동일한 두께로 형성될 수 있다.
여기서, 제1 게이트 절연막(103, GI1)은 SiO2 또는 SiNx로 1,000~1,500Å의 두께를 가지도록 형성된다. 다른 예로서, 제1 게이트 절연막(103, GI1)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
제1 게이트 절연막(103, GI1) 상에 액티브 레이어(104)가 형성되어 있다. 라이트 쉴드(102, light shield)와 중첩되는 영역에 액티브 레이어(104)가 형성된다.
여기서, 액티브 레이어(104)는 IZO(Indium Zinc Oxide) 또는 IGZO(Indium gallium zinc oxide)와 같은 산화물 반도체 물질로 형성된다. 또한, 액티브 레이어(104)는 금속 산화물(metal oxide)로 형성될 수도 있다.
액티브 레이어(104) 상에 제2 게이트 절연막(105, GI2)이 형성되어 있다. 이때, 제2 게이트 절연막(105, GI2)은 액티브 영역에 형성된 TFT의 게이트 절연막보다 얇은 두께로 형성된다. 이로써, 액티브 영역에 형성된 픽셀 TFT보다 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)가 빠른 스위칭 속도를 가진다.
여기서, 제2 게이트 절연막(105, GI2)은 SiO2 또는 SiNx로 1,000~1,500Å의 두께를 가지도록 형성된다. 다른 예로서, 제2 게이트 절연막(105, GI2)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
제2 게이트 절연막(105, GI2) 상에 게이트(106, gate)가 형성되어 있다. 게이트(106, gate)를 덮도록 층간 절연막(107, ILD)이 형성되어 있다. 액티브 레이어(104)가 노출되도록 층간 절연막(107, ILD)의 일부가 식각되어 소스/드레인의 컨택홀이 형성된다.
층간 절연막(107, ILD)의 상부에 액티브 레이어(104)와 접속되는 소스/드레인(108)이 형성되어 있다. 층간 절연막(107, ILD)의 상부 일측에 액티브 레이어(104)와 접속되도록 소스(S)가 형성된다. 그리고, 층간 절연막(107, ILD)의 상부 타측에 액티브 레이어(104)와 접속되도록 드레인(D)이 형성된다.
여기서, 소스/드레인(108)은 몰리브덴(Mo)-티타늄(Ti) 합금(MoTi)으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 소스(S) 및 드레인(D)은 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr) 또는 지르코늄(Zr)으로 형성되거나, 상술한 메탈 재료들의 합금으로 형성될 수도 있다.
이와 같이, 액티브 레이어(104), 제2 게이트 절연막(105, GI2), 소스(S) 및 드레인(D)으로 제1 스위칭 TFT(110)가 구성된다. 제1 스위칭 TFT(110)를 덮도록 보호막(109, PAS)가 형성되어 있다.
이퀄라이저 TFT
이어서, 이퀄라이저 TFT(130)의 구조를 설명하기로 한다.
기판 상에 버퍼층(101)이 형성되어 있고, 버퍼층(101) 상에 라이트 쉴드(102, light shield)가 형성되어 있다.
여기서, 라이트 쉴드(102, light shield)는 비정질 실리콘(a-Si)으로 형성된다. 이퀄라이저 TFT(130)는 비정질 실리콘 물질로 형성된 라이트 쉴드(102, light shield)를 액티브 레이어로 이용한다.
라이트 쉴드(102, light shield)를 덮도록 제1 게이트 절연막(103, GI1)이 형성되어 있다.
여기서, 제1 게이트 절연막(103, GI1)은 SiO2 또는 SiNx로 1,000~1,500Å의 두께를 가지도록 형성된다. 다른 예로서, 제1 게이트 절연막(103, GI1)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
제1 게이트 절연막(103, GI1) 상에 게이트(106, gate)가 형성되어 있다. 게이트(106, gate)를 덮도록 층간 절연막(107, ILD)이 형성되어 있다. 액티브 레이어(104)가 노출되도록 층간 절연막(107, ILD)의 일부가 식각되어 소스/드레인의 컨택홀이 형성된다.
층간 절연막(107, ILD)의 상부에 액티브 레이어(104)와 접속되는 소스/드레인(108)을 형성한다. 층간 절연막(107, ILD)의 상부 일측에 액티브 레이어(104)와 접속되도록 소스(S)가 형성된다. 그리고, 층간 절연막(107, ILD)의 상부 타측에 액티브 레이어(104)와 접속되도록 드레인(D)이 형성된다.
여기서, 소스/드레인(108)은 몰리브덴(Mo)-티타늄(Ti) 합금(MoTi)으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 소스(S) 및 드레인(D)은 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr) 또는 지르코늄(Zr)으로 형성되거나, 상술한 메탈 재료들의 합금으로 형성될 수도 있다.
이와 같이, 비정질 실리콘(a-Si) 물질로 형성되어 액티브 레이어로 이용되는 라이트 쉴드(102, light shield), 제1 게이트 절연막(103, GI1), 소스(S) 및 드레인(D)으로 이퀄라이저 TFT(130)가 구성된다. 제1 스위칭 TFT(110)를 덮도록 보호막(109, PAS)가 형성되어 있다.
도 6은 비정질 실리콘 TFT와 산화물 TFT의 DC 특성을 나타내는 도면이고, 도 7은 비정질 실리콘 TFT와 산화물 TFT의 전자 이동도 특성을 나타내는 도면이다.
도 6 및 도 7을 참조하면, 비정질 실리콘 TFT(a-Si TFT)는 전자 이동도는 0.24 cm2/V?로 느린 단점이 있지만, 누설 전류가 작은 장점이 있다.
반면, 산화물 TFT(oxide TFT)는 10~30 cm2/V?로 빠른 장점이 있지만, 누설 전류가 큰 단점이 있다.
본 발명의 실시 예에 따른 정전기 방전 장치는 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)와 이퀄라이저 TFT(130)의 액티브 레이어의 재료를 산화물(oxide)과 비정질 실리콘(a-Si)을 구분하여 적용함으로써 정전기 전류를 효율적으로 우회시킬 수 있다.
본 발명의 실시 예에 따른 정전기 방전 장치의 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)는 액티브 레이어에 산화물(oxide) 반도체가 적용되어 정전기 펄스에 빠르게 반응하고, 이퀄라이저 TFT(130)는 누설 전류 특성이 우수한 비정질 실리콘(a-Si)을 액티브 레이어에 적용한다.
즉, 정전기 펄스에 민감하게 반응해야 하는 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)를 동작 속도가 빠른 산화물 TFT로 형성하여 정전기 방전 성능을 높인다. 그리고, 누설 전류가 작아야 하는 이퀄라이저 TFT(130)를 비정질 실리콘 TFT(a-Si)로 형성하여 소비 전력을 줄일 수 있다.
도 8 내지 도 14는 본 발명의 실시 예에 따른 정전기 방전 장치를 나타내는 도면이다.
도 8을 참조하면, 기판에 버퍼층(101)을 형성하고, 버퍼층(101)에 비정질 실리콘(a-Si)을 증착한다.
이후, 제1 마스크(mask 1)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 증착된 비정질 실리콘(a-Si)을 패터닝한다. 비정질 실리콘(a-Si)을 패터닝하여 스위칭 TFT 영역 및 이퀄라이저 TFT 영역에 라이트 쉴드(102, light shield)를 형성한다.
이어서, 도 9를 참조하면, 스위칭 TFT 영역 및 이퀄라이저 TFT 영역에 형성된 라이트 쉴드(102, light shield)를 덮도록 제1 게이트 절연막(103, GI1)을 형성한다.
여기서, 제1 게이트 절연막(103, GI1)은 SiO2 또는 SiNx로 1,000~1,500Å의 두께를 가지도록 형성된다. 다른 예로서, 제1 게이트 절연막(103, GI1)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
이후, 제1 게이트 절연막(103, GI1) 상부 중에서 스위칭 TFT 영역에 액티브 레이어(104)를 형성한다. 액티브 레이어(104)는 라이트 쉴드(102, light shield)와 중첩되는 영역에 형성된다.
여기서, 액티브 레이어(104)는 IZO(Indium Zinc Oxide) 또는 IGZO(Indium gallium zinc oxide)와 같은 산화물 반도체 물질로 형성된다. 또한, 액티브 레이어(104)는 금속 산화물(metal oxide)로 형성될 수도 있다.
제1 게이트 절연막(103, GI1) 상부에 산화물 반도체 물질을 증착시킨 후, 제2 마스크(mask 2)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 액티브 레이어(104)를 형성한다.
이어서, 도 10을 참조하면, 기판 전면에 SiO2 또는 SiNx 물질을 도포한 후, 제3 마스크(mask 3)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 스위칭 TFT 영역의 액티브 레이어(104) 상에 제2 게이트 절연막(105, GI2)을 형성한다.
다른 예로서, 제2 게이트 절연막(105, GI2)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
도 11을 참조하면, 스위칭 TFT 영역의 제2 게이트 절연막(105, GI2) 상에 게이트(106, gate)를 형성한다. 이와 함께, 이퀄라이저 TFT의 제1 게이트 절연막(103, GI1) 상에 게이트(106, gate)를 형성한다.
기판 전면에 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr) 또는 지르코늄(Zr)의 메탈 물질을 도포한 후, 제4 마스크(mask 4)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 스위칭 TFT 영역 및 이퀄라이저 TFT 영역에 게이트(106)를 형성한다.
도 12를 참조하면, 스위칭 TFT 영역 및 이퀄라이저 TFT 영역에 형성된 게이트(106, gate)를 덮도록 층간 절연막(107, ILD)을 형성한다.
제5 마스크(mask 5)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 스위칭 TFT 영역의 액티브 레이어(104)의 상면이 노출되도록 층간 절연막(107, ILD)의 일부를 식각하여 소스/드레인의 컨택홀(107a)을 형성한다.
이와 함께, 이퀄라이저 TFT 영역의 라이트 쉴드(102, light shield)의 상면이 노출되도록 층간 절연막(107, ILD)의 일부를 식각하여 소스/드레인의 컨택홀(107a)을 형성한다.
이어서, 도 13을 참조하면, 층간 절연막(107, ILD)의 상부에 액티브 레이어(104)와 접속되는 소스/드레인(108)을 형성한다.
기판 전면에 전도성 메탈 물질을 도포한 후, 제6 마스크(mask 6)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 층간 절연막(107, ILD)의 상부 일측에 액티브 레이어(104)와 접속되는 소스(S)를 형성한다. 그리고, 층간 절연막(107, ILD)의 상부 타측에 액티브 레이어(104)와 접속되는 드레인(D)을 형성한다.
이와 함께, 제6 마스크(mask 6)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 층간 절연막(107, ILD)의 상부 일측에 라이트 쉴드(102, light shield)와 접속되는 소스(S)를 형성한다. 그리고, 층간 절연막(107, ILD)의 상부 타측에 라이트 쉴드(102, light shield)와 접속되는 드레인(D)을 형성한다.
여기서, 소스(S) 및 드레인(D)은 몰리브덴(Mo)-티타늄(Ti) 합금(MoTi)으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 소스(S) 및 드레인(D)은 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 하프늄(Hf), 텅스텐(W), 탄탈룸(Ta), 크롬(Cr) 또는 지르코늄(Zr)으로 형성되거나, 상술한 메탈 재료들의 합금으로 형성될 수도 있다.
이와 같이, 산화물 반도체 물질로 형성된 액티브 레이어(104), 제2 게이트 절연막(105, GI2), 소스(S) 및 드레인(D)으로 제1 스위칭 TFT(110)가 구성된다.
그리고, 비정질 실리콘(a-Si) 물질로 형성되어 액티브 레이어로 이용되는 라이트 쉴드(102, light shield), 제1 게이트 절연막(103, GI1), 소스(S) 및 드레인(D)으로 이퀄라이저 TFT(130)가 구성된다.
이어서, 도 14를 참조하면, 제1 스위칭 TFT(110) 및 이퀄라이저 TFT(130)를 덮도록 보호막(109, PAS)을 형성한다.
상술한 본 발명의 실시 예에 따른 정전기 방전 장치의 제조 방법은 제1 및 제2 스위칭 TFT(110, 120)의 절연막과 이퀄라이저 TFT(130)의 절연막의 두께를 상이하게 형성하여 제1 및 제2 스위칭 TFT(110, 120)와 이퀄라이저 TFT(130)의 스위칭 특성을 다르게 할 수 있다. 즉, 제1 및 제2 스위칭 TFT(110, 120)와 이퀄라이저 TFT는 스위칭 속도가 상이하게 형성되어 있다.
상술한 설명에서는 제1 스위칭 TFT(110), 제2 스위칭 TFT(120) 및 이퀄라이저 TFT(130)가 동일 제조 공정으로 동시에 형성되는 것으로 설명하였다.
그러나, 이에 한정되지 않고, 제1 스위칭 TFT(110)와 제2 스위칭 TFT(120)를 먼저 형성하고, 후속 제조 공정을 수행하여 제1 스위칭 TFT(110)와 제2 스위칭 TFT(120) 사이에 이퀄라이저 TFT(130)를 형성할 수도 있다.
디스플레이 패널의 데이터 라인 및 게이트 라인의 입단부에 정전기 방전 장치를 형성하여, 정격 이상의 고전압으로 라인에 유입되는 정전기를 방전시킬 수 있다. 이때, 정전기 방전 장치는 2개의 다이오드와 1개의 이퀄라이저 TFT로 구성할 수 있다.
상술한 본 발명의 실시 예에 따른 정전기 방전 장치의 제조 방법은 산화물(oxide) 반도체로 제1 스위칭 TFT(110) 및 제2 스위칭 TFT(120)의 액티브 레이어를 형성하여 정전기 방전 성능을 높일 수 있다. 또한, 비정질 실리콘(a-Si) 물질로 형성된 라이트 쉴드(102)를 이퀄라이저 TFT(130)의 액티브 레이어로 형성하여 소비 전력을 줄일 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 정전기 방전 회로 101: 버퍼층
102: 라이트 쉴드 103: 제1 게이트 절연막
104: 액티브 레이어 105: 제2 게이트 절연막
106: 게이트 107: 층간 절연막
108: 소스/드레인(108) 109: 보호막

Claims (10)

  1. 액티브 레이어가 산화물 물질로 형성된 제1 스위칭 TFT;
    액티브 레이어가 산화물 물질로 형성된 제2 스위칭 TFT; 및
    액티브 레이어가 비정질 실리콘으로 형성된 이퀄라이저 TFT;를 포함하는 것을 특징으로 하는 디스플레이 장치의 정전기 방전 장치.
  2. 제1 항에 있어서,
    상기 제1 및 제2 스위칭 TFT의 게이트 절연층과 상기 이퀄라이저 TFT의 게이트 절연층은 상이한 두께로 형성된 것을 특징으로 하는 디스플레이 장치의 정전기 방전 장치.
  3. 제1 항에 있어서,
    상기 제1 및 제2 스위칭 TFT와 상기 이퀄라이저 TFT는 스위칭 속도가 상이한 것을 특징으로 하는 디스플레이 장치의 정전기 방전 장치.
  4. 제1 항에 있어서,
    상기 이퀄라이저 TFT는,
    비정질 실리콘 물질로 형성되어 액티브 레이어로 이용되는 라이트 쉴드,
    상기 라이트 쉴드 상에 형성된 제1 게이트 절연막,
    상기 라이트 쉴드의 일측에 접속된 소스 및
    상기 라이트 쉴드의 타측에 접속된 드레인을 포함하는 것을 특징으로 하는 디스플레이 장치의 정전기 방전 장치.
  5. 제1 항에 있어서,
    상기 제1 및 제2 스위칭 TFT는,
    산화물 물질로 형성된 액티브 레이어,
    상기 액티브 레이어 상에 형성된 제2 게이트 절연막,
    상기 액티브 레이어의 일측에 접속된 소스 및
    상기 액티브 레이어의 타측에 접속된 드레인을 포함하는 것을 특징으로 하는 디스플레이 장치의 정전기 방전 장치.
  6. 제1 항에 있어서,
    상기 제1 및 제2 스위칭 TFT의 게이트와 소스는 접속되어 다이오드로 동작하고,
    상기 제1 및 제2 스위칭 TFT의 드레인에 상기 이퀄라이저 TFT의 게이트가 접속되고,
    상기 이퀄라이저 TFT의 소스는 상기 제1 스위칭 TFT의 소스에 접속되고,
    상기 이퀄라이저 TFT의 드레인은 상기 제2 스위칭 TFT의 소스에 접속된 것을 특징으로 하는 디스플레이 장치의 정전기 방전 장치.
  7. 복수의 스위칭 TFT와 이퀄라이저 TFT를 포함하는 정전기 방전 장치의 제조 방법에 있어서,
    기판에 형성된 버퍼층 상에 비정질 실리콘으로 라이트 쉴드를 형성하는 단계;
    상기 라이트 쉴드를 덮도록 제1 게이트 절연막을 형성하는 단계;
    상기 제1 게이트 절연막 상부 중에서 스위칭 TFT 영역에 산화물 물질로 산화물 물질로 액티브 레이어를 형성하는 단계;
    상기 액티브 레이어를 덮도록 제2 게이트 절연막을 형성하는 단계;
    상기 제2 게이트 절연막 상에 상기 스위칭 TFT의 게이트를 형성하고, 상기 제1 게이트 절연막 상부 중에서 이퀄라이저 TFT 영역에 상기 이퀄라이저 TFT의 게이트를 형성하는 단계;
    상기 스위칭 TFT 및 상기 이퀄라이저 TFT의 게이트를 덮도록 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 일부를 식각하여 상기 액티브 레이어 및 상기 라이트 쉴드의 상면을 노출시키는 복수의 컨택홀을 형성하는 단계;
    상기 액티브 레이어와 접속되도록 상기 스위칭 TFT의 소스/드레인을 형성하고, 상기 라이트 쉴드와 접속되도록 사익 이퀄라이저 TFT의 소스/드레인을 형성하는 단계; 및
    상기 스위칭 TFT와 상기 이퀄라이저 TFT를 덮도록 보호막을 형성하는 단계;를 포함하는 것을 특징으로 하는 정전기 방전 장치의 제조 방법.
  8. 제7 항에 있어서,
    상기 라이트 쉴드를 상기 이퀄라이저 TFT의 액티브 레이어로 형성하는 것을 특징으로 하는 정전기 방전 장치의 제조 방법.
  9. 제7 항에 있어서,
    상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 상이한 두께로 형성되는 것을 특징으로 하는 정전기 방전 장치의 제조 방법.
  10. 제7 항에 있어서,
    디스플레이 패널의 액티브 영역의 형성된 TFT의 게이트 절연막보다 상기 스위칭 TFT의 상기 제2 게이트 절연막의 두께를 얇게 형성하는 것을 특징으로 하는 정전기 방전 장치의 제조 방법.
KR1020130164464A 2013-12-26 2013-12-26 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 KR102040011B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130164464A KR102040011B1 (ko) 2013-12-26 2013-12-26 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
US14/575,722 US9230951B2 (en) 2013-12-26 2014-12-18 Antistatic device of display device and method of manufacturing the same
CN201410805056.4A CN104752420B (zh) 2013-12-26 2014-12-19 显示设备的抗静电装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130164464A KR102040011B1 (ko) 2013-12-26 2013-12-26 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150076405A true KR20150076405A (ko) 2015-07-07
KR102040011B1 KR102040011B1 (ko) 2019-11-05

Family

ID=53482711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130164464A KR102040011B1 (ko) 2013-12-26 2013-12-26 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법

Country Status (3)

Country Link
US (1) US9230951B2 (ko)
KR (1) KR102040011B1 (ko)
CN (1) CN104752420B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074674B2 (en) 2016-10-17 2018-09-11 Samsung Display Co., Ltd. Display device capable of reducing damage from static electricity

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
JP2016082335A (ja) * 2014-10-14 2016-05-16 トヨタ自動車株式会社 半導体装置
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
CN105867692B (zh) * 2016-04-14 2019-05-03 京东方科技集团股份有限公司 阵列基板、制造方法以及显示面板和电子装置
CN105810677B (zh) * 2016-05-16 2019-01-29 京东方科技集团股份有限公司 静电释放组件、阵列基板及其制备方法、显示面板
US10217771B2 (en) 2016-06-23 2019-02-26 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR102586938B1 (ko) 2016-09-05 2023-10-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20190041708A1 (en) * 2017-08-04 2019-02-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and display device
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
CN208622722U (zh) 2018-08-30 2019-03-19 京东方科技集团股份有限公司 静电放电保护电路及显示装置
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
CN109585303B (zh) * 2018-11-23 2023-03-10 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086929A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 論理回路、発光装置、半導体装置、及び電子機器
JP2013175715A (ja) * 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
GB2439098A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP5174988B2 (ja) * 2010-04-07 2013-04-03 シャープ株式会社 回路基板および表示装置
KR102075921B1 (ko) * 2013-04-29 2020-02-11 엘지디스플레이 주식회사 정전기 방지막 및 그 제조방법, 이를 포함하는 표시장치
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086929A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 論理回路、発光装置、半導体装置、及び電子機器
JP2013175715A (ja) * 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074674B2 (en) 2016-10-17 2018-09-11 Samsung Display Co., Ltd. Display device capable of reducing damage from static electricity

Also Published As

Publication number Publication date
CN104752420A (zh) 2015-07-01
KR102040011B1 (ko) 2019-11-05
US20150187750A1 (en) 2015-07-02
US9230951B2 (en) 2016-01-05
CN104752420B (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
KR102040011B1 (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US10355029B2 (en) Switching element, manufacturing method thereof, array substrate and display device
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN106802519B (zh) 液晶显示装置及其制造方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
US20160197107A1 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
US10153377B2 (en) Dual-gate thin film transistor and manufacturing method thereof and array substrate
US9117846B2 (en) Method of manufacturing oxide thin film transistor
WO2015032138A1 (zh) 阵列基板及其制备方法、显示装置
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US10304821B2 (en) Electrostatic discharge (ESD) circuit, array substrate and display device
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
US10355138B2 (en) LTPS TFT substrate and method for manufacturing the same
EP2983204B1 (en) Display device and method for manufacturing the same
KR20160017703A (ko) 박막트랜지스터 및 이를 이용한 표시장치
TWI726348B (zh) 半導體基板
US20160254290A1 (en) Low-Temperature Polysilicon Thin Film Transistor Array Substrate and Method of Fabricating the Same, and Display Device
CN214477474U (zh) 一种薄膜晶体管
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置
CN106030821A (zh) 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件
KR20150061256A (ko) 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법
KR20170077383A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant