CN109585303B - 显示面板、阵列基板、薄膜晶体管及其制造方法 - Google Patents

显示面板、阵列基板、薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN109585303B
CN109585303B CN201811408713.6A CN201811408713A CN109585303B CN 109585303 B CN109585303 B CN 109585303B CN 201811408713 A CN201811408713 A CN 201811408713A CN 109585303 B CN109585303 B CN 109585303B
Authority
CN
China
Prior art keywords
layer
region
electrode
gate insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811408713.6A
Other languages
English (en)
Other versions
CN109585303A (zh
Inventor
胡迎宾
赵策
丁远奎
汪军
刘军
李广耀
黄勇潮
李伟
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811408713.6A priority Critical patent/CN109585303B/zh
Publication of CN109585303A publication Critical patent/CN109585303A/zh
Priority to US16/410,823 priority patent/US10818798B2/en
Application granted granted Critical
Publication of CN109585303B publication Critical patent/CN109585303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，涉及显示技术领域。该制造方法包括：在衬底上形成遮光层以及覆盖遮光层的缓冲层；在缓冲层远离衬底的表面形成有源层，有源层包括外围区和沟道区；形成覆盖于沟道区的栅绝缘层并在缓冲层形成露出遮光层的接触孔，栅绝缘层露出外围区；对外围区的至少部分区域进行导体化处理，形成分居沟道区两侧的源极区和漏极区；形成包括间隔设置的栅极、源极和漏极的电极层；栅极覆盖于沟道区；源极覆盖源极区、栅绝缘层的部分区域和缓冲层的部分区域；漏极覆盖漏极区、栅绝缘层的部分区域和缓冲层的部分区域，并通过接触孔与遮光层连接；形成覆盖栅极、源极、漏极和缓冲层的介电层。

Description

显示面板、阵列基板、薄膜晶体管及其制造方法
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法。
背景技术
目前，显示面板的应用越来越广泛，尤其是OLED(有机发光二极管)显示面板。在现有显示面板中，薄膜晶体管是必不可少的电子器件，其中，顶栅型薄膜晶体管是较为常见的一种。现有技术中，薄膜晶体管的介电层容易出现裂纹，导致产品不良；漏极与遮光层搭接处的阻抗较高，影响性能，且搭接处的工艺难度较大。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，可降低工艺难度，且有利于提高产品性能和良率。
根据本公开的一个方面，提供一种薄膜晶体管的制造方法，包括：
在衬底上形成遮光层，以及覆盖所述遮光层的缓冲层；
在所述缓冲层远离所述衬底的表面形成有源层，所述有源层包括外围区和位于所述外围区内的沟道区；
形成覆盖于所述有源层的沟道区的栅绝缘层，并在所述缓冲层形成露出所述遮光层的接触孔，所述栅绝缘层露出所述外围区；
对所述外围区的至少部分区域进行导体化处理，形成分居所述沟道区两侧的源极区和漏极区；
形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接；
形成覆盖所述栅极、所述源极、所述漏极和所述缓冲层的介电层。
在本公开的一种示例性实施例中，形成覆盖于所述有源层的沟道区的栅绝缘层，并在所述缓冲层形成露出所述遮光层的接触孔，所述栅绝缘层露出所述外围区，包括：
形成覆盖所述有源层和所述缓冲层的绝缘材料层；
通过灰阶掩膜工艺对所述绝缘材料层进行图案化，形成栅绝缘层和露出所述遮光层的接触孔。
在本公开的一种示例性实施例中，通过灰阶掩膜工艺对所述绝缘材料层进行图案化，形成栅绝缘层和露出所述遮光层的接触孔，包括：
在所述绝缘材料层远离所述衬底的表面形成第一光刻胶层；
通过第一灰阶掩膜版对所述第一光刻胶层进行曝光并显影，以使所述第一光刻胶层形成第一去除区、第一保留区和第一部分保留区，所述第一去除区包括露出所述缓冲层的开孔，且所述开孔位于所述第一部分保留区内；
对所述第一去除区进行刻蚀，以形成露出所述遮光层的接触孔；
去除所述第一部分保留区，并刻蚀所述绝缘材料层对应于所述第一部分保留区的区域，以形成栅绝缘层；
去除所述第一保留区。
在本公开的一种示例性实施例中，形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接，包括：
形成覆盖所述栅绝缘层和所述缓冲层的导电层，且所述导电层填充所述接触孔；
通过灰阶掩膜工艺形成形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接。
在本公开的一种示例性实施例中，通过灰阶掩膜工艺形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接，包括：
在所述导电层远离所述衬底的表面形成第二光刻胶层；
通过第二灰阶掩膜版对所述第二光刻胶层进行曝光并显影，以使所述第二光刻胶层形成第二去除区、第二保留区和第二部分保留区；
对所述第二去除区进行刻蚀；
去除所述第二部分保留区，并刻蚀所述导电层对应于所述第二部分保留区的区域，以形成形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接；
去除所述第二保留区。
在本公开的一种示例性实施例中，所述制造方法还包括：
在所述栅极与所述源极间，以及所述栅极与所述漏极间，形成绝缘体。
在本公开的一种示例性实施例中，所述制造方法还包括：
在所述介电层上形成第一过孔、第二过孔和第三过孔，所述第一过孔露出所述栅极，所述第二过孔露出所述源极，所述第三过孔露出所述漏极；
在所述介电层远离所述有源层的表面形成间隔设置的栅极线、源极线和漏极线；所述栅极线通过所述第一过孔与所述栅极连接；所述源极线通过所述第二过孔与所述源极连接；所述漏极线通过所述第三过孔与所述漏极连接。
根据本公开的一个方面，提供一种薄膜晶体管，所述薄膜晶体管由上述任意一项所述的制造方法制成。
根据本公开的一个方面，提供一种阵列基板，包括上述任意一项所述的薄膜晶体管。
根据本公开的一个方面，提供一种显示面板，包括上述任意一项所述的阵列基板。
本公开的显示面板、阵列基板、薄膜晶体管及薄膜晶体管的制造方法，在形成介电层以前，形成了电极层，电极层的源极覆盖源极区、栅绝缘层的部分区域并覆盖缓冲层的部分区域，电极层的漏极覆盖漏极区的漏极、栅绝缘层的部分区域并覆盖缓冲层的部分区域，从而将有源层和栅绝缘层这两层台阶覆盖起来，在形成介电层时，介电层只需爬过源极和漏极这一级台阶，从而减少介电层内的台阶数量，防止介电层因台阶较多而出现裂纹，有利于提高产品良率；同时，漏极可通过缓冲层的接触孔将漏极区与遮光层的搭接，避免在介电层上开设接触孔，使接触孔的深度降低，便于刻蚀，降低了工艺难度，且有利于降低搭接处的阻抗，有利于提升产品性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施方式制造方法的流程图。
图2为本公开实施方式制造方法的步骤S120的流程图。
图3为本公开实施方式制造方法的步骤S130的流程图。
图4为本公开实施方式制造方法的步骤S1320的流程图。
图5为本公开实施方式制造方法的步骤S150的流程图。
图6为本公开实施方式制造方法的步骤S1520的流程图。
图7为本公开实施方式制造方法的步骤S170-步骤S190的流程图。
图8为图2中制造方法的步骤S1230的结构示意图。
图9为图2中制造方法的步骤S1250的结构示意图。
图10为图3中制造方法的步骤S1310的结构示意图。
图11为图4中制造方法的步骤S13220的结构示意图。
图12为图4中制造方法的步骤S13250的结构示意图。
图13为图1中制造方法的步骤S140的结构示意图。
图14为图5中制造方法的步骤S1510的结构示意图。
图15为图6中制造方法的步骤S15230的结构示意图。
图16为图6中制造方法的步骤S15250的结构示意图。
图17为图7中制造方法的步骤S180的结构示意图。
图18为图7中制造方法的步骤S190的结构示意图。
图中：1、衬底；2、遮光层；3、缓冲层；4、有源层；5、栅绝缘层；6、接触孔；7、源极区；8、漏极区；9、电极层；91、栅极；92、源极；93、漏极；10、介电层；11、绝缘体；12、第一过孔；13、第二过孔；14、第三过孔；15、栅极线；16、源极线；17、漏极线；100、半导体材料层；200、光刻胶；300、绝缘材料层；400、第一光刻胶层；401、开孔；500、导电层；600、第二光刻胶层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
相关技术中，顶栅型薄膜晶体管一般包括遮光层、覆盖遮光层的缓冲层以及依次层叠设于缓冲层上的有源层、栅绝缘层和栅极，并通过介电层覆盖，有源层具有未被栅绝缘层覆盖而被介电层覆盖的源极区和漏极区。有源层和栅绝缘层形成两个台阶，使得介电层容易出现裂纹，影响产品良率。
同时，为了实现漏极与遮光层的搭接，需要开设两个接触孔，一个接触孔贯穿介电层和缓冲层并露出遮光层，另一个接触孔贯穿介电层并露出漏极，通过在介电层远离衬底的表面形成漏极线填充这两个接触孔，从而实现漏极与遮光层的搭接。但是，开设贯穿贯穿介电层和缓冲层的接触孔需要刻蚀较长距离，刻蚀时间较长，工艺难度较大，且贯穿介电层和缓冲层的接触孔的深度较大，使得漏极线的阻抗增大，影响产品性能。
本公开实施方式提供了一种薄膜晶体管的制造方法，该薄膜晶体管可用于OLED显示面板，且该薄膜晶体管可为顶栅型薄膜晶体。如图1所示，本公开实施方式的制造方法可以包括：
步骤S110、在衬底上形成遮光层，以及覆盖所述遮光层的缓冲层；
步骤S120、在所述缓冲层远离所述衬底的表面形成有源层，所述有源层包括外围区和位于所述外围区内的沟道区；
步骤S130、形成覆盖于所述有源层的沟道区的栅绝缘层，并在所述缓冲层形成露出所述遮光层的接触孔，所述栅绝缘层露出所述外围区；
步骤S140、对所述外围区的至少部分区域进行导体化处理，形成分居所述沟道区两侧的源极区和漏极区；
步骤S150、形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接；
步骤S160、形成覆盖所述栅极、所述源极、所述漏极和所述缓冲层的介电层。
本公开实施方式的制造方法，在形成介电层以前，形成了电极层，电极层的源极覆盖源极区、栅绝缘层的部分区域并覆盖缓冲层的部分区域，电极层的漏极覆盖漏极区的漏极、栅绝缘层的部分区域并覆盖缓冲层的部分区域，从而将有源层和栅绝缘层这两层台阶覆盖起来，在形成介电层时，介电层只需爬过源极和漏极这一级台阶，从而减少介电层内的台阶数量，防止介电层因台阶较多而出现裂纹，有利于提高产品良率；同时，漏极可通过缓冲层的接触孔将漏极区与遮光层的搭接，避免在介电层上开设接触孔，使接触孔的深度降低，便于刻蚀，降低了工艺难度，且有利于降低搭接处的阻抗，有利于提升产品性能。
下面对本公开实施方式的制造方法的各步骤进行详细说明：
在步骤S110中，在衬底上形成遮光层，以及覆盖所述遮光层的缓冲层。
如图8所示，遮光层2可直接形成于衬底1的表面，且覆盖衬底1的部分区域，其材料为反光材料，例如，遮光层2可为能够反光的钼、铝、铜、铬、钨、钛、钽等金属或合金。举例而言，可通过溅射、气相沉积等工艺在衬底1的表面形成遮光材料层，再对遮光材料层进行图案化处理，得到遮光层2，图案化处理的方式可以是湿法或干法刻蚀。当然，也可通过印刷等其它方式形成遮光层2。
如图8所示，缓冲层3可覆盖遮光层2和衬底1的未被遮光层2覆盖的区域。缓冲层3的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。可通过化学气相沉积或其它工艺形成该缓冲层3，在此不对形成缓冲层3的工艺做特殊限定。
在一实施方式中，如图2所示，可先在衬底1的表面形成遮光层2，再形成缓冲层3，缓冲层3可覆盖遮光层2和衬底1未被遮光层2覆盖的区域。遮光层2和缓冲层3的形成方式在此不再详述。
在步骤S120中，在所述缓冲层远离所述衬底的表面形成有源层，所述有源层包括外围区和位于所述外围区内的沟道区。
如图9所示，有源层4可位于缓冲层3且与遮光层2对应，遮光层2可为有源层4阻挡光线。有源层4的材料可为金属氧化物，例如铟镓锌氧化物(IGZO)，但不以此为限，还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外，有源层4还可以是多晶硅材料或其它材料，在此不再一一列举。同时，有源层4具有沟道区和外围区，沟道区位于外围区内。
在一实施方式中，可通过掩膜工艺在缓冲层3远离衬底1的表面形成有源层4，举例而言，步骤S120可包括步骤S1210-步骤S1250，其中：
步骤S1210、在缓冲层远离衬底的表面形成半导体材料层。
半导体材料层100可覆盖于缓冲层3远离衬底1的表面，从而与缓冲层3层叠设置。半导体材料层100的材料可为金属氧化物，例如铟镓锌氧化物(IGZO)，具体可参考上述有源层4的材料。
步骤S1220、在所述半导体材料层远离所述缓冲层的表面形成光刻胶。
可通过旋涂或其它方式在半导体材料层100远离缓冲层3的表面形成光刻胶200，该光刻胶200的材料可为正性光刻胶或负性光刻胶，其可覆盖半导体材料层100远离缓冲层3的表面。
步骤S1230、对所述光刻胶进行曝光并显影。
如图8所示，可通过掩膜版对光刻胶200进行曝光，并通过显影液进行显影，露出半导体材料层100的部分区域。
步骤S1240、对所述半导体材料层未被光刻胶覆盖的区域进行刻蚀，以形成有源层。
可通过湿法或干法刻蚀工艺刻蚀半导体材料层100未被光刻胶200覆盖的区域，直至露出缓冲层3，从而得到有源层4。
步骤S1250、去除覆盖所述有源层的光刻胶。
如图9所示，可通过灰化或其它工艺去除光刻胶200，以露出有源层4。
当然，在本公开的其它实施方式中，也可以通过其它构图工艺形成有源层4，在此不再详述。
在步骤S130中，形成覆盖于所述有源层的沟道区的栅绝缘层，并在所述缓冲层形成露出所述遮光层的接触孔，所述栅绝缘层露出所述外围区。
如图12所示，栅绝缘层5可层叠于有源层4远离衬底1的表面，且栅绝缘层5的材料可为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。同时，栅绝缘层5可仅覆盖该沟道区，而不覆盖外围区，即栅绝缘层5在有源层4上的正投影与有源层4的沟道区重合。
接触孔6可位于缓冲层3未被有源层4覆盖的区域，且与遮光层2对应，同时，接触孔6可贯穿缓冲层3，并露出遮光层2。
在一实施方式中，如图3所示，步骤S130可包括步骤S1310-步骤S1330，其中：
步骤S1310、形成覆盖所述有源层和所述缓冲层的绝缘材料层。
如图10所示，可通过化学气相沉积或其它工艺在形成有有源层4的缓冲层3上形成绝缘材料层300，绝缘材料层300覆盖有源层4和缓冲层3未被有源层4覆盖的区域。绝缘材料层300的材料可为为氧化硅、氮化硅等绝缘材料，在此不对其材料做特殊限定。
步骤S1320、通过灰阶掩膜工艺对所述绝缘材料层进行图案化，形成栅绝缘层和露出所述遮光层的接触孔。
如图12所示，可采用第一灰阶掩膜版通过一次灰阶掩膜工艺形成栅绝缘层5和接触孔6，从而有利于简化工艺。如图4所示，举例而言，步骤S1320可包括步骤S13210-步骤S13250，其中：
步骤S13210、在所述绝缘材料层远离所述衬底的表面形成第一光刻胶层。
可通过旋涂或其它方式在绝缘材料层300远离缓冲层3的表面形成第一光刻胶层400，第一光刻胶层400的材料可为正性光刻胶或负性光刻胶，其可覆盖有源层4和缓冲层3未被有源层4覆盖的表面。
步骤S13220、通过第一灰阶掩膜版对所述第一光刻胶层进行曝光并显影，以使所述第一光刻胶层形成第一去除区、第一保留区和第一部分保留区，所述第一去除区包括露出所述缓冲层的开孔，且所述开孔位于所述第一部分保留区内。
如图11所示，可通过第一灰阶掩膜版对第一光刻胶层400进行曝光，形成曝光区、半曝光区和非曝光区。然后，可对第一光刻胶层400进行显影，以使第一光刻胶层400形成第一去除区、第一保留区和第一部分保留区，第一去除区露出绝缘材料层300的部分区域，第一保留区和第一部分保留区覆盖绝缘材料层300的部分区域，且第一保留区的厚度大于第一部分保留区的厚度。同时，该第一去除区可包括开孔401，该开孔401可露出绝缘材料层300，且该开孔401位于该第一部分保留区内，即开孔401贯穿该第一部分保留区。
步骤S13230、对所述第一去除区进行刻蚀，以形成露出所述遮光层的接触孔。
可通过干法刻蚀或其它刻蚀工艺沿开孔进行刻蚀，直至露出遮光层2，从而得到贯穿了绝缘材料层300和缓冲层3的接触孔6。
步骤S13240、去除所述第一部分保留区，并刻蚀所述绝缘材料层对应于所述第一部分保留区的区域，以形成栅绝缘层。
可通过灰化工艺或其它工艺去除第一光刻胶层400的第一部分保留区，而第一保留区则减薄。随后，可通过干法刻蚀工艺对绝缘材料层300与第一部分保留区对应的区域进行刻蚀，直至露出缓冲层3，从而形成栅绝缘层5。当然，也可通过湿法刻蚀工艺进行刻蚀。
步骤S13250、去除所述第一保留区。
如图12所示，可通过灰化或其它工艺去除第一光刻胶层400的第一保留区，即完全去除第一光刻胶层400。
当然，在本公开的其它实施方式中，栅绝缘层5和接触孔6也可通过两次掩膜工艺分别形成。
在步骤S140中，对所述外围区的至少部分区域进行导体化处理，形成分居所述沟道区两侧的源极区和漏极区。
如图13所示，由于栅绝缘层5仅覆盖有源层4的沟道区，而露出外围区，因而可对外围区进行导体化，举例而言，可对有源层4的外围区的至少部分区域进行导体化处理，形成分居沟道区两侧的源极区7和漏极区8，源极区7可位于沟道区远离接触孔6的一侧，漏极区8可位于沟道区和接触孔6之间。其中，可通过退火工艺实现外围区的导体化，也可以利用激光照射的方式实现导体化，在此不对导体化的具体工艺做特殊限定，只要能形成上述的源极区7和漏极区8即可。
在步骤S150中，形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接。
如图16所示，可在形成了有源层4、栅绝缘层5和接触孔6的缓冲层3上覆盖电极层9，电极层9平铺设置，电极层9的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等导电材料，在此不再一一列举。同时，电极层9可包括间隔设置的栅极91、源极92和漏极93，其中：
栅极91覆盖于有源层4的沟道区，且栅极91在有源层4上的投影不超出沟道区；源极92和漏极93位于栅极91的两侧，且源极92可覆盖栅绝缘层5的部分区域，并向远离漏极区8的方向延伸，且覆盖有源层4的源极区7以及缓冲层3的部分区域。漏极93可覆盖栅绝缘层5的部分区域，并向远离源极区7的方向延伸，且覆盖有源层4的漏极区8以及缓冲层3的部分区域，同时，漏极93还填充接触孔6，从而与遮光层2连接，实现漏极区8与遮光层2的搭接。同时，源极92远离栅极91的表面和漏极93远离栅极91的表面均可为平面，即没有凸起或凹陷，避免源极92和漏极93自身出现多个台阶，使得源极92和漏极93只相当于缓冲层3上的一级台阶。
在一实施方式中，如图5所示，步骤S150可包括步骤S1510和步骤S1520，其中：
步骤S1510、形成覆盖所述栅绝缘层和所述缓冲层的导电层，且所述导电层填充所述接触孔。
如图14所示，可通过气相沉积、溅射或其它工艺形成覆盖栅绝缘层5和缓冲层3的导电层500，且导电层500填充接触孔6，并与遮光层2连接。导电层500的材料与导电层500的材料相同，在此不再详述。
步骤S1520、通过灰阶掩膜工艺形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接。
在一实施方式中，如图6所示，步骤S1520可包括步骤S15210-步骤S15250，其中：
步骤S15210、在所述导电层远离所述衬底的表面形成第二光刻胶层。
可通过旋涂或其它方式在导电层500远离缓冲层3的表面形成第二光刻胶层600，第二光刻胶层600的材料可为正性光刻胶或负性光刻胶，其可覆盖导电层500。
步骤S15220、通过第二灰阶掩膜版对所述第二光刻胶层进行曝光并显影，以使所述第二光刻胶层形成第二去除区、第二保留区和第二部分保留区。
第二灰阶掩膜版与第一灰阶掩膜版的图案不同，可通过第二灰阶掩膜版对第二光刻胶层600进行曝光，形成曝光区、半曝光区和非曝光区。然后，可对第二光刻胶层600进行显影，以使第二光刻胶层600形成第二去除区、第二保留区和第二部分保留区，第二去除区露出导电层500的部分区域，第二保留区和第二部分保留区覆盖导电层500的部分区域，且第二保留区的厚度大于第二部分保留区的厚度。
步骤S15230、对所述第二去除区进行刻蚀。
如图15所示，可采用干法或湿法刻蚀工艺对第二去除区露出的导电层500进行刻蚀，直至露出缓冲层3。
步骤S15240、去除所述第二部分保留区，并刻蚀所述导电层对应于所述第二部分保留区的区域，以形成形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接。
可通过灰化或其它工艺去除第二光刻胶层600的第二部分保留区，且第二保留区减薄，以使对应于第二部分保留区的导电层500被露出。然后，可使导电层500对应于第二部分保留区的区域，直至露出栅绝缘层5，从而形成间隔设置的栅极91、源极92和漏极93的区域。第二部分保留区可与隔开栅极91、源极92和漏极93的区域相对应。
步骤S15250、去除所述第二保留区。
如图16所示，可通过灰化或其它工艺去除第二光刻胶层600的第二保留区，露出栅极91、源极92和漏极93。
通过上述的一次灰阶掩膜工艺，可形成电极层9，而不用通过多次掩膜工艺分别形成电极层9的栅极91、源极92和漏极93，有利于简化工艺，降低成本。
步骤S160、形成覆盖所述栅极、所述源极、所述漏极和所述缓冲层的介电层。
可通过化学气相沉积或其它工艺形成介电层10，且介电层10可覆盖电极层9和缓冲层3未被电极层9覆盖的区域，介电层10的材料可为氧化硅或氮化硅等绝缘材料。
由于源极92和漏极93可将有源层4和栅绝缘层5形成的两级台阶覆盖起来，且源极92和漏极93为一级台阶，在形成介电层10时，可使介电层10直接爬过的台阶数量减少，有利于防止介电层10出现裂纹。
如图7所示，本公开实施方式的制造方法还可以包括：
步骤S170、在所述栅极与所述源极间，以及所述栅极与所述漏极间，形成绝缘体。
如图17所示，绝缘体11的材料可为金属氧化物或其它绝缘材料，同时，绝缘体11可设于栅绝缘层5远离有源层4的表面，且填充于栅极91与源极92间，以及栅极91与漏极93间。同时，绝缘体11远离栅绝缘层5的表面与电极层9远离栅绝缘层5的表面平齐，保证电极层9的平坦。
如图7所示，本公开实施方式的制造方法还可以包括步骤S180和步骤S190，其中：
步骤S180、在所述介电层上形成第一过孔、第二过孔和第三过孔，所述第一过孔露出所述栅极，所述第二过孔露出所述源极，所述第三过孔露出所述漏极。
如图17所示，可通过一次或多次掩膜工艺在介电层10上形成第一过孔12、第二过孔13和第三过孔14，掩膜工艺的具体过程在此不再详述。第一过孔12与栅极91正对，且露出栅极91，第二过孔13与源极92正对且露出源极92，第三过孔14与漏极93正对且露出漏极93。
步骤S190、在所述介电层远离所述有源层的表面形成间隔设置的栅极线、源极线和漏极线；所述栅极线通过所述第一过孔与所述栅极连接；所述源极线通过所述第二过孔与所述源极连接；所述漏极线通过所述第三过孔与所述漏极连接。
如图18所示，栅极线15、源极线16和漏极线17可形成于介电层10远离衬底1的表面。同时，栅极线15通过第一过孔12与栅极91连接；源极线16通过第二过孔13与源极92连接；漏极线17通过第三过孔14与漏极93连接。
栅极线15、源极线16和漏极线17可通过一次或多次掩膜工艺形成，在此不做特殊限定。栅极线15、源极线16和漏极线17的材料可为钼、铝、铜，但不以此为限，还可以是铬、钨、钛、钽以及包含它们的合金等材料，在此不再一一列举。
本公开实施方式提供一种薄膜晶体管，如图18所示，该薄膜晶体管可为顶栅型薄膜晶体管，且其由上述实施方式的薄膜晶体管的制造方法制成。该薄膜晶体管的有益效果及各部分的具体细节已经在对应的制造方法的实施方式中进行了详细描述，在此不再详述。
本公开实施方式提供一种阵列基板，该阵列基板可包括上述的薄膜晶体管，且该阵列基板可以是OLED阵列基板或LCD阵列基板。该阵列基板的有益效果可参考本公开实施方式的制造方法的有益效果，在此不再详述。
本公开实施方式提供一种显示面板，该显示面板可包括上述的阵列基板。该显示面板可用于手机、平板电脑、电视机等具有显示功能的终端设备。其有益效果可参考本公开实施方式的制造方法的有益效果，在此不再详述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (9)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
在衬底上形成遮光层，以及覆盖所述遮光层的缓冲层；
在所述缓冲层远离所述衬底的表面形成有源层，所述有源层包括外围区和位于所述外围区内的沟道区；
形成覆盖于所述有源层的沟道区的栅绝缘层，并在所述缓冲层形成露出所述遮光层的接触孔，所述栅绝缘层露出所述外围区；
对所述外围区的至少部分区域进行导体化处理，形成分居所述沟道区两侧的源极区和漏极区；
形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接；
在所述栅极与所述源极间，以及所述栅极与所述漏极间，形成绝缘体，所述绝缘体远离栅绝缘层的表面与所述电极层远离所述栅绝缘层的表面平齐；
形成覆盖所述栅极、所述源极、所述漏极、所述绝缘体和所述缓冲层的介电层。
2.根据权利要求1所述的制造方法，其特征在于，形成覆盖于所述有源层的沟道区的栅绝缘层，并在所述缓冲层形成露出所述遮光层的接触孔，所述栅绝缘层露出所述外围区，包括：
形成覆盖所述有源层和所述缓冲层的绝缘材料层；
通过灰阶掩膜工艺对所述绝缘材料层进行图案化，形成栅绝缘层和露出所述遮光层的接触孔。
3.根据权利要求2所述的制造方法，其特征在于，通过灰阶掩膜工艺对所述绝缘材料层进行图案化，形成栅绝缘层和露出所述遮光层的接触孔，包括：
在所述绝缘材料层远离所述衬底的表面形成第一光刻胶层；
通过第一灰阶掩膜版对所述第一光刻胶层进行曝光并显影，以使所述第一光刻胶层形成第一去除区、第一保留区和第一部分保留区，所述第一去除区包括露出所述缓冲层的开孔，且所述开孔位于所述第一部分保留区内；
对所述第一去除区进行刻蚀，以形成露出所述遮光层的接触孔；
去除所述第一部分保留区，并刻蚀所述绝缘材料层对应于所述第一部分保留区的区域，以形成栅绝缘层；
去除所述第一保留区。
4.根据权利要求1所述的制造方法，其特征在于，形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接，包括：
形成覆盖所述栅绝缘层和所述缓冲层的导电层，且所述导电层填充所述接触孔；
通过灰阶掩膜工艺形成形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接。
5.根据权利要求4所述的制造方法，其特征在于，通过灰阶掩膜工艺形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接，包括：
在所述导电层远离所述衬底的表面形成第二光刻胶层；
通过第二灰阶掩膜版对所述第二光刻胶层进行曝光并显影，以使所述第二光刻胶层形成第二去除区、第二保留区和第二部分保留区；
对所述第二去除区进行刻蚀；
去除所述第二部分保留区，并刻蚀所述导电层对应于所述第二部分保留区的区域，以形成形成包括间隔设置的栅极、源极和漏极的电极层；所述栅极覆盖于所述沟道区；所述源极覆盖所述源极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域；所述漏极覆盖所述漏极区、所述栅绝缘层的部分区域和所述缓冲层的部分区域，并通过所述接触孔与所述遮光层连接；
去除所述第二保留区。
6.根据权利要求1-5任一项所述的制造方法，其特征在于，所述制造方法还包括：
在所述介电层上形成第一过孔、第二过孔和第三过孔，所述第一过孔露出所述栅极，所述第二过孔露出所述源极，所述第三过孔露出所述漏极；
在所述介电层远离所述有源层的表面形成间隔设置的栅极线、源极线和漏极线；所述栅极线通过所述第一过孔与所述栅极连接；所述源极线通过所述第二过孔与所述源极连接；所述漏极线通过所述第三过孔与所述漏极连接。
7.一种薄膜晶体管，其特征在于，所述薄膜晶体管由权利要求1-6任一项所述的制造方法制成。
8.一种阵列基板，其特征在于，包括权利要求7所述的薄膜晶体管。
9.一种显示面板，其特征在于，包括权利要求8所述的阵列基板。
CN201811408713.6A 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法 Active CN109585303B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811408713.6A CN109585303B (zh) 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法
US16/410,823 US10818798B2 (en) 2018-11-23 2019-05-13 Display panel, array substrate, thin film transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811408713.6A CN109585303B (zh) 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN109585303A CN109585303A (zh) 2019-04-05
CN109585303B true CN109585303B (zh) 2023-03-10

Family

ID=65923913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811408713.6A Active CN109585303B (zh) 2018-11-23 2018-11-23 显示面板、阵列基板、薄膜晶体管及其制造方法

Country Status (2)

Country Link
US (1) US10818798B2 (zh)
CN (1) CN109585303B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111415995B (zh) * 2020-04-01 2023-05-26 合肥鑫晟光电科技有限公司 一种显示面板、其制作方法及显示装置
CN111694465B (zh) * 2020-06-23 2023-10-24 京东方科技集团股份有限公司 一种触控显示面板的制作方法、触控显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810558A (zh) * 2012-08-07 2012-12-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2002110996A (ja) * 2000-09-29 2002-04-12 Sharp Corp アクティブマトリクス基板および液晶表示装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
KR102040011B1 (ko) * 2013-12-26 2019-11-05 엘지디스플레이 주식회사 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
KR20180070334A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
CN107104152B (zh) * 2017-05-23 2020-04-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
CN102810558A (zh) * 2012-08-07 2012-12-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108470717A (zh) * 2017-02-22 2018-08-31 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
US10818798B2 (en) 2020-10-27
CN109585303A (zh) 2019-04-05
US20200168744A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
CN109585304B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN110911424B (zh) 一种阵列基板及其制备方法、显示面板
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
US11316000B2 (en) Array substrate including metal strip, manufacturing method thereof and display device
CN109585367B (zh) 显示装置、显示面板、阵列基板及其制造方法
CN111081737A (zh) 一种阵列基板制备方法及阵列基板
CN105161519A (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN111293127B (zh) 一种显示面板及其制备方法
CN109585303B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
US20230317826A1 (en) Method for manufacturing thin film transistor, and thin film transistor
CN113725157B (zh) 阵列基板及其制作方法
CN109378320B (zh) 一种阵列基板及其制备方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
CN116018552A (zh) 一种阵列基板及其制备方法、显示装置
CN111584423B (zh) 阵列基板及其制备方法和显示装置
CN108550595B (zh) X-ray探测器阵列基板及其制作方法、X-ray探测器
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
US20190067335A1 (en) Manufacturing method of pixel structure
CN113628974A (zh) 阵列基板的制备方法和阵列基板
CN101022093B (zh) 像素结构的制作方法
CN111128876A (zh) 一种阵列基板的制备方法
CN113113353B (zh) 一种阵列基板的制备工艺、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant