CN108470717A - 阵列基板及其制备方法、显示面板及显示装置 - Google Patents

阵列基板及其制备方法、显示面板及显示装置 Download PDF

Info

Publication number
CN108470717A
CN108470717A CN201710098499.8A CN201710098499A CN108470717A CN 108470717 A CN108470717 A CN 108470717A CN 201710098499 A CN201710098499 A CN 201710098499A CN 108470717 A CN108470717 A CN 108470717A
Authority
CN
China
Prior art keywords
layer
electrode
grid
photoresist
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710098499.8A
Other languages
English (en)
Other versions
CN108470717B (zh
Inventor
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710098499.8A priority Critical patent/CN108470717B/zh
Priority to PCT/CN2017/103640 priority patent/WO2018153089A1/en
Priority to US15/761,391 priority patent/US10811434B2/en
Priority to US17/839,488 priority patent/USRE50145E1/en
Publication of CN108470717A publication Critical patent/CN108470717A/zh
Application granted granted Critical
Publication of CN108470717B publication Critical patent/CN108470717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示面板及显示装置，涉及显示技术领域，可降低制作阵列基板过程中的不良发生率。该阵列基板的制备方法包括在衬底上，通过一次构图工艺形成金属导电材料的遮光层、栅线；通过一次构图工艺形成缓冲层，缓冲层包括第一过孔和第二过孔；第一过孔露出栅线，第二过孔露出遮光层；通过一次构图工艺形成氧化物有源层和栅绝缘层；通过一次构图工艺形成第一电极层，所述第一电极层包括栅极、源极、漏极、数据线和第一连接电极；第一连接电极与栅极、源极、漏极和数据线均绝缘，且第一连接电极通过第一过孔与栅线电连接；源极和漏极与氧化物有源层直接接触，且源极还通过第二过孔与遮光层电连接。

Description

阵列基板及其制备方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板及显示装置。
背景技术
顶栅结构型氧化物薄膜晶体管与常规的背沟道刻蚀型(BCE)和刻蚀阻挡型(ESL)薄膜晶体管相比具体如下优点：显著降低了寄生电容，更有利于实现了良好的驱动效果；能够减小制作尺寸，更有利于实现高分辨率的显示需求；可以减薄栅极绝缘层的厚度，有利于进一步减薄整体的制作厚度；可以实现更稳定的薄膜晶体管电学特性，从而提高显示面板的信赖性。
然而，采用顶栅结构型氧化物薄膜晶体管结构在背板的设计及工艺要求上还有很多限制，例如顶栅结构沟道区易受到下方光照影响，从而劣化薄膜晶体管的电学特性，因此需要加遮光层。另外，为了提高顶栅结构型氧化物薄膜晶体管的电学性能，通常要将顶栅与用于遮光层的金属都加载电压，形成类似上下双沟道的结构，这就带来了更复杂的刻孔工艺，加大了背板发生不良的危险，提高了整体工艺流程的难度。
现有技术中，一般采用6次构图工艺来制备顶栅结构型氧化物薄膜晶体管背板，具体包括如下步骤：
S10、如图1(a)所示，在衬底10上通过一次构图工艺形成遮光层11。
其中，遮光层11采用具有遮光效果的金属导电材料制成。每一次构图工艺分别包括成膜、掩模、曝光、显影、刻蚀和剥离等工艺。
S11、如图1(b)所示，在S10的基础上，形成缓冲层12。
S12、如图1(c)所示，在S11的基础上，通过一次构图工艺形成氧化物有源层13。
S13、如图1(d)所示，在S12的基础上，通过一次构图工艺形成栅绝缘层14和栅极15。
S14、如图1(e)所示，在S13的基础上，通过一次构图工艺形成层间绝缘层16；所述层间绝缘16包括露出氧化物有源层13的第五过孔161和第六过孔162。
在此基础上，为了提高薄膜晶体管的电学性能，在S14的过程，同步可在层间绝缘层16和缓冲层12上形成露出遮光层11的第七过孔163，以便后续形成的源极通过第七过孔163与遮光层11电连接，而向遮光层11提供电压。
然而，由于需同时刻透层间绝缘层16和缓冲层12，导致刻蚀膜层较厚，孔较深，容易产生工艺上的不良，例如搭接断线。
S15、如图1(f)所示，在S14的基础上，通过一次构图工艺形成源极17和漏极18；源极17分别通过第五过孔161与氧化物有源层13接触，通过第七过孔163与遮光层11接触；漏极18通过第六过孔162与氧化物有源层13接触。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板及显示装置，可降低制作阵列基板过程中的不良发生率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括：衬底，依次设置在所述衬底上的遮光层、缓冲层、氧化物有源层、栅绝缘层、第一电极层；栅线与所述遮光层同层设置；所述氧化物有源层在所述衬底上的正投影被所述遮光层在所述衬底上的正投影覆盖；所述缓冲层包括第一过孔和第二过孔；所述第一过孔露出所述栅线，所述第二过孔露出所述遮光层；所述第一电极层包括栅极、源极、漏极、与所述源极连接的数据线和第一连接电极；所述第一连接电极与所述栅极、所述源极、所述漏极和所述数据线均绝缘，且所述第一连接电极通过所述第一过孔与所述栅线电连接；所述源极和所述漏极与所述氧化物有源层直接接触，且所述源极还通过所述第二过孔与所述遮光层电连接。
优选的，所述阵列基板还包括：依次设置在所述第一电极层远离所述衬底一侧的钝化层和第二电极层；所述钝化层包括第三过孔和第四过孔；所述第三过孔露出所述第一连接电极，所述第四过孔露出所述栅极；所述第二电极层包括透明导电电极和第二连接电极，所述第二连接电极通过所述第三过孔与所述第一连接电极电连接，通过所述第四过孔与所述栅极电连接。
进一步的，所述透明导电电极为像素电极，或公共电极，或阳极。
优选的，所述氧化物有源层与所述源极和所述漏极接触的部分被导体化。
进一步的，所述氧化物有源层未被所述栅绝缘层和所述栅极覆盖的部分被导体化。
可选的，所述第一电极层的材料包括纯铜。
可选的，所述氧化物有源层的材料包括氧化铟镓锌、氧化铟锌、氧化锌、氧化镓锌中的至少一种。
第二方面，提供一种显示面板，包括第一方面所述的阵列基板。
第三方面，提供一种显示装置，包括第二方面所述的显示面板。
第四方面，提供一种阵列基板的制备方法，包括：在衬底上，通过构图工艺形成金属导电材料的遮光层、栅线；在形成有所述遮光层、所述栅线的衬底上，通过构图工艺形成缓冲层，所述缓冲层包括第一过孔和第二过孔；所述第一过孔露出所述栅线，所述第二过孔露出所述遮光层；在所述遮光层上方通过构图工艺形成氧化物有源层和栅绝缘层；在形成有所述氧化物有源层和所述栅绝缘层的衬底上，通过一次构图工艺形成第一电极层，所述第一电极层包括栅极、源极、漏极、与所述源极连接的数据线和第一连接电极；所述第一连接电极与所述栅极、所述源极、所述漏极和所述数据线均绝缘，且所述第一连接电极通过所述第一过孔与所述栅线电连接；所述源极和所述漏极与所述氧化物有源层直接接触，且所述源极还通过所述第二过孔与所述遮光层电连接。
优选的，形成所述第一电极层之后，所述制备方法还包括：依次形成钝化层和第二电极层；所述钝化层包括第三过孔和第四过孔；所述第三过孔露出所述第一连接电极，所述第四过孔露出所述栅极；所述第二电极层包括透明导电电极和第二连接电极，所述第二连接电极通过所述第三过孔与所述第一连接电极电连接，通过所述第四过孔与所述栅极电连接
进一步的，所述透明导电电极为像素电极，或公共电极，或阳极。
优选的，通过一次构图工艺形成氧化物有源层和栅绝缘层，包括：在形成有所述缓冲层的衬底上，依次形成氧化物半导体薄膜和栅绝缘薄膜，并在所述栅绝缘薄膜上方形成光刻胶；利用半色调掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶全完去除部分；所述光刻胶完全保留部分与待形成的所述栅绝缘层对应，所述光刻胶半保留部分与待形成的所述氧化物有源层未被所述栅绝缘层覆盖的部分对应，所述光刻胶完全去除部分与其他部分对应；依次采用干法刻蚀工艺和湿法刻蚀工艺，分别对与所述光刻胶完全去除部分对应的所述栅绝缘薄膜和所述氧化物半导体薄膜进行刻蚀；采用灰化工艺去除所述光刻胶半保留部分；采用干法刻蚀工艺对露出的栅绝缘薄膜进行刻蚀，形成所述栅绝缘层，并对所述氧化物有源层超出所述栅绝缘层的部分进行导体化处理。
进一步的，对所述氧化物有源层超出所述栅绝缘层的部分进行导体化处理，包括：对所述氧化物有源层超出所述栅绝缘层的部分进行等离子体处理，使其导体化。
优选的，在形成有所述氧化物有源层和所述栅绝缘层的衬底上，通过一次构图工艺形成第一电极层，包括：在形成有所述氧化物有源层和所述栅绝缘层的衬底上，形成金属导电薄膜，并形成光刻胶；其中，所述金属导电薄膜与所述氧化物有源层材料的刻蚀选择比大于等于10:1；利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶全完去除部分；所述光刻胶完全保留部分与待形成的所述第一电极层对应，所述光刻胶完全去除部分与其他部分对应；采用湿法刻蚀工艺对与所述光刻胶完全去除部分对应的所述金属导电薄膜进行刻蚀，形成所述第一电极层。
进一步优选的，所述金属导电薄膜的材料包括纯铜。
优选的，当通过一次构图工艺形成氧化物有源层和栅绝缘层时，所述栅绝缘层在衬底上的正投影完全覆盖待形成所述栅极在所述衬底上的正投影，且所述栅绝缘层的尺寸大于所述待形成栅极的尺寸。
基于此，采用湿法刻蚀工艺对与所述光刻胶完全去除部分对应的所述金属导电薄膜进行刻蚀之后，去掉所述光刻胶完全保留部分之前，所述方法还包括：采用干法刻蚀工艺对未被所述光刻胶完全保留部分覆盖的所述栅绝缘层进行刻蚀。
进一步的，采用干法刻蚀工艺对未被所述光刻胶完全保留部分覆盖的所述栅绝缘层进行刻蚀，包括：采用干法刻蚀工艺对未被所述光刻胶完全保留部分覆盖的所述栅绝缘层进行刻蚀，并对露出的所述氧化物有源层进行等离子体处理，使露出的所述氧化物有源层导体化。
优选的，通过一次构图工艺形成所述缓冲层；其中，所述第一过孔和所述第二过孔通过干法刻蚀工艺形成。
本发明实施例提供一种阵列基板及其制备方法、显示面板，及显示装置，由于在第一连接电极和栅线之间仅有缓冲层，因而第一连接电极与栅线仅通过形成在缓冲层上的第一过孔便可实现电连接，同时，由于源极和漏极直接和氧化物有源层搭接，因而通过使第二过孔位于源极的不与氧化物有源层重叠的部分对应，便可使源极仅通过形成在缓冲层上第二过孔与遮光层电连接，基于此，相对现有技术需同时刻透两层，本发明可降低刻蚀过孔不良的发生，从而可降低制备阵列基板的不良发生率。此外，本发明的阵列基板可适用于大尺寸显示面板，尤其是大尺寸的AMOLED显示面板。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)～1(f)为现有技术提供的一种制备阵列基板顶栅结构型氧化物薄膜晶体管背板的过程示意图；
图2为本发明实施例提供的一种制备阵列基板的流程示意图；
图3(a)为本发明实施例提供的一种形成遮光层、栅线的俯视示意图；
图3(b)为图3(a)中AA′向剖视示意图；
图4(a)为在图3(a)的基础上形成缓冲层的俯视示意图；
图4(b)为图4(a)中BB′向剖视示意图；
图4(c)为图4(a)中CC′向剖视示意图；
图5(a)为在图4(a)的基础上形成氧化物有源层、栅绝缘层的俯视示意图；
图5(b)为图5(a)中DD′向剖视示意图；
图6(a)为在图5(a)的基础上形成第一电极层的俯视示意图；
图6(b)为图6(a)中EE′向剖视示意图；
图6(c)为图6(a)中FF′向剖视示意图；
图7(a)为在图6(a)的基础上形成钝化层、第二电极层的俯视示意图；
图7(b)为图7(a)中GG′向剖视示意图；
图8(a)～8(d)为本发明实施例提供的通过一次构图工艺制备氧化物有源层和栅绝缘层的过程示意图；
图9为在栅绝缘层上形成第一电极层的过程示意图；
图10(a)～10(c)为在栅绝缘层上形成第一电极层并对栅绝缘层超出栅极的部分进行去除的过程示意图；
图10(d)为在图10(c)的基础上对露出的氧化物有源层进行导体化的示意图。
附图标记：
10-衬底；11-遮光层；12-缓冲层；13-氧化物有源层；14-栅绝缘层；15-栅极；16-层间绝缘层；161-第五过孔；162-第六过孔；163-第七过孔；17-源极；18-漏极；19-栅线；20-数据线；21-第一连接电极；22-钝化层；23-第二连接电极；121-第一过孔；122-第二过孔；221-第三过孔；222-第四过孔；30-光刻胶；40-半色调掩模板；301-光刻胶完全保留部分；302-光刻胶半保留部分；401-半色调掩模板的不透明部分；402-半色调掩模板的半透明部分；403-半色调掩模板的透明部分；130-氧化物半导体薄膜；140-栅绝缘薄膜；150-金属导电薄膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制备方法，如图2所示，包括如下步骤：
S20、如图3(a)和图3(b)所示，在衬底10上，通过构图工艺形成金属导电材料的遮光层11、栅线19。
S21、如图4(a)、图4(b)和图4(c)所示，在形成有遮光层11、栅线19的衬底10上，通过构图工艺形成缓冲层12，缓冲层12包括第一过孔121和第二过孔122；第一过孔121露出栅线19，第二过孔122露出遮光层11。
其中，第一过孔121用于使第一连接电极和栅线19电连接，从而在后续工艺中可实现第一连接电极与栅极的电连接。
第二过孔122用于使源极与遮光层11电连接。基于此，对于第二过孔122的设置位置，可与源极的不与氧化物有源层重叠的部分对应。
缓冲层12可以为一层或多层结构。其可使氧化物有源层13与衬底10之间的结合更稳固，且可防止衬底10中的有害杂质、离子扩散到氧化物有源层13。
示例的，当缓冲层12为一层结构时，其材料例如可以为氧化硅(SiOx)或氮化硅(SiNx)。当缓冲层12为两层或两层以上结构时，其可以为氧化硅层和氮化硅层的复合膜层。
S22、如图5(a)和图5(b)所示，在遮光层11上方通过构图工艺形成氧化物有源层13和栅绝缘层14。
此处，氧化物有源层13位于栅绝缘层14和缓冲层12之间。氧化物有源层13在衬底10上的正投影被遮光层11在衬底10上的正投影覆盖。
S23、如图6(a)、图6(b)和图6(c)所示，在形成有氧化物有源层13和栅绝缘层14的衬底上，通过一次构图工艺形成第一电极层，所述第一电极层包括栅极15、源极17、漏极18、与源极连接的数据线20和第一连接电极21；第一连接电极21与栅极15、源极17、漏极18和数据线20均绝缘，且第一连接电极21通过第一过孔121与栅线19电连接；源极17和漏极18与氧化物有源层13直接接触，且源极17还通过第二过孔122与遮光层11电连接。
此处，第一连接电极21与栅极15、源极17、漏极18和数据线20均绝缘，应理解为：在单看第一电极层时，第一连接电极21与栅极15、源极17、漏极18和数据线20是物理隔开的，但从整个阵列基板上看，由于栅极15和栅线19必须电连接的，因此，最终第一连接线需与栅线19电连的，例如可通过第二连接线与栅线19电连。
需要说明的是，依次形成在衬底10上的遮光层11、缓冲层12、氧化物有源层13、栅绝缘层14、栅极15、源极17和漏极18构成顶栅结构型氧化物薄膜晶体管。
本发明所有实施例中薄膜晶体管的源极17、漏极18是对称的，所以其源极17、漏极18是没有区别的。基于此，为区分薄膜晶体管除栅极15之外的两极，将其中一极称为源极17，另一极称为漏极18。
本发明实施例提供一种阵列基板的制备方法，由于在第一连接电极21和栅线19之间仅有缓冲层12，因而第一连接电极21与栅线19仅通过形成在缓冲层12上的第一过孔121便可实现电连接，同时，由于源极17和漏极18直接和氧化物有源层13搭接，因而通过使第二过孔122位于源极17的不与氧化物有源层13重叠的部分对应，便可使源极17仅通过形成在缓冲层12上第二过孔122与遮光层11电连接，基于此，相对现有技术需同时刻透两层，本发明可降低刻蚀过孔不良的发生，从而可降低制备阵列基板的不良发生率。此外，本发明制备得到的阵列基板，可适用于大尺寸显示面板，尤其是大尺寸的AMOLED(Active-matrixorganic light emitting diode，有源矩阵有机发光二极管)显示面板。
优选的，在形成第一电极层之后，如图7(a)和图7(b)所示，所述制备方法还包括：依次形成钝化层22和第二电极层；钝化层22包括第三过孔221和第四过孔222；第三过孔221露出第一连接电极21，第四过孔222露出栅极15；第二电极层包括透明导电电极(图中未标识出)和第二连接电极23，第二连接电极23通过第三过孔221与第一连接电极21电连接，通过第四过孔222与栅极15电连接。
其中，第二电极层的材料可以为氧化铟锡(ITO)，或者氧化铟锌(IZO)等透明导电材料。
需要说明的是，可使第一连接电极21和第二连接电极23之间仅形成钝化层22，这样，仅需刻透钝化层22即可形成用于连接第二连接电极23与第一连接电极21的第三过孔221，降低制备阵列基板的不良发生率。
基于此，可在形成透明导电电极时，同步形成第二连接电极23，从而通过第二连接电极23实现栅极15与栅线19的电连接，而且不会导致构图工艺次数的增加。
进一步的，当所述阵列基板应用于液晶显示面板时，则上述的透明导电电极可以为像素电极，此时，透明导电电极与漏极18电连接。当然，也可以为公共电极。
当所述阵列基板应用于OLED(organic light emitting diode，有机发光二极管)显示面板时，则上述的透明导电电极可以为阳极，此时，透明导电电极与漏极18电连接。
可选的，上述S22步骤中可通过一次构图工艺形成氧化物有源层13和栅绝缘层14，包括如下步骤：
S221、如图8(a)所示，在形成有缓冲层12的衬底10上，依次形成氧化物半导体薄膜130和栅绝缘薄膜140，并在栅绝缘薄膜140上方形成光刻胶30。
此处，氧化物半导体薄膜130的材料例如可包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)中的至少一种。
栅绝缘薄膜140的材料例如可包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)中的至少一种。
S222、如图8(b)所示，利用半色调掩模板40对光刻胶30进行曝光，显影后形成光刻胶完全保留部分301、光刻胶半保留部分302和光刻胶全完去除部分；光刻胶完全保留部分301与待形成的栅绝缘层14对应，光刻胶半保留部分302与待形成的氧化物有源层13未被栅绝缘层14覆盖的部分对应，光刻胶完全去除部分与其他部分对应。
即，待形成栅绝缘层14的尺寸小于待形成氧化物有源层13的尺寸，且待形成栅绝缘层14在衬底10上的投影被待形成氧化物有源层13在衬底10上的投影完全覆盖。
其中，半色调掩模板40包括不透明部分401、半透明部分402和透明部分403。所述光刻胶30经过曝光后，光刻胶完全保留部分301对应半色调掩模板的不透明部分401，光刻胶半保留部分302对应半色调掩模板的半透明部分402，光刻胶完全去除部分对应半色调掩模板的透明部分403。
当然，上述所指的光刻胶30为正性胶，当所述光刻胶30为负性胶时，光刻胶完全保留部分301则对应半色调掩模板的透明部分403，光刻胶完全去除部分则对应半色调掩模板的不透明部分401。
S223、如图8(c)所示，依次采用干法刻蚀工艺和湿法刻蚀工艺，分别对与所述光刻胶完全去除部分对应的栅绝缘薄膜140和氧化物半导体薄膜130进行刻蚀。
即：先采用干法刻蚀工艺对与所述光刻胶完全去除部分对应的栅绝缘薄膜140进行刻蚀，然后采用湿法刻蚀工艺对与所述光刻胶完全去除部分对应的氧化物半导体薄膜130进行刻蚀。
此处，图8(c)仅示意出刻蚀光刻胶完全去除部分对应的栅绝缘薄膜140和氧化物半导体薄膜130后，露出第二过孔122。对于第一过孔121，由于栅线19上方不会形成氧化物有源层13和栅绝缘层14，因而栅线19也与光刻胶完全去除部分对应，在刻蚀光刻胶完全去除部分对应的栅绝缘薄膜140和氧化物半导体薄膜130后，同样露出第一过孔121。
S224、如图8(c)所示，采用灰化工艺去除光刻胶半保留部分302。
S225、如图8(d)所示，采用干法刻蚀工艺对露出的栅绝缘薄膜140进行刻蚀，形成栅绝缘层14，并对氧化物有源层13超出栅绝缘层14的部分进行导体化处理。
此处，将氧化物有源层13超出栅绝缘层14的部分(即氧化物有源层13的源极区和漏极区)进行导体化处理，可以增加其导电性，降低源极17、漏极18与氧化物有源层13接触时的欧姆接触电阻，使薄膜晶体管具有较好的开关特性。
之后，可将光刻胶完全保留部分301去除，形成参考如图5(a)和5(b)所示的结构。
需要说明的是，由于氧化物有源层13和栅绝缘层14通过一次构图工艺形成，因此栅绝缘层14在衬底10上的正投影被氧化物有源层13在衬底10上的正投影覆盖。
本实施例通过采用半色调掩模板，并进行先干刻后湿刻再干刻的工艺步骤，可形成栅绝缘层14和氧化物有源层13，在此基础上，由于光刻胶完全保留部分301以及栅绝缘层14的阻挡，可直接对露出的氧化物有源层13(即源极区和漏极区)进行导体化处理，因而可实现工艺的简化。
进一步的，遮光层11和栅线19通过一次构图工艺形成，缓冲层12通过一次构图工艺形成。这样，可通过四次构图工艺便可形成阵列基板上的背板结构，即通过第一次构图工艺形成遮光层11、栅线19，通过第二次构图工艺形成缓冲层12，通过第三次构图工艺形成氧化物有源层13、栅绝缘层14，通过第四次构图工艺形成包括栅极15、源极17、漏极18、数据线20和第一连接电极21的第一电极层，因此，相对现有技术通过五次构图工艺形成，本发明可减少一次构图工艺，进而可节省成本。
进一步的，导体化处理的方式可以是利用等离子体轰击氧化物有源层13超出栅绝缘层14的部分的表面，使该部分氧化物有源层13的结构发生变化，从而增强其导电性。
其中，形成等离子体的气体包括保护性气氛或者反应性气氛。保护性气体例如可以为：氮气、氩气、氦气、氖气中的一种或者混合气体，反应性气体例如可以为：空气、氧气、氢气、氨气、二氧化碳中的一种或者混合气体。
由于等离子体处理可在干法刻蚀设备中进行，因而在S225步骤中，可在采用干法刻蚀工艺对露出的栅绝缘薄膜140进行刻蚀后，在相同的干法刻蚀设备中，通入相应的气体，对氧化物有源层13超出栅绝缘层14的部分进行等离子体处理，使其导体化。这样，可进一步简化制备工艺。
可选的，上述S23步骤中通过一次构图工艺形成第一电极层，可通过如下步骤制备得到：
S231、如图9所示，在形成有氧化物有源层13和栅绝缘层14的衬底上，形成金属导电薄膜150，并形成光刻胶；其中，金属导电薄膜与氧化物有源层13材料的刻蚀选择比大于等于10:1。
此处，不对金属导电薄膜150的材料进行限定，只要能用作栅极15、源极17和漏极18，而且与氧化物有源层13材料的刻蚀选择比较大即可。其中，根据金属导电材料的不同，金属导电薄膜150可以为一层或多层结构。
S232、如图9所示，利用掩模板对光刻胶进行曝光，显影后形成光刻胶完全保留部分301和光刻胶全完去除部分；光刻胶完全保留部分301与待形成的第一电极层对应，光刻胶完全去除部分与其他部分对应。
S233、采用湿法刻蚀工艺对与光刻胶完全去除部分对应的金属导电薄膜进行刻蚀，形成包括栅极15、源极17、漏极18、与源极连接的数据线20和第一连接电极21的所述第一电极层(如图6(b)所示)。
本实例通过采用与氧化物有源层13材料的刻蚀选择比较大的金属导电材料，可在刻蚀形成所述第一电极层时，对氧化物有源层13的影响较小。
进一步的，所述金属导电薄膜150，即第一电极层的材料包括纯铜。
其中，所述金属导电薄膜150可以为一层结构，此时，所述金属导电薄膜150为一层铜薄膜。
考虑到铜具有扩散性，优选金属导电薄膜150可以为多层结构，此时，所述金属导电薄膜150包括铜薄膜层以及位于铜薄膜层一侧或两侧的金属阻挡薄膜层。金属阻挡薄膜层的材料可包括钼、钼铌合金、钛中的至少一种。
其中，当金属阻挡薄膜层位于铜薄膜层一侧时，可以是先形成金属阻挡薄膜层，再形成铜薄膜层，也可以是先形成铜薄膜层，再形成金属阻挡薄膜层。当金属阻挡薄膜层位于铜薄膜层两侧时，具体为先形成金属阻挡薄膜层，再形成铜薄膜层，之后再形成金属阻挡薄膜层。
此处需要说明的是，对于金属阻挡薄膜层和铜薄膜层形成顺序，可根据不同产品的需求而定，在此不做限定。
进一步的，当通过一次构图工艺形成氧化物有源层13和栅绝缘层14时，该栅绝缘层14在衬底10上的正投影完全覆盖待形成栅极15在衬底10上的投影，且该栅绝缘层14的尺寸大于待形成栅极15的尺寸。
基于此，在上述S233中采用湿法刻蚀工艺对与光刻胶完全去除部分对应的金属导电薄膜150进行刻蚀之后(如图10(a)-图10(b)所示)，去掉所述光刻胶完全保留部分301之前，所述方法还包括：如图10(c)所示，采用干法刻蚀工艺对未被光刻胶完全保留部分301覆盖的栅绝缘层14进行刻蚀。
本实施例通过在形成氧化物有源层13和栅绝缘层14时，使栅绝缘层14在衬底10上的正投影完全覆盖待形成栅极15在衬底10上的投影，且该栅绝缘层14的尺寸大于待形成栅极15的尺寸，并在形成所述第一电极层后，以光刻胶完全保留部分301为阻挡，对未被其覆盖的栅绝缘层14进行刻蚀，可简化构成薄膜晶体管的栅绝缘层14和栅极15的制备工艺。
进一步的，采用干法刻蚀工艺对未被光刻胶完全保留部分301覆盖的栅绝缘层14进行刻蚀，包括：采用干法刻蚀工艺对未被光刻胶完全保留部分301覆盖的栅绝缘层14进行刻蚀，并对露出的氧化物有源层13进行等离子体处理(如图10(d)所示)，使露出的氧化物有源层13导体化。
本发明实施例，通过对氧化物有源层13未被栅极15和栅绝缘层14、源极17和漏极18遮挡的部分进行等离子体处理，使其导体化，可进一步提高薄膜晶体管的开关特性。此外，由于等离子体处理可在干法刻蚀设备中进行，因而在采用干法刻蚀工艺对未被光刻胶完全保留部分301覆盖的栅绝缘层14进行刻蚀后，在相同的干法刻蚀设备中，通入相应的气体，对露出的氧化物有源层13进行等离子体处理，可进一步简化制备工艺。
基于上述，优选的，在S21步骤中通过一次构图工艺形成缓冲层12。其中，形成第一过孔121和第二过孔122，包括：通过干法刻蚀工艺形成第一过孔121和第二过孔122。
由于干法刻蚀具有良好的各向异性，即只有垂直刻蚀，没有横向钻蚀，因而，在形成第一过孔121和第二过孔122时采用干法刻蚀工艺，可以精确控制过孔侧壁剖面的形状，且具有良好的刻蚀均匀性。
本发明实施例还提供一种阵列基板，如图6(a)和图6(b)所示，包括：衬底10，依次设置在衬底10上的遮光层11、缓冲层12、氧化物有源层13、栅绝缘层14、第一电极层。
其中，栅线19与遮光层11同层设置；氧化物有源层13在衬底10上的正投影被遮光层11在衬底10上的正投影覆盖。
缓冲层12包括第一过孔121和第二过孔122；第一过孔121露出栅线19，第二过孔122露出遮光层11。
所述第一电极层包括栅极15、源极17、漏极18、与源极连接的数据线20和第一连接电极21；第一连接电极21与栅极15、源极17、漏极18和数据线20均绝缘，且第一连接电极21通过第一过孔121与栅线19电连接；源极17和漏极18与氧化物有源层13直接接触，且源极17还通过第二过孔122与遮光层11电连接。
此处，第一连接电极21与栅极15、源极17、漏极18和数据线20均绝缘，应理解为：在单看第一电极层时，第一连接电极21与栅极15、源极17、漏极18和数据线20是物理隔开的，但从整个阵列基板上看，由于栅极15和栅线19必须电连接的，因此，最终第一连接线需与栅线19电连的，例如可通过第二连接线与栅线19电连。
需要说明的是，依次设置在衬底10上的遮光层11、缓冲层12、氧化物有源层13、栅绝缘层14、栅极15、源极17和漏极18构成顶栅结构型氧化物薄膜晶体管。
此外，源极17通过第二过孔122与遮光层11电连接，即第二过孔122与源极17的不与氧化物有源层13重叠的部分对应。
本发明实施例提供一种阵列基板，由于在第一连接电极21和栅线19之间仅有缓冲层12，因而第一连接电极21与栅线19仅通过形成在缓冲层12上的第一过孔121便可实现电连接，同时，由于源极17和漏极18直接和氧化物有源层13搭接，因而通过使第二过孔122位于源极17的不与氧化物有源层13重叠的部分对应，便可使源极17仅通过形成在缓冲层12上第二过孔122与遮光层11电连接，基于此，相对现有技术需同时刻透两层，本发明可降低刻蚀过孔不良的发生，从而可降低制备阵列基板的不良发生率。此外，本发明的阵列基板，可适用于大尺寸显示面板，尤其是大尺寸的AMOLED显示面板。
优选的，如图7(a)和图7(b)所示，所述阵列基板还包括依次设置在第一电极层远离衬底10一侧的钝化层22和第二电极层；钝化层22包括第三过孔221和第四过孔222；第三过孔221露出第一连接电极21，第四过孔222露出栅极15；第二电极层包括透明导电电极(图中未标识出)和第二连接电极23，第二连接电极23通过第三过孔221与第一连接电极21电连接，通过第四过孔222与栅极15电连接。
需要说明的是，可使第一连接电极21和第二连接电极23之间仅设置钝化层22，这样，仅需刻透钝化层22即可形成用于连接第二连接电极23与第一连接电极21的第三过孔221，降低制备阵列基板的不良发生率。
基于此，可在形成透明导电电极时，同步形成第二连接电极23，从而通过第二连接电极23实现栅极15与栅线19的电连接，而且不会导致构图工艺次数的增加。
进一步的，当所述阵列基板应用于液晶显示面板时，则上述的透明导电电极可以为像素电极，此时，透明导电电极与漏极18电连接。当然，也可以为公共电极。
当所述阵列基板应用于OLED显示面板时，则上述的透明导电电极可以为阳极，此时，透明导电电极与漏极18电连接。
优选的，氧化物有源层13与源极17和漏极18接触的部分被导体化。
如上S221～S225所述，可以在通过同一次构图工艺形成氧化物有源层13和栅绝缘层14时，对氧化物有源层13超出栅绝缘层14的部分进行导体化处理。
本发明实施例通过对氧化物有源层13与源极17和漏极18接触的部分进行导体化，可以增加其导电性，降低源极17、漏极18与氧化物有源层13接触时的欧姆接触电阻，使薄膜晶体管具有较好的开关特性。
进一步优选的，氧化物有源层13未被栅绝缘层14和栅极15覆盖的部分被导体化。
如上所述，可在采用干法刻蚀工艺对未被光刻胶完全保留部分301覆盖的栅绝缘层14进行刻蚀后，对露出的氧化物有源层13进行等离子体处理(如图10(d)所示)，使露出的氧化物有源层13导体化。
本发明实施例，通过对氧化物有源层13未被栅极15和栅绝缘层14、源极17和漏极18遮挡的部分进行等离子体处理，使其导体化，可进一步提高薄膜晶体管的开关特性。
优选的，所述第一电极层的材料包括纯铜。
其中，所述第一电极层可以为一层结构，此时，所述第一电极层为一层铜薄膜。
考虑到铜具有扩散性，优选第一电极层可以为多层结构，此时，所述第一电极层包括铜薄膜层以及位于铜薄膜层一侧或两侧的金属阻挡薄膜层。金属阻挡薄膜层的材料可包括钼、钼铌合金、钛中的至少一种。
其中，当金属阻挡薄膜层位于铜薄膜层一侧时，可以是先形成金属阻挡薄膜层，再形成铜薄膜层，也可以是先形成铜薄膜层，再形成金属阻挡薄膜层。当金属阻挡薄膜层位于铜薄膜层两侧时，具体为先形成金属阻挡薄膜层，再形成铜薄膜层，之后再形成金属阻挡薄膜层。
此处需要说明的是，对于金属阻挡薄膜层和铜薄膜层形成顺序，可根据不同产品的需求而定，在此不做限定。
基于上述，氧化物有源层13的材料包括氧化铟镓锌、氧化铟锌、氧化锌、氧化镓锌中的至少一种。
栅绝缘层14的材料例如可包括氮化硅、氧化硅、氧化铝、氮化铝中的至少一种。
缓冲层12可以为一层或多层结构。其可使氧化物有源层13与衬底10之间的结合更稳固，且可防止衬底10中的有害杂质、离子扩散到氧化物有源层13。
示例的，当缓冲层12为一层结构时，其材料例如可以为氧化硅(SiOx)或氮化硅(SiNx)。当缓冲层12为两层或两层以上结构时，其可以为氧化硅层和氮化硅层的复合膜层。
本发明实施例还提供一种显示面板，包括上述的阵列基板。由于在第一连接电极和栅线之间仅有缓冲层，因而第一连接电极与栅线仅通过形成在缓冲层上的第一过孔便可实现电连接，同时，由于源极和漏极直接和氧化物有源层搭接，因而通过使第二过孔位于源极的不与氧化物有源层重叠的部分对应，便可使源极仅通过形成在缓冲层上第二过孔与遮光层电连接，基于此，相对现有技术需同时刻透两层，本发明可降低刻蚀过孔不良的发生，从而可降低制备阵列基板的不良发生率。
其中，所述显示面板可以是液晶显示面板，也可以是OLED显示面板。
本发明实施例还提供一种显示装置，包括上述的显示面板。所述显示面板包括上述阵列基板，由于在第一连接电极和栅线之间仅有缓冲层，因而第一连接电极与栅线仅通过形成在缓冲层上的第一过孔便可实现电连接，同时，由于源极和漏极直接和氧化物有源层搭接，因而通过使第二过孔位于源极的不与氧化物有源层重叠的部分对应，便可使源极仅通过形成在缓冲层上第二过孔与遮光层电连接，基于此，相对现有技术需同时刻透两层，本发明可降低刻蚀过孔不良的发生，从而可降低制备阵列基板的不良发生率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种阵列基板，其特征在于，包括：衬底，依次设置在所述衬底上的遮光层、缓冲层、氧化物有源层、栅绝缘层、第一电极层；
栅线与所述遮光层同层设置；所述氧化物有源层在所述衬底上的正投影被所述遮光层在所述衬底上的正投影覆盖；
所述缓冲层包括第一过孔和第二过孔；所述第一过孔露出所述栅线，所述第二过孔露出所述遮光层；
所述第一电极层包括栅极、源极、漏极、与所述源极连接的数据线和第一连接电极；所述第一连接电极与所述栅极、所述源极、所述漏极和所述数据线均绝缘，且所述第一连接电极通过所述第一过孔与所述栅线电连接；所述源极和所述漏极与所述氧化物有源层直接接触，且所述源极还通过所述第二过孔与所述遮光层电连接。
2.根据权利要求1所述的阵列基板，其特征在于，还包括依次设置在所述第一电极层远离所述衬底一侧的钝化层和第二电极层；
所述钝化层包括第三过孔和第四过孔；所述第三过孔露出所述第一连接电极，所述第四过孔露出所述栅极；
所述第二电极层包括透明导电电极和第二连接电极，所述第二连接电极通过所述第三过孔与所述第一连接电极电连接，通过所述第四过孔与所述栅极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述透明导电电极为像素电极，或公共电极，或阳极。
4.根据权利要求1所述的阵列基板，其特征在于，所述氧化物有源层与所述源极和所述漏极接触的部分被导体化。
5.根据权利要求4所述的阵列基板，其特征在于，所述氧化物有源层未被所述栅绝缘层和所述栅极覆盖的部分被导体化。
6.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述第一电极层的材料包括纯铜。
7.根据权利要求1-5任一项所述的阵列基板，其特征在于，所述氧化物有源层的材料包括氧化铟镓锌、氧化铟锌、氧化锌、氧化镓锌中的至少一种。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制备方法，其特征在于，包括：
在衬底上，通过构图工艺形成金属导电材料的遮光层、栅线；
在形成有所述遮光层、所述栅线的衬底上，通过构图工艺形成缓冲层，所述缓冲层包括第一过孔和第二过孔；所述第一过孔露出所述栅线，所述第二过孔露出所述遮光层；
在所述遮光层上方通过构图工艺形成氧化物有源层和栅绝缘层；
在形成有所述氧化物有源层和所述栅绝缘层的衬底上，通过一次构图工艺形成第一电极层，所述第一电极层包括栅极、源极、漏极、与所述源极连接的数据线和第一连接电极；所述第一连接电极与所述栅极、所述源极、所述漏极和所述数据线均绝缘，且所述第一连接电极通过所述第一过孔与所述栅线电连接；所述源极和所述漏极与所述氧化物有源层直接接触，且所述源极还通过所述第二过孔与所述遮光层电连接。
10.根据权利要求9所述的制备方法，其特征在于，在形成所述第一电极层之后，所述制备方法还包括：依次形成钝化层和第二电极层；
所述钝化层包括第三过孔和第四过孔；所述第三过孔露出所述第一连接电极，所述第四过孔露出所述栅极；
所述第二电极层包括透明导电电极和第二连接电极，所述第二连接电极通过所述第三过孔与所述第一连接电极电连接，通过所述第四过孔与所述栅极电连接。
11.根据权利要求10所述的制备方法，其特征在于，所述透明导电电极为像素电极，或公共电极，或阳极。
12.根据权利要求9所述的制备方法，其特征在于，通过一次构图工艺形成氧化物有源层和栅绝缘层，包括：
在形成有所述缓冲层的衬底上，依次形成氧化物半导体薄膜和栅绝缘薄膜，并在所述栅绝缘薄膜上方形成光刻胶；
利用半色调掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶全完去除部分；所述光刻胶完全保留部分与待形成的所述栅绝缘层对应，所述光刻胶半保留部分与待形成的所述氧化物有源层未被所述栅绝缘层覆盖的部分对应，所述光刻胶完全去除部分与其他部分对应；
依次采用干法刻蚀工艺和湿法刻蚀工艺，分别对与所述光刻胶完全去除部分对应的所述栅绝缘薄膜和所述氧化物半导体薄膜进行刻蚀；
采用灰化工艺去除所述光刻胶半保留部分；
采用干法刻蚀工艺对露出的栅绝缘薄膜进行刻蚀，形成所述栅绝缘层，并对所述氧化物有源层超出所述栅绝缘层的部分进行导体化处理。
13.根据权利要求12所述的制备方法，其特征在于，对所述氧化物有源层超出所述栅绝缘层的部分进行导体化处理，包括：
对所述氧化物有源层超出所述栅绝缘层的部分进行等离子体处理，使其导体化。
14.根据权利要求9-13任一项所述的制备方法，其特征在于，在形成有所述氧化物有源层和所述栅绝缘层的衬底上，通过一次构图工艺形成第一电极层，包括：
在形成有所述氧化物有源层和所述栅绝缘层的衬底上，形成金属导电薄膜，并形成光刻胶；其中，所述金属导电薄膜与所述氧化物有源层材料的刻蚀选择比大于等于10:1；
利用掩模板对所述光刻胶进行曝光，显影后形成光刻胶完全保留部分和光刻胶全完去除部分；所述光刻胶完全保留部分与待形成的所述第一电极层对应，所述光刻胶完全去除部分与其他部分对应；
采用湿法刻蚀工艺对与所述光刻胶完全去除部分对应的所述金属导电薄膜进行刻蚀，形成所述第一电极层。
15.根据权利要求14所述的制备方法，其特征在于，所述金属导电薄膜的材料包括纯铜。
16.根据权利要求14所述的制备方法，其特征在于，当通过一次构图工艺形成氧化物有源层和栅绝缘层时，所述栅绝缘层在衬底上的正投影完全覆盖待形成所述栅极在所述衬底上的正投影，且所述栅绝缘层的尺寸大于所述待形成栅极的尺寸；
采用湿法刻蚀工艺对与所述光刻胶完全去除部分对应的所述金属导电薄膜进行刻蚀之后，去掉所述光刻胶完全保留部分之前，所述方法还包括：
采用干法刻蚀工艺对未被所述光刻胶完全保留部分覆盖的所述栅绝缘层进行刻蚀。
17.根据权利要求16所述的制备方法，其特征在于，采用干法刻蚀工艺对未被所述光刻胶完全保留部分覆盖的所述栅绝缘层进行刻蚀，包括：采用干法刻蚀工艺对未被所述光刻胶完全保留部分覆盖的所述栅绝缘层进行刻蚀，并对露出的所述氧化物有源层进行等离子体处理，使露出的所述氧化物有源层导体化。
18.根据权利要求9-13任一项所述的制备方法，其特征在于，通过一次构图工艺形成所述缓冲层；
其中，所述第一过孔和所述第二过孔通过干法刻蚀工艺形成。
19.一种显示装置，其特征在于，包括权利要求8所述的显示面板。
CN201710098499.8A 2017-02-22 2017-02-22 阵列基板及其制备方法、显示面板及显示装置 Active CN108470717B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710098499.8A CN108470717B (zh) 2017-02-22 2017-02-22 阵列基板及其制备方法、显示面板及显示装置
PCT/CN2017/103640 WO2018153089A1 (en) 2017-02-22 2017-09-27 Array substrate and manufacturing method thereof, display panel and display device
US15/761,391 US10811434B2 (en) 2017-02-22 2017-09-27 Array substrate and manufacturing method thereof, display panel and display device
US17/839,488 USRE50145E1 (en) 2017-02-22 2017-09-27 Array substrate and manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710098499.8A CN108470717B (zh) 2017-02-22 2017-02-22 阵列基板及其制备方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN108470717A true CN108470717A (zh) 2018-08-31
CN108470717B CN108470717B (zh) 2021-04-06

Family

ID=63253093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710098499.8A Active CN108470717B (zh) 2017-02-22 2017-02-22 阵列基板及其制备方法、显示面板及显示装置

Country Status (3)

Country Link
US (2) US10811434B2 (zh)
CN (1) CN108470717B (zh)
WO (1) WO2018153089A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN109378298A (zh) * 2018-10-10 2019-02-22 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109728001A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110416314A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
CN110444567A (zh) * 2019-07-26 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
CN111180466A (zh) * 2020-01-06 2020-05-19 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111370428A (zh) * 2020-03-19 2020-07-03 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN111739897A (zh) * 2020-07-14 2020-10-02 武汉华星光电技术有限公司 阵列基板及其制作方法
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112447760A (zh) * 2019-08-27 2021-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
WO2022151565A1 (zh) * 2021-01-15 2022-07-21 武汉华星光电技术有限公司 显示面板
CN115236907A (zh) * 2022-07-26 2022-10-25 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN115377117A (zh) * 2022-07-28 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300917B (zh) * 2018-09-30 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110729357A (zh) * 2019-10-22 2020-01-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof
US11966137B2 (en) * 2022-03-29 2024-04-23 Lg Display Co., Ltd. Display device
WO2023245538A1 (zh) * 2022-06-23 2023-12-28 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957530A (zh) * 2009-07-17 2011-01-26 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN104538399A (zh) * 2014-10-31 2015-04-22 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
US20150187959A1 (en) * 2013-12-26 2015-07-02 Lg Display Co., Ltd. Array substrate
CN105489614A (zh) * 2016-01-12 2016-04-13 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
KR102230943B1 (ko) 2014-08-14 2021-03-24 엘지디스플레이 주식회사 광흡수층을 포함하는 유기발광 표시장치 및 이를 제조하는 방법
KR102308669B1 (ko) 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN104637955B (zh) * 2015-01-30 2017-10-24 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101957530A (zh) * 2009-07-17 2011-01-26 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
US20150187959A1 (en) * 2013-12-26 2015-07-02 Lg Display Co., Ltd. Array substrate
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN104538399A (zh) * 2014-10-31 2015-04-22 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN105489614A (zh) * 2016-01-12 2016-04-13 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN109378298A (zh) * 2018-10-10 2019-02-22 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
CN109378298B (zh) * 2018-10-10 2022-04-29 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
US10923505B2 (en) 2018-10-10 2021-02-16 Boe Technology Group Co., Ltd. Method for fabricating a display substrate by generating heat with a light shielding layer for crystallization of a semiconductor layer
CN109585303A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109585303B (zh) * 2018-11-23 2023-03-10 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN109728001A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110112072B (zh) * 2019-04-08 2021-07-27 苏州华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110416314A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
CN110444567A (zh) * 2019-07-26 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110444567B (zh) * 2019-07-26 2021-09-24 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN112447760A (zh) * 2019-08-27 2021-03-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
CN112447760B (zh) * 2019-08-27 2024-03-15 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
WO2021035923A1 (zh) * 2019-08-28 2021-03-04 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
US11437519B2 (en) 2019-08-28 2022-09-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT device and manufacturing method of same, TFT array substrate, and display device
CN111180466A (zh) * 2020-01-06 2020-05-19 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111180466B (zh) * 2020-01-06 2023-09-05 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111370428A (zh) * 2020-03-19 2020-07-03 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN111739897B (zh) * 2020-07-14 2022-07-12 武汉华星光电技术有限公司 阵列基板及其制作方法
CN111739897A (zh) * 2020-07-14 2020-10-02 武汉华星光电技术有限公司 阵列基板及其制作方法
WO2022151565A1 (zh) * 2021-01-15 2022-07-21 武汉华星光电技术有限公司 显示面板
CN115236907A (zh) * 2022-07-26 2022-10-25 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN115236907B (zh) * 2022-07-26 2023-11-03 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置和制作方法
CN115377117A (zh) * 2022-07-28 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2018153089A1 (en) 2018-08-30
US20200243566A1 (en) 2020-07-30
CN108470717B (zh) 2021-04-06
USRE50145E1 (en) 2024-09-24
US10811434B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
CN108470717A (zh) 阵列基板及其制备方法、显示面板及显示装置
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN109300917A (zh) 一种阵列基板及其制备方法、显示面板
CN104576705B (zh) 一种阵列基板及制作方法、显示装置
CN104022123B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN111668242A (zh) Oled显示面板及其制备方法
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
CN102456619B (zh) 阵列基板及其制造方法和液晶显示器
CN109326609A (zh) 一种阵列基板及其制作方法
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN106876416A (zh) 静电放电单元、阵列基板和显示面板
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN109192661A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN107204309A (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN109728001A (zh) 一种阵列基板及其制备方法、显示面板
TW200830553A (en) Method for manufacturing an array substrate
CN107845739A (zh) 一种oled器件、oled显示面板及制备方法
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant