WO2023245538A1 - 显示基板、显示面板及显示装置 - Google Patents

显示基板、显示面板及显示装置 Download PDF

Info

Publication number
WO2023245538A1
WO2023245538A1 PCT/CN2022/100677 CN2022100677W WO2023245538A1 WO 2023245538 A1 WO2023245538 A1 WO 2023245538A1 CN 2022100677 W CN2022100677 W CN 2022100677W WO 2023245538 A1 WO2023245538 A1 WO 2023245538A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
layer
base substrate
orthographic projection
electrode
Prior art date
Application number
PCT/CN2022/100677
Other languages
English (en)
French (fr)
Inventor
王利忠
杨锦
周天民
郭晖
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202280001863.3A priority Critical patent/CN117716284A/zh
Priority to PCT/CN2022/100677 priority patent/WO2023245538A1/zh
Publication of WO2023245538A1 publication Critical patent/WO2023245538A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Definitions

  • the present disclosure relates to the field of display technology, and in particular, to a display substrate, a display panel and a display device.
  • Liquid crystal display (Liquid Crystal Display, LCD) has the advantages of light weight, low power consumption, high image quality, low radiation and easy portability. It has gradually replaced the traditional cathode ray tube display (CRT). It is widely used in modern information equipment, such as virtual reality (VR) head-mounted display devices, laptops, TVs, mobile phones and digital products.
  • VR virtual reality
  • embodiments of the present disclosure provide a display substrate, including:
  • a data line is located between the active layer and the base substrate.
  • the data line is connected to the active layer.
  • the orthographic projection of the active layer on the base substrate is located on the data line. within the orthographic projection on the base substrate.
  • the data line has a widened portion at a position corresponding to the first via hole, and the widened portion is on the base substrate.
  • the orthographic projection covers the orthographic projection of the first via hole on the base substrate.
  • the distance of the widened portion beyond the data line on one side in a direction perpendicular to the data line is greater than or equal to 0.5 ⁇ m and less than or equal to 1.5 ⁇ m.
  • the above display substrate provided by the embodiment of the present disclosure further includes a gate line located on a side of the active layer away from the layer where the data line is located, and in the extending direction of the data line, the The distance between the orthographic projection of the widened portion on the base substrate and the orthographic projection of the gate line on the base substrate is greater than or equal to 0.3 ⁇ m and less than or equal to 1 ⁇ m.
  • the line width of the first sub-gate is less than or equal to the line width of the second sub-gate.
  • the above display substrate provided by the embodiment of the present disclosure further includes a gate line located on a side of the active layer away from the layer where the data line is located, and at least part of the first via hole is located on the side of the active layer.
  • the orthographic projection on the base substrate is located within the orthographic projection of the gate line on the base substrate.
  • the transfer electrode includes a first transfer electrode and a second transfer electrode arranged in a stack, wherein the material of the first transfer electrode is a metal, the material of the second transfer electrode is a transparent conductive oxide, the orthographic projection of the first transfer electrode on the base substrate is the same as the orthographic projection of the gate line on the base substrate They do not overlap each other, and the orthographic projection of the second transfer electrode on the base substrate partially overlaps the orthographic projection of the gate line on the base substrate.
  • the above display substrate provided by the embodiment of the present disclosure further includes an interlayer dielectric layer located between the layer where the transfer electrode is located and the layer where the gate electrode is located, and an interlayer dielectric layer located between the layer where the transfer electrode is located and the layer where the gate electrode is located.
  • a gate insulating layer between the layer and the active layer, the interlayer dielectric layer and the gate insulating layer include a second via hole that penetrates each other, and the transfer electrode is connected to the gate insulating layer through the second via hole.
  • the active layers are connected.
  • the above display substrate provided by the embodiment of the present disclosure further includes a second electrode located on a side of the layer where the first electrode is located away from the flat layer.
  • the above-mentioned display panel provided by the embodiment of the present disclosure includes a counter substrate opposite to the display substrate, and a liquid crystal layer located between the display substrate and the counter substrate.
  • an embodiment of the present disclosure provides a display device, including the above display panel provided by an embodiment of the present disclosure.
  • Figure 1 is a schematic structural diagram of a display substrate provided by an embodiment of the present disclosure
  • Figure 2 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 3 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 4 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 5 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 6 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 7 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 8 is another structural schematic diagram of a display substrate provided by an embodiment of the present disclosure.
  • Figure 9 is a schematic structural diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 10 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 11 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 12 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 13 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 14 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 15 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • Figure 16 is another structural schematic diagram of the display substrate shown in Figure 2 during the manufacturing process
  • FIG. 17 is another structural schematic diagram of the display substrate shown in FIG. 2 during the manufacturing process.
  • liquid crystal display devices are mainly transistor (TFT) liquid crystal display devices.
  • TFT transistor liquid crystal display devices
  • PPI transistor liquid crystal display devices
  • AA display area
  • LS light-shielding
  • a display substrate as shown in Figures 1 and 2, including:
  • the transistor 102 is located on the base substrate 101.
  • the transistor 102 includes an active layer 21.
  • the material of the active layer 21 is one or more of polysilicon and metal oxide.
  • the metal oxide can be indium oxide.
  • the data line 103 is located between the active layer 21 and the base substrate 101.
  • the data line 103 is connected to the active layer 21.
  • the orthographic projection of the active layer 21 on the base substrate 101 is located on the data line 103 on the base substrate 101. within the orthographic projection.
  • the above-mentioned display substrate provided by the embodiment of the present disclosure may also include transfer electrodes 104 sequentially provided on the side of the layer where the transistor 102 is located away from the base substrate 101 , the flat layer 105 and the first electrode 106, the flat layer 105 includes a first via V 1 , the first electrode 106 is connected to the transfer electrode 104 through the first via V 1 , and the transfer electrode 104 is connected to the active layer 21,
  • the material of the active layer 21 includes polysilicon (P-Si), and the material of the transfer electrode 104 includes metal material. The metal material will not change the properties of polysilicon, so the performance of the active layer 21 can be ensured to be stable.
  • the data line 103 of the present disclosure is provided with a widened portion 31 at a position corresponding to the first via hole V 1 , and the widened portion 31 is located on the base substrate 101
  • the orthographic projection on covers the orthographic projection of the first via hole V 1 on the base substrate 101 , that is, the orthographic projection area of the widened portion 31 on the base substrate 101 is greater than or equal to the first via hole V 1 on the base substrate 101
  • the orthographic projection of the first via hole V 1 on the base substrate 101 is located within the orthographic projection of the widened portion 31 on the base substrate 101 , or the first via hole V 1 is on the base substrate 101
  • the orthographic projection on the base substrate 101 coincides with the orthographic projection of the widened portion 31 on the base substrate 101 .
  • the distance d 1 between the orthographic projection boundary of the first via hole V 1 on the base substrate 101 and the orthographic projection boundary of the widened portion 31 on the base substrate 101 is greater than or equal to 0. And less than or equal to 3 ⁇ m, such as 0 ⁇ m, 0.5 ⁇ m, 1 ⁇ m, 1.5 ⁇ m, 2 ⁇ m, 2.5 ⁇ m, 3 ⁇ m, etc.
  • the distance d 2 of the widened portion 31 beyond the data line 103 on one side in the direction perpendicular to the data line 103 is greater than or equal to 0.5 ⁇ m and less than or equal to 1.5 ⁇ m, such as 0.5 ⁇ m, 1 ⁇ m, 1.5 ⁇ m, etc.
  • a gate line 107 may also be provided on the side of the active layer 21 away from the layer where the data line 103 is located.
  • the orthographic projection of the widened portion 31 on the base substrate 101 is consistent with the gate line.
  • the distance d 3 between the orthographic projections of the line 107 on the base substrate 101 is greater than or equal to 0.3 ⁇ m and less than or equal to 1 ⁇ m, such as 0.3 ⁇ m, 0.4 ⁇ m, 0.5 ⁇ m, 0.6 ⁇ m, 0.7 ⁇ m, 0.8 ⁇ m, 0.9 ⁇ m, 1 ⁇ m, etc. .
  • each line width is smaller and more refined than the existing technology. The higher the resolution of the product, the stricter the size control of each line width and line spacing.
  • the parameters are set according to the above
  • the widened portion 31 can solve the light leakage problem of the first via hole V 1 without affecting the aperture ratio.
  • the transfer electrode 104 including a metal material can also be used to block the backlight to solve the light leakage problem of the first via V 1 .
  • the transfer electrode 104 can also be arranged on the base substrate 101
  • the orthographic projection on covers the orthographic projection of the first via hole V 1 on the base substrate 101 , that is, the orthographic projection area of the transfer electrode 104 on the base substrate 101 is greater than or equal to the first via hole V 1 on the base substrate 101
  • the orthographic projection of the first via hole V 1 on the base substrate 101 is located within the orthographic projection of the transfer electrode 104 on the base substrate 101 , or the first via hole V 1 is on the base substrate 101
  • the orthographic projection on is coincident with the orthographic projection of the transfer electrode 104 on the base substrate 101 .
  • the transistor 102 includes a gate 22 located on a side of the active layer 21 away from the layer where the data line 103 is located.
  • the data line 103 and/or the transfer electrode 104 solve the light leakage problem of the first via hole V 1 . Therefore, there is no need to use the gate electrode 22 to solve the light leakage problem of the first via hole V 1 .
  • the gate electrode 22 is installed on the substrate.
  • the orthographic projection on 101 and the orthographic projection of the first via hole V 1 on the base substrate 101 may not overlap with each other.
  • the orthographic projection of the gate 22 on the base substrate 101 may also overlap with the orthographic projection of the first via V 1 on the base substrate 101 to pass the gate 22 to a certain extent. Improve the light leakage defect of the first via hole V1 .
  • first gate electrode 221 is multiplexed with the gate line 107
  • second gate electrode 222 intersects with the gate line 107 and is provided integrally, that is, the first gate electrode 221 and the second gate 222 form a bifurcated dual gate.
  • the line width of the first sub-gate L 1 is greater than or equal to 0.5 ⁇ m and less than or equal to 3 ⁇ m (such as 0.5 ⁇ m, 1 ⁇ m, 1.5 ⁇ m, 2 ⁇ m, 2.5 ⁇ m, 3 ⁇ m, etc.), and the line width of the second sub-gate L 2
  • the width is greater than or equal to 1 ⁇ m and less than or equal to 3 ⁇ m (for example, 1 ⁇ m, 1.5 ⁇ m, 2 ⁇ m, 2.5 ⁇ m, 3 ⁇ m, etc.).
  • the orthographic projection of at least part of the first via hole V 1 on the base substrate 101 it is also possible to set the orthographic projection of at least part of the first via hole V 1 on the base substrate 101 to be located on the gate.
  • the line 107 is within the orthographic projection on the base substrate 101.
  • the orthographic projection of the first via V 1 on the base substrate 101 is located within the orthographic projection of the gate line 107 on the base substrate 101, so as to pass through the gate.
  • Line 107 blocks the backlight to avoid light leakage at the first via hole V1 . In this case, as shown in FIGS.
  • the transfer electrode 104 may be provided to include a stacked first transfer electrode 41 and a second transfer electrode 42 , wherein the material of the first transfer electrode 41 is metal. (such as molybdenum, aluminum, titanium, copper, alloy, etc.), the material of the second transfer electrode 42 is a transparent conductive oxide (such as indium tin oxide, indium zinc oxide, etc.), and the first transfer electrode 41 is on the base substrate 101
  • the orthographic projection of the second transfer electrode 42 on the base substrate 101 and the orthographic projection of the gate line 107 on the base substrate 101 do not overlap with each other. Partially overlapped to support the first via V 1 whose front projection overlaps the gate line 107 through the second transfer electrode 42 .
  • the solution of using the second transfer electrode 42 made of transparent conductive oxide to support the first via hole V 1 can effectively increase the pixel size. Opening rate.
  • the above display substrate provided by the embodiments of the present disclosure may also include an interlayer dielectric between the layer where the transfer electrode 104 is located and the layer where the gate electrode 22 is located.
  • the interlayer dielectric layer 108 and the gate insulating layer 109 include a mutually penetrating second via hole V 2 through which the transfer electrode 104 passes.
  • the second via V 2 is connected to the active layer 21 .
  • the materials of the interlayer dielectric layer 108 and the gate insulating layer 109 can both be inorganic insulating materials such as silicon oxide, silicon nitride, silicon oxynitride, etc., so that the interlayer dielectric layer 108 and the gate insulating layer 109 can be formed through one patterning process.
  • the second via hole V 2 of the gate insulating layer 109 can be formed through one patterning process.
  • a second electrode 110 located on the side of the layer where the first electrode 106 is located away from the flat layer 105 may also be included.
  • the orthographic projection of the two electrodes 110 on the base substrate 101 and the orthographic projection of the first electrode 106 on the base substrate 101 at least partially overlap.
  • the data line 103 in the related art is located between the gate electrode 22 and the layer where the transfer electrode 104 is located. In the present disclosure, the data line 103 is located between the active layer 21 and the base substrate 101.
  • the data line 103 in the present disclosure is The distance between the layer where the data line 103 is located and the layer where the second electrode 110 is located is relatively large, thereby effectively reducing the parasitic capacitance between the data line 103 and the second electrode 110, thereby significantly reducing power consumption.
  • the electrode 106, the second electrode 110 and the light-emitting functional layer together constitute a light-emitting device (such as an organic light-emitting device OLED), wherein the light-emitting functional layer includes but is not limited to a hole injection layer, a hole transport layer, an electron blocking layer, a luminescent material layer, Hole blocking layer, electron transport layer and electron injection layer.
  • a light-emitting device such as an organic light-emitting device OLED
  • the light-emitting functional layer includes but is not limited to a hole injection layer, a hole transport layer, an electron blocking layer, a luminescent material layer, Hole blocking layer, electron transport layer and electron injection layer.
  • the second step on the layer where the data line 103 is located, layers with a thickness of of silicon nitride layer, and the thickness is The silicon oxide layer is patterned, and the silicon nitride layer and the silicon oxide layer formed by the stack are patterned, and a third via V 3 is formed for connecting the data line 103 and the active layer 21 to be produced, and a buffer layer is obtained. 112, as shown in Figure 10.
  • photoresist is also used to block the channel region of the polysilicon active layer 21, and the source and drain regions of the exposed polysilicon active layer 21 are n-type doped, so that the source and drain regions are The intrinsic polysilicon in the region is transformed into conductive n-type polysilicon to improve the connection effect between the active layer 21 and the data line 103 .
  • an interlayer dielectric layer 108 and a gate insulating layer 109 are formed on the layer where the gate electrode 22 is located, and the interlayer dielectric layer 108 and the gate insulating layer 109 have a second via V 2 arranged therethrough, as shown in Figure 13 shown.
  • a transfer metal layer is formed on the interlayer dielectric layer 108, and after patterning the transfer metal layer, the transfer electrode 104 is formed, so that the transfer electrode 104 communicates with the active electrode through the second via V2 .
  • the layer 21 is connected, and the transfer electrode 104 can be multiplexed as the source or drain of the transistor 102, as shown in FIG. 14 .
  • a flat layer 105 is formed on the layer where the transfer electrode 104 is located.
  • the flat layer 105 has a first via V 1 located at the widened portion 31 of the data line 103 , as shown in FIG. 15 .
  • a transparent conductive layer is formed on the flat layer 105, and the first electrode 106 is formed after patterning the transparent conductive layer, so that the first electrode 106 is connected to the transfer electrode 104 through the first via hole V1 , as shown in Figure 16 shown.
  • an inorganic insulating layer 111 and a transparent conductive layer are sequentially formed on the layer where the first electrode 106 is located, and after the transparent conductive layer is patterned, a second electrode 110 whose orthographic projection at least partially overlaps the first electrode 106 is formed. , as shown in Figure 17.
  • a filling structure 113 is formed at the first via hole V 1 to improve the flatness of the first via hole V 1 , as shown in FIG. 2 .
  • an embodiment of the present disclosure also provides a display panel, including the above display substrate provided by an embodiment of the present disclosure. Since the principle in which the display panel solves the problem is similar to the principle in which the above-mentioned display substrate solves the problem, the implementation of the display panel provided by the embodiment of the present disclosure can be referred to the implementation of the above-mentioned display substrate, and repeated details will not be repeated.
  • the above-mentioned display panel provided by the embodiment of the present disclosure may be an organic light-emitting display panel or a liquid crystal display panel.
  • the liquid crystal display panel may include an opposite display substrate and a counter substrate, and a liquid crystal layer located between the display substrate and the counter substrate.
  • the first electrode 106 and the second electrode 110 are both disposed on the display substrate as an example.
  • the second electrode 110 may also be disposed on the opposite substrate.
  • the above-mentioned display device provided by the embodiments of the present disclosure may be: a mobile phone, a tablet computer, a television, a monitor, a notebook computer, a digital photo frame, a navigator, a smart watch, a fitness wristband, a personal digital assistant, or any other device with A product or component that displays functionality.
  • the display device includes but is not limited to: radio frequency unit, network module, audio output & input unit, sensor, display unit, user input unit, interface unit, memory, processor, power supply and other components.
  • the above structure does not constitute a limitation on the above display device provided by the embodiment of the present disclosure.
  • the above display device provided by the embodiment of the present disclosure may include more or less of the above. components, or combinations of certain components, or different arrangements of components.

Abstract

提供的一种显示基板、显示面板及显示装置，包括衬底基板（101）；晶体管（102），位于衬底基板（101）之上，晶体管（102）包括有源层（21）；数据线（103），位于有源层（21）与衬底基板（101）之间，数据线（103）与有源层（21）相连，有源层（21）在衬底基板（101）上的正投影位于数据线（103）在衬底基板（101）上的正投影内。

Description

显示基板、显示面板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板、显示面板及显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具有重量轻、耗电少、画质高、辐射低和携带方便等优点，已逐渐取代传统的阴极射线管显示装置(Cathode Ray Tube display，CRT)，而被广泛应用于现代化信息设备，如虚拟现实(VR)头戴式显示设备、笔记本电脑、电视、移动电话和数字产品等。
发明内容
本公开实施例提供的显示基板、显示面板及显示装置，具体方案如下：
一方面，本公开实施例提供了一种显示基板，包括：
衬底基板；
晶体管，位于所述衬底基板之上，所述晶体管包括有源层；
数据线，位于所述有源层与所述衬底基板之间，所述数据线与所述有源层相连，所述有源层在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影内。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括在所述晶体管所在层远离所述衬底基板的一侧依次设置的转接电极、平坦层和第一电极，所述平坦层包括第一过孔，所述第一电极通过所述第一过孔与所述转接电极相连，所述转接电极与所述有源层相连，所述转接电极的材料包括金属材料。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述数据线 在对应所述第一过孔的位置具有加宽部，所述加宽部在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一过孔在所述衬底基板上的正投影边界与所述加宽部在衬底基板上的正投影边界之间的距离大于等于0且小于等于3μm。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述加宽部在垂直于所述数据线的方向上，单侧超出所述数据线的距离大于等于0.5μm且小于等于1.5μm。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述有源层远离所述数据线所在层一侧的栅线，在所述数据线延伸方向上，所述加宽部在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间的距离大于等于0.3μm且小于等于1μm。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述转接电极在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述晶体管包括位于所述有源层远离所述数据线所在层一侧的栅极，所述栅极在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影互不交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述晶体管包括位于所述有源层远离所述数据线所在层一侧的栅极，所述栅极在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影部分交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述有源层远离所述数据线所在层一侧的栅线，所述栅极包括第一栅极和第二栅极，所述第一栅极与所述栅线复用，所述第二栅极与所述栅线交叉且一体设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二栅极与所述栅线的夹角为锐角。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第二栅 极包括第一子栅极和第二子栅极，所述第一子栅极连接所述第二子栅极与所述栅线，且所述第一子栅极与所述栅线的夹角大于0°且小于等于90°，所述第二子栅极与所述栅线平行设置。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述第一子栅极的线宽小于等于所述第二子栅极的线宽。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述有源层远离所述数据线所在层一侧的栅线，所述第一过孔的至少部分在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影内。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述转接电极包括层叠设置的第一转接电极和第二转接电极，其中，所述第一转接电极的材料为金属，所述第二转接电极的材料为透明导电氧化物，所述第一转接电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影互不交叠，所述第二转接电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影部分交叠。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述转接电极所在层与所述栅极所在层之间的层间介电层、以及位于所述栅极所在层与所述有源层之间的栅绝缘层，所述层间介电层和所述栅绝缘层包括相互贯通的第二过孔，所述转接电极通过所述第二过孔与所述有源层相连。
在一些实施例中，在本公开实施例提供的上述显示基板中，还包括位于所述第一电极所在层远离所述平坦层一侧的第二电极。
在一些实施例中，在本公开实施例提供的上述显示基板中，所述有源层的材料为多晶硅、金属氧化物中的一种或多种。
另一方面，本公开实施例提供了一种显示面板，包括本公开实施例提供的上述显示基板。
在一些实施例中，在本公开实施例提供的上述显示面板中，包括与所述显示基板相对而置的对向基板，以及位于所述显示基板与所述对向基板之间的液晶层。
另一方面，本公开实施例提供了一种显示装置，包括本公开实施例提供的上述显示面板。
附图说明
图1为本公开实施例提供的显示基板的一种结构示意图；
图2为本公开实施例提供的显示基板的又一种结构示意图；
图3为本公开实施例提供的显示基板的又一种结构示意图；
图4为本公开实施例提供的显示基板的又一种结构示意图；
图5为本公开实施例提供的显示基板的又一种结构示意图；
图6为本公开实施例提供的显示基板的又一种结构示意图；
图7为本公开实施例提供的显示基板的又一种结构示意图；
图8为本公开实施例提供的显示基板的又一种结构示意图；
图9为图2所示显示基板在制作过程中的一种结构示意图；
图10为图2所示显示基板在制作过程中的又一种结构示意图；
图11为图2所示显示基板在制作过程中的又一种结构示意图；
图12为图2所示显示基板在制作过程中的又一种结构示意图；
图13为图2所示显示基板在制作过程中的又一种结构示意图；
图14为图2所示显示基板在制作过程中的又一种结构示意图；
图15为图2所示显示基板在制作过程中的又一种结构示意图；
图16为图2所示显示基板在制作过程中的又一种结构示意图；
图17为图2所示显示基板在制作过程中的又一种结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有 相同或类似功能的元件。为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
目前液晶显示装置以晶体管(TFT)液晶显示装置为主，然而，随着晶体管液晶显示装置分辨率(PPI)的不断提升，需要在显示区(AA)设置更多的晶体管，晶体管的位置排布已经成为影响像素开口率的关键因素。由于液晶显示装置的背光会影响到晶体管本身的器件特性，所以需要在晶体管下方增加遮光(LS)层，而且为了更好阻挡光照，遮光层的面积要大于晶体管本身，这导致像素开口率进一步降低。
为了改善相关技术中存在的上述技术问题，本公开实施例提供了一种显示基板，如图1和图2所示，包括：
衬底基板101；
晶体管102，位于衬底基板101之上，晶体管102包括有源层21，有源层21的材料为多晶硅、金属氧化物中的一种或多种，可选地，金属氧化物可以为氧化铟镓锌(IGZO)、非晶态或多晶态的氧化锌(ZnO)、氧化铟锌(IZO)、氧化锌锡(ZTO)、氧化锡锌(IZTO)、氧化镓锌锡(IGZTO)、氧化铟镓(IGO)中的任意一种或多种；
数据线103，位于有源层21与衬底基板101之间，数据线103与有源层21相连，有源层21在衬底基板101上的正投影位于数据线103在衬底基板101上的正投影内。
在本公开实施例提供的上述显示基板中，通过将有源层21设置在数据线103的上方，并保证有源层21在衬底基板101上的正投影位于数据线103在衬底基板101上的正投影内，使得数据线103可有效遮挡背光，相当于数据线103兼具遮光层的作用，从而避免了单独增设遮光层，利于提高像素开口率。
可选地，数据线103的材料可以包括金属材料，例如由钼、铝、钛、铜、合金等形成的单层或多层结构，示例性地，数据线103为钛金属层/铝金属层/钛金属层构成的叠层结构。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图1和图2所示，还可以包括在晶体管102所在层远离衬底基板101的一侧依次设置的转接电极104、平坦层105和第一电极106，平坦层105包括第一过孔V 1，第一电极106通过第一过孔V 1与转接电极104相连，转接电极104与有源层21相连，有源层21的材料包括多晶硅(P-Si)，转接电极104的材料包括金属材料。金属材料不会改变多晶硅的性质，因此可以保证有源层21的性能稳定。
在一些实施例中，在本公开实施例提供的上述显示基板中，平坦层105可以采用有机绝缘材料制作，受有机绝缘材料自身属性的影响，第一过孔V 1的孔径要大于数据线103的线宽，因此部分第一过孔V 1超出数据线103而不能被数据线103遮挡，这会导致在未被数据线103遮挡的第一过孔V 1出现漏光现象。
为了解决第一过孔V 1的漏光问题，如图3所示，本公开的数据线103在对应第一过孔V 1的位置设置了加宽部31，加宽部31在衬底基板101上的正投影覆盖第一过孔V 1在衬底基板101上的正投影，即加宽部31在衬底基板101上的正投影面积大于等于第一过孔V 1在衬底基板101上的正投影面积，换言之，第一过孔V 1在衬底基板101上的正投影位于加宽部31在衬底基板101上的正投影内，或者第一过孔V 1在衬底基板101上的正投影与加宽部31在衬底基板101上的正投影重合。
可选地，如图3所示，第一过孔V 1在衬底基板101上的正投影边界与加 宽部31在衬底基板101上的正投影边界之间的距离d 1大于等于0且小于等于3μm，例如0μm、0.5μm、1μm、1.5μm、2μm、2.5μm、3μm等。加宽部31在垂直于数据线103的方向上，单侧超出数据线103的距离d 2大于等于0.5μm且小于等于1.5μm，例如0.5μm、1μm、1.5μm等。可选地，在有源层21远离数据线103所在层的一侧，还可以设置有栅线107，在数据线103延伸方向上，加宽部31在衬底基板101上的正投影与栅线107在衬底基板101上的正投影之间的距离d 3大于等于0.3μm且小于等于1μm，例如0.3μm、0.4μm、0.5μm、0.6μm、0.7μm、0.8μm、0.9μm、1μm等。在高分辨率产品中，各线宽都较现有技术缩小，且精细化，分辨率越高产品，对各线宽、及线间距的尺寸把控越严格，在本公开中根据上述参数设置加宽部31，即可解决第一过孔V 1的漏光问题，同时又不影响开口率。
在一些实施例中，还可以采用包括金属材料的转接电极104遮挡背光，以解决第一过孔V 1的漏光问题，基于此，本公开中还可以使得转接电极104在衬底基板101上的正投影覆盖第一过孔V 1在衬底基板101上的正投影，即转接电极104在衬底基板101上的正投影面积大于等于第一过孔V 1在衬底基板101上的正投影面积，换言之，第一过孔V 1在衬底基板101上的正投影位于转接电极104在衬底基板101上的正投影内，或者第一过孔V 1在衬底基板101上的正投影与转接电极104在衬底基板101上的正投影重合。
在一些实施例中，在本公开实施提供的上述显示基板中，如图1至图3所示，晶体管102包括位于有源层21远离数据线103所在层一侧的栅极22，由于可通过数据线103和/或转接电极104解决第一过孔V 1的漏光问题，因此，无需再采用栅极22解决第一过孔V 1的漏光问题，基于此，栅极22在衬底基板101上的正投影与第一过孔V 1在衬底基板101上的正投影可以互不交叠。当然，在一些实施例中，栅极22在衬底基板101上的正投影也可以与第一过孔V 1在衬底基板101上的正投影相互交叠，以通过栅极22在一定程度上改善第一过孔V 1的漏光不良。
可选地，为避免转接电极104与栅极22之间形成寄生电容而相互干扰， 如图1至图3所示，栅极22在衬底基板101上的正投影可以与转接电极104在衬底基板101上的正投影互不交叠。在一些实施例中，栅极22可以与栅线107复用，数据线103可以与晶体管102的源极复用，转接电极104可以与晶体管的漏极复用，或者，数据线103与晶体管102的漏极复用，转接电极104与晶体管的源极复用。
相关技术中有源层21为与数据线103互不交叠且面积较大的U型结构，影响像素开口率。由图1和图3可见，本公开中有源层21为位于数据线103正投影内的条状结构，可有效提高像素开口率。可选地，为了增强栅控能力，本公开还可以将晶体管102设置为双栅型晶体管，具体地，如图4至图6所示，栅极22包括正投影与条状结构的有源层21交叠的第一栅极221和第二栅极222，其中，第一栅极221与栅线107复用，第二栅极222与栅线107交叉且一体设置，即第一栅极221和第二栅极222形成分叉双栅。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图4所示，第二栅极222与栅线107的夹角为锐角。或者，如图5和图6所示，第二栅极222包括第一子栅极L 1和第二子栅极L 2，第一子栅极L 1连接第二子栅极L 2与栅线107，且第一子栅极L 1与栅线107的夹角大于0°且小于等于90°，第二子栅极L 2与栅线107平行设置。当然，在具体实施时，第二栅极222还可以具有其他结构，在此不做具体限定。
在一些实施例中，在本公开实施例提供的上述显示基板中，第一子栅极L 1的线宽可以等于第二子栅极L 2的线宽，为了进一步提高像素开口率，第一子栅极L 1的线宽可以小于第二子栅极L 2的线宽。示例性地，第一子栅极L 1的线宽大于等于0.5μm且小于等于3μm(例如0.5μm、1μm、1.5μm、2μm、2.5μm、3μm等)，第二子栅极L 2的线宽大于等于1μm且小于等于3μm(例如1μm、1.5μm、2μm、2.5μm、3μm等)。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图7和图8所示，还可以设置第一过孔V 1的至少部分在衬底基板101上的正投影位于栅线107在衬底基板101上的正投影内，可选地，第一过孔V 1在衬底基板101 上的正投影位于栅线107在衬底基板101上的正投影内，以通过栅线107遮挡背光，避免第一过孔V 1处漏光。在此情况下，如图7和图8所示，可以设置转接电极104包括层叠设置的第一转接电极41和第二转接电极42，其中，第一转接电极41的材料为金属(例如钼、铝、钛、铜、合金等)，第二转接电极42的材料为透明导电氧化物(例如氧化铟锡、氧化铟锌等)，第一转接电极41在衬底基板101上的正投影与栅线107在衬底基板101上的正投影互不交叠，第二转接电极42在衬底基板101上的正投影与栅线107在衬底基板101上的正投影部分交叠，以通过第二转接电极42支撑正投影与栅线107交叠的第一过孔V 1。且相较于采用金属材质的第一转接电极41支撑第一过孔V 1的方案，透明导电氧化物材质的第二转接电极42支撑第一过孔V 1的方案可以有效增大像素开口率。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图1至图8所示，还可以包括位于转接电极104所在层与栅极22所在层之间的层间介电层108、以及位于栅极22所在层与有源层21之间的栅绝缘层109，层间介电层108和栅绝缘层109包括相互贯通的第二过孔V 2，转接电极104通过第二过孔V 2与有源层21相连。可选地，层间介电层108和栅绝缘层109的材料可以均为氧化硅、氮化硅、氮氧化硅等无机绝缘材料，使得可通过一次构图工艺形成贯穿层间介电层108和栅绝缘层109的第二过孔V 2。
在一些实施例中，在本公开实施例提供的上述显示基板中，如图2和图8所示，还可以包括位于第一电极106所在层远离平坦层105一侧的第二电极110，第二电极110在衬底基板101上的正投影与第一电极106在衬底基板101上的正投影至少部分交叠。相关技术中的数据线103位于栅极22与转接电极104所在层之间，本公开中数据线103位于有源层21与衬底基板101之间，因此，相较于相关技术，本公开中数据线103所在层与第二电极110所在层之间的距离较大，由此可有效减少数据线103与第二电极110的寄生电容，从而显著降低功耗。
可选地，本公开适用于液晶显示产品，此时，第一电极106为像素电极， 第二电极110为公共电极，公共电极可为狭缝状电极，并且第一电极106与第二电极110之间还可以设置有无机绝缘层111。或者，本公开适用于有机发光显示产品，此时，第一电极106可以为阳极，第二电极110为阴极，且第一电极106和第二电极110之间设置有发光功能层，使得第一电极106、第二电极110和发光功能层共同构成发光器件(例如有机发光器件OLED)，其中，发光功能层包括但不限于空穴注入层、空穴传输层、电子阻挡层、发光材料层、空穴阻挡层、电子传输层和电子注入层。
相应地，本公开实施例还针对上述显示基板提供了制作方法，以下以图2所示显示基板为例进行说明，具体制作过程如下：
第一步，在衬底基板101上形成厚度为
Figure PCTCN2022100677-appb-000001
的源漏金属层，并对源漏金属层图案化后形成数据线103，如图9所示。
第二步，在数据线103所在层上依次形成厚度为
Figure PCTCN2022100677-appb-000002
的氮化硅层、以及厚度为
Figure PCTCN2022100677-appb-000003
的氧化硅层，并对由层叠设置的氮化硅层和氧化硅层进行图案化，并形成用于连接数据线103与待制作的有源层21的第三过孔V 3，获得缓冲层112，如图10所示。
第三步，在缓冲层112上形成非晶硅层，并对非晶硅层进行结晶化，使得非晶硅层转化为本征多晶硅层后，对本征多晶硅层进行图案化，形成通过第三过孔V 3与数据线103搭接的有源层21，并且有源层21在衬底基板101上的正投影落入数据线103在衬底基板101上的正投影内，如图11所示。可选地，还采用光刻胶(PR)遮挡多晶硅有源层21的沟道区，并对暴露出的多晶硅有源层21的源区和漏区进行n型掺杂，使得源区和漏区的本征多晶硅转变为导电的n型多晶硅，以提高有源层21与数据线103的连接效果。
第四步，在有源层21上依次形成栅绝缘层109和栅金属层，并对栅金属层进行图案化后，形成位于有源层21上方的栅极22，如图12所示。
第五步，在栅极22所在层上形成层间介电层108和栅绝缘层109，且层间介电层108和栅绝缘层109具有贯通设置的第二过孔V 2，如图13所示。
第六步，在层间介电层108上形成转接金属层，并对转接金属层进行图 案化后，形成转接电极104，使得转接电极104通过第二过孔V 2与有源层21相连，该转接电极104可复用为晶体管102的源极或漏极，如图14所示。
第七步，在转接电极104所在层上形成平坦层105，该平坦层105具有与位于数据线103的加宽部31处的第一过孔V 1，如图15所示。
第八步，在平坦层105上形成透明导电层，并对透明导电层进行图案化后形成第一电极106，使得第一电极106通过第一过孔V 1与转接电极104相连，如图16所示。
第九步，在第一电极106所在层上依次形成无机绝缘层111和透明导电层，并对透明导电层进行图案化后，形成正投影与第一电极106至少部分交叠的第二电极110，如图17所示。
第十步，在第一过孔V 1处形成填充结构113，以提高第一过孔V 1处的平坦度，如图2所示。
基于同一发明构思，本公开实施例还提供了一种显示面板，包括本公开实施例提供的上述显示基板。由于该显示面板解决问题的原理与上述显示基板解决问题的原理相似，因此，本公开实施例提供的该显示面板的实施可以参见上述显示基板的实施，重复之处不再赘述。
在一些实施例中，本公开实施例提供的上述显示面板可为有机发光显示面板，也可为液晶显示面板。液晶显示面板可包括相对而置的显示基板和对向基板，以及位于显示基板和对向基板之间的液晶层。本公开中以第一电极106和第二电极110均设置在显示基板上为例进行说明，在一些实施例中，第二电极110也可以设置在对向基板上。
基于同一发明构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。由于该显示装置解决问题的原理与上述显示面板解决问题的原理相似，因此，本公开实施例提供的该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。
在一些实施例中，本公开实施例提供的上述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表、健 身腕带、个人数字助理等任何具有显示功能的产品或部件。该显示装置包括但不限于：射频单元、网络模块、音频输出&输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。另外，本领域技术人员可以理解的是，上述结构并不构成对本公开实施例提供的上述显示装置的限定，换言之，在本公开实施例提供的上述显示装置中可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。
尽管本公开已描述了优选实施例，但应当理解的是，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开实施例的精神和范围。这样，倘若本公开实施例的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (21)

  1. 一种显示基板，其中，包括：
    衬底基板；
    晶体管，位于所述衬底基板之上，所述晶体管包括有源层；
    数据线，位于所述有源层与所述衬底基板之间，所述数据线与所述有源层相连，所述有源层在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影内。
  2. 如权利要求1所述的显示基板，其中，还包括在所述晶体管所在层远离所述衬底基板的一侧依次设置的转接电极、平坦层和第一电极，所述平坦层包括第一过孔，所述第一电极通过所述第一过孔与所述转接电极相连，所述转接电极与所述有源层相连，所述转接电极的材料包括金属材料。
  3. 如权利要求2所述的显示基板，其中，所述数据线在对应所述第一过孔的位置具有加宽部，所述加宽部在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影。
  4. 如权利要求3所述的显示基板，其中，所述第一过孔在所述衬底基板上的正投影边界与所述加宽部在衬底基板上的正投影边界之间的距离大于等于0且小于等于3μm。
  5. 如权利要求3所述的显示基板，其中，所述加宽部在垂直于所述数据线的方向上，单侧超出所述数据线的距离大于等于0.5μm且小于等于1.5μm。
  6. 如权利要求3所述的显示基板，其中，还包括位于所述有源层远离所述数据线所在层一侧的栅线，在所述数据线延伸方向上，所述加宽部在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影之间的距离大于等于0.3μm且小于等于1μm。
  7. 如权利要求2所述的显示基板，其中，所述转接电极在所述衬底基板上的正投影覆盖所述第一过孔在所述衬底基板上的正投影。
  8. 如权利要求3～7任一项所述的显示基板，其中，所述晶体管包括位于 所述有源层远离所述数据线所在层一侧的栅极，所述栅极在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影互不交叠。
  9. 如权利要求3～7任一项所述的显示基板，其中，所述晶体管包括位于所述有源层远离所述数据线所在层一侧的栅极，所述栅极在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影部分交叠。
  10. 如权利要求9所述的显示基板，其中，还包括位于所述有源层远离所述数据线所在层一侧的栅线，所述栅极包括第一栅极和第二栅极，所述第一栅极与所述栅线复用，所述第二栅极与所述栅线交叉且一体设置。
  11. 如权利要求10所述的显示基板，其中，所述第二栅极与所述栅线的夹角为锐角。
  12. 如权利要求10所述的显示基板，其中，所述第二栅极包括第一子栅极和第二子栅极，所述第一子栅极连接所述第二子栅极与所述栅线，且所述第一子栅极与所述栅线的夹角大于0°且小于等于90°，所述第二子栅极与所述栅线平行设置。
  13. 如权利要求12所述的显示基板，其中，所述第一子栅极的线宽小于等于所述第二子栅极的线宽。
  14. 如权利要求2所述的显示基板，其中，还包括位于所述有源层远离所述数据线所在层一侧的栅线，所述第一过孔的至少部分在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影内。
  15. 如权利要求14所述的显示基板，其中，所述转接电极包括层叠设置的第一转接电极和第二转接电极，其中，所述第一转接电极的材料为金属，所述第二转接电极的材料为透明导电氧化物，所述第一转接电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影互不交叠，所述第二转接电极在所述衬底基板上的正投影与所述栅线在所述衬底基板上的正投影部分交叠。
  16. 如权利要求8～15任一项所述的显示基板，其中，还包括位于所述转接电极所在层与所述栅极所在层之间的层间介电层、以及位于所述栅极所在 层与所述有源层之间的栅绝缘层，所述层间介电层和所述栅绝缘层包括相互贯通的第二过孔，所述转接电极通过所述第二过孔与所述有源层相连。
  17. 如权利要求2～16任一项所述的显示基板，其中，还包括位于所述第一电极所在层远离所述平坦层一侧的第二电极。
  18. 如权利要求2～17任一项所述的显示基板，其中，所述有源层的材料为多晶硅、金属氧化物中的一种或多种。
  19. 一种显示面板，其中，包括如权利要求1～18任一项所述的显示基板。
  20. 如权利要求19所述的显示面板，其中，包括与所述显示基板相对而置的对向基板，以及位于所述显示基板与所述对向基板之间的液晶层。
  21. 一种显示装置，其中，包括如权利要求19或20所述的显示面板。
PCT/CN2022/100677 2022-06-23 2022-06-23 显示基板、显示面板及显示装置 WO2023245538A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280001863.3A CN117716284A (zh) 2022-06-23 2022-06-23 显示基板、显示面板及显示装置
PCT/CN2022/100677 WO2023245538A1 (zh) 2022-06-23 2022-06-23 显示基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/100677 WO2023245538A1 (zh) 2022-06-23 2022-06-23 显示基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
WO2023245538A1 true WO2023245538A1 (zh) 2023-12-28

Family

ID=89378834

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/100677 WO2023245538A1 (zh) 2022-06-23 2022-06-23 显示基板、显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN117716284A (zh)
WO (1) WO2023245538A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848433A (zh) * 2005-04-11 2006-10-18 精工爱普生株式会社 电光装置、其制造方法和电子设备
CN107861303A (zh) * 2017-11-29 2018-03-30 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN113690256A (zh) * 2021-08-23 2021-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114582895A (zh) * 2022-03-14 2022-06-03 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848433A (zh) * 2005-04-11 2006-10-18 精工爱普生株式会社 电光装置、其制造方法和电子设备
CN107861303A (zh) * 2017-11-29 2018-03-30 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN113690256A (zh) * 2021-08-23 2021-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114582895A (zh) * 2022-03-14 2022-06-03 京东方科技集团股份有限公司 显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN117716284A (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
CN109273404B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
TWI641119B (zh) 半導體裝置及其製造方法
US20210202600A1 (en) Array substrate, preparation method thereof and related device
WO2020133714A1 (zh) 显示面板及显示模组、电子装置
WO2019148886A1 (zh) 阵列基板及其制备方法以及对应的显示装置
TWI487120B (zh) 薄膜電晶體基板與其所組成之顯示裝置
WO2018126676A1 (zh) 像素结构及其制作方法、阵列基板和显示装置
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
US11004874B2 (en) Thin film transistor, method for fabricating the same, array substrate, and display panel
WO2015070461A1 (zh) 像素结构及其制作方法
WO2017092485A1 (zh) 阵列基板及显示装置
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
JP2020507208A (ja) アレイ基板及びアレイ基板の製造方法
WO2017143660A1 (zh) 阵列基板、显示面板以及液晶显示装置
US11107842B2 (en) Pixel array substrate
WO2023245538A1 (zh) 显示基板、显示面板及显示装置
WO2021097995A1 (zh) 一种阵列基板及其制备方法
US20220320340A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2023245539A1 (zh) 显示基板、显示面板及显示装置
CN109073944B (zh) 阵列基板及其制造方法、显示面板和显示设备
US20140146259A1 (en) Lcd device, array substrate, and method for manufacturing the array substrate
WO2023206328A1 (zh) 显示基板及显示装置
WO2023272504A1 (zh) 显示基板及其制备方法、显示装置
WO2023245509A1 (zh) 显示基板、显示面板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22947310

Country of ref document: EP

Kind code of ref document: A1