CN102456619B - 阵列基板及其制造方法和液晶显示器 - Google Patents

阵列基板及其制造方法和液晶显示器 Download PDF

Info

Publication number
CN102456619B
CN102456619B CN201010523144.7A CN201010523144A CN102456619B CN 102456619 B CN102456619 B CN 102456619B CN 201010523144 A CN201010523144 A CN 201010523144A CN 102456619 B CN102456619 B CN 102456619B
Authority
CN
China
Prior art keywords
active layer
photoresist
pattern
data wire
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010523144.7A
Other languages
English (en)
Other versions
CN102456619A (zh
Inventor
宋泳锡
崔承镇
刘圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201010523144.7A priority Critical patent/CN102456619B/zh
Priority to US13/278,360 priority patent/US8703510B2/en
Publication of CN102456619A publication Critical patent/CN102456619A/zh
Application granted granted Critical
Publication of CN102456619B publication Critical patent/CN102456619B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法和液晶显示器。该制造方法包括:形成有源层薄膜和数据线金属薄膜;涂覆光刻胶,采用多色调掩膜板进行曝光显影,形成三个厚度区域的光刻胶图案;刻蚀掉第三厚度区域对应的数据线金属薄膜和有源层薄膜;灰化去除部分厚度的光刻胶;在保留第一厚度区域光刻胶的衬底基板上形成透明导电薄膜;剥离剩余的光刻胶以及剩余光刻胶上的透明导电薄膜;对露出的数据线金属薄膜和部分有源层薄膜进行刻蚀;刻蚀掉除沟道上方之外的剩余有源层薄膜,形成包括数据线、源电极、漏电极、像素电极和带有沟道的有源层的图案。本发明可简化生产工序,降低生产成本。

Description

阵列基板及其制造方法和液晶显示器
技术领域
本发明涉及液晶显示技术,尤其涉及一种阵列基板及其制造方法和液晶显示器。
背景技术
液晶显示器是目前常用的平板显示器,其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)是液晶显示器中的主流产品。
液晶显示器中的液晶面板包括对盒设置的阵列基板和彩膜基板,阵列基板的典型结构包括衬底基板;衬底基板上形成有横纵交叉的数据线和栅线;数据线和栅线围设形成矩阵形式排列的像素单元;每个像素单元包括TFT开关和像素电极;TFT开关包括栅电极、源电极、漏电极和有源层;栅电极连接栅线,源电极连接数据线,漏电极连接像素电极,有源层形成在源电极和漏电极与栅电极之间。为保持各导电图案的绝缘,在栅线和栅电极上覆盖有栅极绝缘层,在数据线、源电极、漏电极和有源层上覆盖有钝化层,像素电极形成在钝化层上,通过钝化层中的漏电极过孔与漏电极相连。除像素单元构成的像素区域之外,阵列基板上像素区域的周围是接口区域,接口区域需要形成数据线接口过孔和栅线接口过孔,将数据线和栅线露出,以便与驱动电路相连。
上述各种导电图案以及过孔图案通常都采用掩模板构图工艺制成,现有技术多采用五次或四次构图工艺来分别制备各种图案。显然,减少制备工序就能够减少生产设备,提高生产效率,降低生产成本,所以,如何简化工序是液晶显示器制造技术的研究方向之一。
发明内容
本发明提供一种阵列基板及其制造方法和液晶显示器,以简化阵列基板的制备工艺,提高生产效率,降低生产成本。
本发明提供了一种阵列基板的制造方法,包括在衬底基板上形成栅线、栅电极、数据线、有源层、源电极、漏电极和像素电极图案的流程,其中,形成所述数据线、有源层、源电极、漏电极和像素电极图案的流程包括:
形成有源层薄膜和数据线金属薄膜;
在所述数据线金属薄膜上涂覆光刻胶,采用多色调掩膜板进行曝光显影,形成包括第三厚度区域、第二厚度区域和第一厚度区域的光刻胶图案,所述第三厚度区域至少对应于所述像素电极的图案,所述第二厚度区域对应于所述数据线、有源层、源电极和漏电极的图案;
刻蚀掉第三厚度区域对应的数据线金属薄膜和有源层薄膜;
灰化去除部分厚度的光刻胶,保留所述第一厚度区域的光刻胶;
在保留所述第一厚度区域光刻胶的衬底基板上形成透明导电薄膜;
剥离剩余的光刻胶以及剩余光刻胶上的透明导电薄膜;
对露出的数据线金属薄膜进行刻蚀,并对随后露出的部分有源层薄膜进行刻蚀;
采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜,形成包括数据线、源电极、漏电极、像素电极和带有沟道的有源层的图案。
本发明所提供的阵列基板及其制造方法和液晶显示器,通过一次掩膜构图工艺同时形成数据线、源电极、漏电极和像素电极的图案,相比于已有技术而言可简化生产工序,降低生产成本。
附图说明
图1为本发明实施例一提供的阵列基板的制造方法的流程图;
图2A为本发明实施例一中阵列基板制作过程中的局部俯视结构示意图一;
图2B为图2A中沿A-A线的侧视剖切结构示意图;
图3A为本发明实施例一中阵列基板制作过程中的局部俯视结构示意图二;
图3B为图3A中沿A-A线的侧视剖切结构示意图;
图4A为本发明实施例一中阵列基板制作过程中的局部俯视结构示意图三;
图4B为图4A中沿A-A线的侧视剖切结构示意图;
图5A为本发明实施例一中阵列基板制作过程中的局部俯视结构示意图四;
图5B为图5A中沿A-A线的侧视剖切结构示意图;
图6A为本发明实施例一中所制造的阵列基板的局部俯视结构示意图;
图6B为图6A中沿A-A线的侧视剖切结构示意图;
图7为本发明实施例二提供的阵列基板的制造方法的流程图;
图8A为本发明实施例二中阵列基板制作过程中的局部俯视结构示意图一;
图8B为图8A中沿A-A线的侧视剖切结构示意图;
图8C为图8A中沿B-B线的侧视剖切结构示意图;
图9A为本发明实施例二中阵列基板制作过程中的局部俯视结构示意图二;
图9B为图9A中沿A-A线的侧视剖切结构示意图;
图9C为图9A中沿B-B线的侧视剖切结构示意图;
图9D为图9A中沿C-C线的侧视剖切结构示意图;
图10为本发明实施例二中阵列基板制作过程中的局部俯视结构示意图三;
图11A为本发明实施例二中阵列基板制作过程中的局部俯视结构示意图四;
图11B为图11A中沿A-A线的侧视剖切结构示意图;
图11C为图11A中沿B-B线的侧视剖切结构示意图;
图11D为图11A中沿C-C线的侧视剖切结构示意图;
图12A为本发明实施例二中阵列基板制作过程中的局部俯视结构示意图五;
图12B为图12A中沿A-A线的侧视剖切结构示意图;
图12C为图12A中沿B-B线的侧视剖切结构示意图;
图12D为图12A中沿C-C线的侧视剖切结构示意图;
图13A为本发明实施例二中阵列基板制作过程中的局部俯视结构示意图六;
图13B为图13A中沿A-A线的侧视剖切结构示意图;
图13C为图13A中沿B-B线的侧视剖切结构示意图;
图13D为图13A中沿C-C线的侧视剖切结构示意图;
图14A为本发明实施例二中所制造的阵列基板的局部俯视结构示意图;
图14B为图14A中沿A-A线的侧视剖切结构示意图;
图14C为图14A中沿B-B线的侧视剖切结构示意图;
图14D为图14A中沿C-C线的侧视剖切结构示意图;
图15为本发明实施例三提供的阵列基板的制造方法的流程图;
图16为本发明实施例四中阵列基板制作过程中的侧视剖切结构示意图。
附图标记:
1-衬底基板;          2-栅线;            3-栅电极;
4-栅极绝缘层;        5-数据线;          6-有源层;
7-源电极;            8-漏电极;          9-钝化层;
11-像素电极;         12-公共电极线;     13-栅线接口过孔;
14-数据线接口过孔;   21-第一厚度区域;   22-第二厚度区域;
23-第三厚度区域;     24-第四厚度区域;   31-有源层薄膜;
32-数据线金属薄膜;   33-透明导电薄膜。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的阵列基板的制造方法的流程图,该制造方法包括在衬底基板上形成栅线、栅电极、数据线、有源层、源电极、漏电极和像素电极图案的流程,其中,形成数据线、有源层、源电极、漏电极和像素电极图案的流程包括如下步骤:
步骤110、形成有源层薄膜31和数据线金属薄膜32;
步骤120、在数据线金属薄膜32上涂覆光刻胶,采用多色调掩膜板进行曝光显影,形成包括第三厚度区域23、第二厚度区域22和第一厚度区域21的光刻胶图案,第三厚度区域23至少对应于像素电极的图案,该区域是最小厚度区域,也就是没有光刻胶的区域,第二厚度区域22对应于数据线、有源层、源电极和漏电极的图案,剩余部分对应于第一厚度区域21,如图2A和2B所示;
在本实施例中,该多色调掩膜板可以为双色调掩膜板,例如灰色调掩膜板或半色调掩膜板等。
步骤130、刻蚀掉第三厚度区域23对应的数据线金属薄膜32和有源层薄膜31;
步骤140、灰化去除部分厚度的光刻胶,保留第一厚度区域21的光刻胶,具体是灰化掉第二厚度区域22中的光刻胶,第一厚度区域21中的光刻胶有一定程度的减薄,如图3A和3B所示;
步骤150、在保留第一厚度区域21光刻胶的衬底基板1上形成透明导电薄膜33;
步骤160、剥离剩余的光刻胶以及剩余光刻胶上的透明导电薄膜33,如图4A和4B所示;
步骤170、对露出的数据线金属薄膜32进行刻蚀,并对随后露出的部分有源层薄膜31进行刻蚀,如图5A和5B所示;
通常,有源层薄膜31包括半导体薄膜和掺杂半导体薄膜,本步骤刻蚀沟道时仅刻蚀掉掺杂半导体薄膜,而保留半导体薄膜。若有源层薄膜31为单种材料的膜层,则此步骤刻蚀掉部分厚度的有源层薄膜31。
步骤180、采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜31,形成包括数据线5、源电极7、漏电极8和像素电极11,以及带有沟道的有源层6的图案,像素电极11的透明导电薄膜仍保留在数据线5、源电极7和漏电极8上,并不影响数据线5的导通性能,并且可以与漏电极8直接接触连通。
步骤180可以采用独立的光刻胶掩模构图工艺,以光刻胶遮挡沟道,而后刻蚀掉其余暴露出的剩余有源层薄膜。优选的是利用已有工艺进行刻蚀,则实现步骤180的一种方式为包括如下步骤:
在形成上述图案的衬底基板1上形成钝化层9;
采用单色调掩模板,通过构图工艺刻蚀钝化层9和剩余的有源层薄膜31,以形成沟道上方的沟道保护层图案,同时形成包括数据线5、源电极7、漏电极8和像素电极11,以及带有沟道的有源层6的图案,如图6A和图6B所示。
本实施例的技术方案中,形成阵列基板上其他图案的步骤不限,例如,在形成有源层薄膜和数据线金属薄膜之前形成栅线和栅电极图案的流程包括:在衬底基板上形成栅金属薄膜;采用单色调掩模板,通过构图工艺刻蚀栅金属薄膜形成包括栅电极和栅线的图案;在形成上述图案的衬底基板上形成栅极绝缘层。该方案是形成栅线和栅电极图案的典型方式,当然,根据栅线和栅电极图案位置的不同,也可以形成在其他位置,或利用其他工艺形成。
本实施例的技术方案仅关注了阵列基板上显示区域的图案形成工艺,阵列基板上接口区域的图案可以采用其他方式构成,但优选是也可以利用上述工艺流程形成。例如,步骤120所形成的第三厚度区域的光刻胶除对应于像素电极图案之外,还可以对应接口区域中的栅线过孔,则在步骤130中,除刻蚀数据线金属薄膜和有源层薄膜之外,还可以通过延长刻蚀时间来刻蚀掉下面的栅绝缘层,则能够将栅线过孔刻蚀形成。刻蚀所用气体可以适当的选用,例如选择SF6、O2、He等气体,对形成栅绝缘层的SiNx也有刻蚀作用。
本实施例中,数据线两侧及沟道处的有源层薄膜可以利用干法进行刻蚀,从而能够避免如现有技术那样发生数据线两侧剩余有源层薄膜侧翼(ActiveWing)的问题,即能够缩小实际的线宽,提升TFT性能。
本实施例的技术方案,通过剥离光刻胶的方式,利用两次掩模就可以形成数据线、有源层、源电极、漏电极和像素电极的图案,相比于已有技术,能够减少掩模曝光的次数,降低工艺成本。另外,数据线和像素电极利用同一掩膜板进行曝光显影,能够克服现有技术中覆盖误差引起的像素电极与数据线之间重叠区域的寄生电容(Cpd)。
实施例二
图7为本发明实施例二提供的阵列基板的制造方法的流程图,本实施例在实施例一的基础上,具体是栅线和栅电极图案先于数据线图案形成,则在形成数据线、有源层、源电极、漏电极、像素电极和有源层图案的同时,还形成栅线接口过孔和数据线接口过孔。所谓栅线接口过孔是在接口区域且对应于栅线上方的过孔,数据线接口过孔是在接口区域且对应于数据线上方的过孔;在实施例一中,栅线接口过孔和数据线接口过孔可以采用独立的工序或者借助其他工序完成,而本实施例提供了一种优选方案,则本发明的阵列基板制造方法包括如下步骤:
步骤710、在衬底基板1上形成栅金属薄膜,具体可以采用玻璃基板作为衬底基板1,在其上沉积厚度为
Figure GDA0000407626280000071
的导电性良好的金属材料作为栅金属薄膜,该导电金属材料可以为钼(Mo)、铝(Al)、钛(Ti)或铜(Cu)等;
步骤720、采用单色调掩模板,通过构图工艺刻蚀栅金属薄膜形成包括栅电极3和栅线2的图案,根据阵列基板的设计需要,还可以同时制备形成公共电极线12的图案,如图8A、8B和8C所示,在栅电极3和栅线2上覆盖栅极绝缘层4;
形成栅电极3和栅线2图案的第一次掩膜构图工艺,具体可以是涂覆
Figure GDA0000407626280000088
的光刻胶,进行曝光显影,光刻胶的完全保留区域对应于栅线2和栅电极3的图案,在光刻胶的保护下对栅金属薄膜进行刻蚀,形成栅电极3和栅线2的图案,最后去除剩余的光刻胶。
后续形成数据线5、有源层6、源电极7、漏电极8、像素电极11图案、栅线接口过孔13和数据线接口过孔14的流程包括:
步骤730、在形成上述图案的衬底基板1上形成有源层薄膜31和数据线金属薄膜32;可以与栅极绝缘层4连续沉积形成。
本步骤具体可以是连续沉积下述薄膜,例如沉积厚度为
Figure GDA0000407626280000089
左右的栅极绝缘层4;厚度为
Figure GDA00004076262800000810
左右的半导体层作为有源层(Active)薄膜31,有源层薄膜31通常包括半导体薄膜和掺杂半导体薄膜;再沉积厚度为
Figure GDA00004076262800000811
左右的导电性能良好的金属材料作为数据线金属薄膜32。而后开始进行第二次掩膜构图工艺,具体操作如下:
步骤740、在数据线金属薄膜32上涂覆光刻胶,采用三色调掩模板进行曝光显影,形成包括第四厚度区域24、第三厚度区域23、第二厚度区域22和第一厚度区域21的光刻胶图案,如图9A、9B、9C和9D所示。
本步骤所形成的光刻胶图案实际上是使光刻胶形成具有阶梯状厚度的图形,在实施例一的基础上进一步增加一层梯度的第四厚度区域的光刻胶,第三厚度区域光刻胶有最薄的光刻胶,第四厚度区域中没有光刻胶。因此,本步骤中的第四厚度区域对应于栅线接口过孔的图案,其中没有光刻胶;第三厚度区域对应于像素电极的图案,厚度约为
Figure GDA00004076262800000812
第二厚度区域对应数据线、有源层、源电极、漏电极和数据线接口过孔的图案,光刻胶的厚度约为
Figure GDA00004076262800000813
第一厚度区域对应剩余的图案,也就是沟道图案以及各像素电极之间的间隔图案,此处的光刻胶完全保留,厚度约为
Figure GDA00004076262800000814
Figure GDA0000407626280000084
步骤750、进行第一次刻蚀,刻蚀第四厚度区域24对应的数据线金属薄膜32、有源层薄膜31和栅极绝缘层4,以形成栅线接口过孔13的图案,如图10所示;
步骤760、按照第三厚度区域23光刻胶的厚度第一次灰化去除光刻胶,优选是灰化的厚度略大于第三厚度区域23光刻胶的厚度,而略小于第二厚度区域22光刻胶的厚度,参照如前所述的光刻胶的厚度,则优选是灰化去除
Figure GDA0000407626280000095
左右的光刻胶;
步骤770、进行第二次刻蚀,刻蚀第三厚度区域23对应的数据线金属薄膜32和有源层薄膜31,如图11A、11B、11C和11D所示;
本步骤中,可以采用湿刻工艺刻蚀掉数据线金属薄膜32,再采用干刻工艺刻蚀掉有源层薄膜31。
步骤780、按照第二厚度区域22剩余光刻胶的厚度第二次灰化去除光刻胶,与第一次灰化光刻胶类似,本次灰化的厚度优选是略大于第二厚度区域22光刻胶厚度,略小于第一厚度区域21光刻胶的厚度,参照前述的光刻胶厚度参数,本次灰化的厚度优选为
Figure GDA0000407626280000094
步骤790、在保留第一厚度区域21光刻胶的衬底基板1上形成透明导电薄膜33,像素电极11的透明导电材料可采用a-ITO(铟锡氧化物,Indium TinOxides)或IZO(铟锌氧化物,Indium Zinc Oxides)等,优选是透明导电薄膜33的厚度为
步骤7100、剥离(LIFT-OFF)剩余的光刻胶以及剩余光刻胶上的透明导电薄膜33,如图12A、12B、12C和12D所示;
步骤7110、对露出的数据线金属薄膜32进行刻蚀,并对随后露出的部分有源层薄膜31进行刻蚀,如图13A、13B、13C和13D所示;
本步骤中,由于像素电极11的材料与数据线金属薄膜32所需的刻蚀剂不同,所以像素电极11的透明导电薄膜33可以遮挡其下的数据线金属薄膜32和有源层薄膜31,在刻蚀过程中得以保留。具体的,数据线金属薄膜32通常采用的铝、钼等材料,可采用湿刻刻蚀液,如磷酸(H3PO4)+乙酸(CH3COOH)+硝酸(HNO3)。通常由ITO等制成的透明导电薄膜33可以采用盐酸(HCL)+乙酸(CH3COOH)来刻蚀。
而后采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜31,形成数据线5、源电极7、漏电极8、像素电极11、带有沟道的有源层6和数据线接口过孔14的图案,数据线接口过孔14实际上与数据线5一起暴露在外面,具体如下:
步骤7120、在形成上述图案的衬底基板1上形成钝化层9,钝化层9的厚度优选为
Figure GDA0000407626280000103
步骤7130、采用单色调掩模板,通过构图工艺刻蚀钝化层9和剩余的有源层薄膜31,以形成沟道上方的沟道保护层图案,如图14A、14B、14C和14D所示,在本步骤中,钝化层9的图案至少保留沟道上方的沟道保护层图案,此外,还可以扩大钝化层9覆盖的范围,只要能够露出栅线接口过孔13和数据线接口过孔14即可。
其中,采用单色调掩模板,通过构图工艺刻蚀钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案的流程具体可以包括:
步骤7131、在钝化层上涂覆光刻胶,刻蚀钝化层所采用的光刻胶厚度优选为
Figure GDA0000407626280000104
步骤7132、采用单色调掩模板对光刻胶进行曝光显影,形成包括完全保留区域和完全去除区域的光刻胶图案;
步骤7133、刻蚀掉完全去除区域对应的钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案;
步骤7133、灰化去除剩余的光刻胶。
本实施例中,有源层薄膜可以包括半导体层薄膜和掺杂半导体层薄膜,在形成沟道时刻蚀掉掺杂半导体层薄膜,在刻蚀钝化层的同时刻蚀掉露出的半导体层薄膜。
在本实施例中,各梯度光刻胶的厚度优选如下:
刻蚀数据线金属薄膜、有源层薄膜和栅极绝缘层所采用的光刻胶厚度,即第一厚度区域光刻胶厚度为
Figure GDA0000407626280000116
且第二厚度区域的光刻胶厚度为
Figure GDA0000407626280000119
第三厚度区域的光刻胶厚度为
Figure GDA0000407626280000117
第一次灰化去除光刻胶的厚度为
Figure GDA0000407626280000118
第二次灰化去除光刻胶的厚度为
Figure GDA00004076262800001110
上述优选的厚度取值能够有效保证对各梯度光刻胶下的图案进行保护。
本实施例的技术方案可以仅采用三次掩模构图工艺即制备完成阵列基板,简化了生产工艺,降低了工艺成本。
实施例三
图15为本发明实施例三提供的阵列基板的制造方法的流程图,本实施例与实施例二类似,区别在于采用单色调掩模板,通过构图工艺刻蚀钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案的流程可以采用如下流程执行:
步骤151、在钝化层上涂覆光刻胶;
步骤152、采用单色调掩模板对光刻胶进行曝光显影,形成包括完全保留区域和完全去除区域的光刻胶图案;
步骤153、刻蚀掉完全去除区域对应的钝化层,以形成沟道上方的沟道保护层图案;
步骤154、灰化去除剩余的光刻胶;
步骤155、刻蚀露出的剩余有源层薄膜,此时有钝化层保护沟道,所以沟道处的剩余有源层薄膜能够保留。
通常,刻蚀钝化层(PVX)的刻蚀气氛为六氟化硫(SF6)/氧气(O2)/氦气(He)。刻蚀有源层薄膜(Act)的刻蚀气氛为六氟化硫(SF6)/氯气(Cl2),当刻蚀气氛为六氟化硫(SF6)/氯气(Cl2)时,对钝化层和有源层薄膜的刻蚀率约为1:20,即刻蚀有源层薄膜时对钝化层的破坏较小,所以上述技术方案可分别实现对钝化层和有源层薄膜的刻蚀。
本发明各实施例的技术方案,通过简单工艺即可达到节约原材料和简化制备工序的目的。
实施例四
本发明实施例四提供的阵列基板的制造方法,与实施例二或实施例三的方案类似,区别在于:
步骤750、进行第一次刻蚀,刻蚀第四厚度区域24对应的数据线金属薄膜32、有源层薄膜31和栅极绝缘层4,以形成栅线接口过孔13的图案的步骤具体为:刻蚀掉第四厚度区域24对应的数据线金属薄膜32和有源层薄膜31,以及部分栅极绝缘层4,以形成栅线接口过孔13的图案,在栅线接口过孔13中还保留部分厚度的栅极绝缘层4,优选是残留
Figure GDA0000407626280000122
Figure GDA0000407626280000121
厚度的栅极绝缘层4,如图16所示。
在步骤770中,进行第二次刻蚀,刻蚀第三厚度区域对应的数据线金属薄膜和有源层薄膜的同时,还刻蚀掉第四厚度区域对应的剩余栅极绝缘层薄膜,刻蚀后的结构可参照图10所示。具体可以是在干刻有源层薄膜的同时刻蚀掉栅极绝缘层薄膜,此方法可以避免刻蚀数据线金属薄膜时刻蚀掉栅线接口过孔下的栅线。当然,实施例二或实施例三中也可以利用其他方式保护栅线接口过孔下的栅线,例如,栅线与数据线采用不同的材料,通过不同的工艺刻蚀,或者,制作较厚的栅线,以在刻蚀数据线金属薄膜时能够保留部分厚度的栅线。
并且,在剥离光刻胶和透明导电薄膜之后的步骤7110中,对露出的数据线金属薄膜进行刻蚀,并对随后露出的有源层薄膜进行刻蚀,具体可以为采用特定的对像素电极薄膜不产生刻蚀作用的刻蚀液刻蚀露出的数据线金属薄膜,并依次干刻露出的部分有源层薄膜。
本发明实施例还提供了一种阵列基板,其中:采用本发明任意实施例所提供的阵列基板的制造方法制造而成,数据线、源电极和漏电极之上保留有制备像素电极的透明导电薄膜,具体结构可参见前述实施例中提供的附图。
本发明实施例还提供了一种液晶显示器,包括液晶面板,其中:液晶面板由彩膜基板和本发明任意实施例所提供的阵列基板对盒而成。
本发明的阵列基板制造工艺简化、可有效降低产品成本。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种阵列基板的制造方法,包括在衬底基板上形成栅线、栅电极、数据线、有源层、源电极、漏电极和像素电极图案的流程,其特征在于,形成所述数据线、有源层、源电极、漏电极和像素电极图案的流程包括:
形成有源层薄膜和数据线金属薄膜;
在所述数据线金属薄膜上涂覆光刻胶,采用多色调掩膜板进行曝光显影,形成包括第三厚度区域、第二厚度区域和第一厚度区域的光刻胶图案,所述第三厚度区域至少对应于所述像素电极的图案,所述第二厚度区域对应于所述数据线、有源层、源电极和漏电极的图案;
刻蚀掉第三厚度区域对应的数据线金属薄膜和有源层薄膜;
灰化去除部分厚度的光刻胶,保留所述第一厚度区域的光刻胶;
在保留所述第一厚度区域光刻胶的衬底基板上形成透明导电薄膜;
剥离剩余的光刻胶以及剩余光刻胶上的透明导电薄膜;
对露出的数据线金属薄膜进行刻蚀,并对随后露出的部分有源层薄膜进行刻蚀;
采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜,形成包括数据线、源电极、漏电极、像素电极和带有沟道的有源层的图案。
2.根据权利要求1所述的阵列基板的制造方法,其特征在于,在形成有源层薄膜和数据线金属薄膜之前形成所述栅线和栅电极图案的流程包括:
在衬底基板上形成栅金属薄膜;
采用单色调掩模板,通过构图工艺刻蚀所述栅金属薄膜形成包括栅电极和栅线的图案;
在形成上述图案的衬底基板上形成栅极绝缘层。
3.根据权利要求1或2所述的阵列基板的制造方法,其特征在于,所述栅线和栅电极图案先于所述数据线图案形成,则在形成所述数据线、有源层、源电极、漏电极、像素电极和带有沟道的有源层图案的同时还形成栅线接口过孔和数据线接口过孔,则形成所述数据线、有源层、源电极、漏电极、像素电极图案、栅线接口过孔和数据线接口过孔的流程包括:
形成有源层薄膜和数据线金属薄膜;
在所述数据线金属薄膜上涂覆光刻胶,采用三色调掩膜板进行曝光显影,形成包括第四厚度区域、第三厚度区域、第二厚度区域和第一厚度区域的光刻胶图案,所述第四厚度区域对应于所述栅线接口过孔的图案,所述第三厚度区域对应于所述像素电极的图案,所述第二厚度区域对应于所述数据线、有源层、源电极、漏电极和数据线接口过孔的图案;
进行第一次刻蚀,刻蚀所述第四厚度区域对应的所述数据线金属薄膜、有源层薄膜和栅极绝缘层,以形成栅线接口过孔的图案;
按照第三厚度区域光刻胶的厚度第一次灰化去除光刻胶;
进行第二次刻蚀,刻蚀所述第三厚度区域对应的所述数据线金属薄膜和有源层薄膜;
按照第二厚度区域剩余光刻胶的厚度第二次灰化去除光刻胶;
在保留所述第一厚度区域光刻胶的衬底基板上形成透明导电薄膜;
剥离剩余的光刻胶以及剩余光刻胶上的透明导电薄膜;
对露出的数据线金属薄膜进行刻蚀,并对随后露出的部分有源层薄膜进行刻蚀有源层;
采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜,形成数据线、源电极、漏电极、像素电极、带有沟道的有源层和数据线接口过孔的图案。
4.根据权利要求1或2所述的阵列基板的制造方法,其特征在于,采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜包括:
在形成上述图案的衬底基板上形成钝化层;
采用单色调掩模板,通过构图工艺刻蚀所述钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案。
5.根据权利要求4所述的阵列基板的制造方法,其特征在于:所述有源层薄膜包括半导体层薄膜和掺杂半导体层薄膜,在形成沟道时刻蚀掉所述掺杂半导体层薄膜,在刻蚀所述钝化层的同时刻蚀掉露出的半导体层薄膜。
6.根据权利要求4所述的阵列基板的制造方法,其特征在于,采用单色调掩模板,通过构图工艺刻蚀所述钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案包括:
在所述钝化层上涂覆光刻胶;
采用单色调掩模板对所述光刻胶进行曝光显影,形成包括完全保留区域和完全去除区域的光刻胶图案;
刻蚀掉所述完全去除区域对应的钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案;
灰化去除剩余的光刻胶。
7.根据权利要求4所述的阵列基板的制造方法,其特征在于,采用单色调掩模板,通过构图工艺刻蚀所述钝化层和剩余的有源层薄膜,以形成沟道上方的沟道保护层图案包括:
在所述钝化层上涂覆光刻胶;
采用单色调掩模板对所述光刻胶进行曝光显影,形成包括完全保留区域和完全去除区域的光刻胶图案;
刻蚀掉所述完全去除区域对应的钝化层,以形成沟道上方的沟道保护层图案;
灰化去除剩余的光刻胶;
刻蚀露出的剩余有源层薄膜。
8.根据权利要求3所述的阵列基板的制造方法,其特征在于:
刻蚀所述数据线金属薄膜、有源层薄膜和栅极绝缘层所采用的光刻胶厚度为30000~且所述第二厚度区域的光刻胶厚度为11000~所述第三厚度区域的光刻胶厚度为1000~
Figure FDA0000407626270000033
所述第一次灰化去除光刻胶的厚度为5000~
Figure FDA0000407626270000034
所述第二次灰化去除光刻胶的厚度为5000~
Figure FDA0000407626270000041
9.根据权利要求1或2所述的阵列基板的制造方法,其特征在于,所述栅线和栅电极图案先于所述数据线图案形成,则在形成所述数据线、有源层、源电极、漏电极、像素电极和带有沟道的有源层图案的同时还形成栅线接口过孔和数据线接口过孔,则形成所述数据线、有源层、源电极、漏电极、像素电极图案、栅线接口过孔和数据线接口过孔的流程包括:
形成有源层薄膜和数据线金属薄膜;
在所述数据线金属薄膜上涂覆光刻胶,采用三色调掩膜板进行曝光显影,形成包括第四厚度区域、第三厚度区域、第二厚度区域和第一厚度区域的光刻胶图案,所述第四厚度区域对应于所述栅线接口过孔的图案,所述第三厚度区域对应于所述像素电极的图案,所述第二厚度区域对应于所述数据线、有源层、源电极、漏电极和数据线接口过孔的图案;
进行第一次刻蚀,刻蚀掉第四厚度区域对应的数据线金属薄膜和有源层薄膜,以及部分栅极绝缘层,以形成栅线接口过孔的图案,在栅线接口过孔中保留部分厚度的栅极绝缘层;
按照第三厚度区域光刻胶的厚度第一次灰化去除光刻胶;
进行第二次刻蚀,刻蚀第三厚度区域对应的数据线金属薄膜和有源层薄膜,同时还刻蚀掉第四厚度区域对应的剩余栅极绝缘层薄膜;
按照第二厚度区域剩余光刻胶的厚度第二次灰化去除光刻胶;
在保留所述第一厚度区域光刻胶的衬底基板上形成透明导电薄膜;
剥离剩余的光刻胶以及剩余光刻胶上的透明导电薄膜;
对露出的数据线金属薄膜进行刻蚀,并对随后露出的部分有源层薄膜进行刻蚀有源层;
采用构图工艺刻蚀掉除沟道上方之外的剩余有源层薄膜,形成数据线、源电极、漏电极、像素电极、带有沟道的有源层和数据线接口过孔的图案。
CN201010523144.7A 2010-10-22 2010-10-22 阵列基板及其制造方法和液晶显示器 Expired - Fee Related CN102456619B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010523144.7A CN102456619B (zh) 2010-10-22 2010-10-22 阵列基板及其制造方法和液晶显示器
US13/278,360 US8703510B2 (en) 2010-10-22 2011-10-21 Array substrate and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010523144.7A CN102456619B (zh) 2010-10-22 2010-10-22 阵列基板及其制造方法和液晶显示器

Publications (2)

Publication Number Publication Date
CN102456619A CN102456619A (zh) 2012-05-16
CN102456619B true CN102456619B (zh) 2014-01-15

Family

ID=46039643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010523144.7A Expired - Fee Related CN102456619B (zh) 2010-10-22 2010-10-22 阵列基板及其制造方法和液晶显示器

Country Status (2)

Country Link
US (1) US8703510B2 (zh)
CN (1) CN102456619B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117284A (zh) * 2013-02-01 2013-05-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103165529B (zh) * 2013-02-20 2015-04-29 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN103474396B (zh) * 2013-09-24 2015-09-02 深圳市华星光电技术有限公司 Tft-lcd阵列基板的制造方法
CN103700628B (zh) 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置
CN104538413B (zh) * 2015-02-03 2018-03-23 重庆京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN104750347A (zh) * 2015-04-17 2015-07-01 合肥京东方光电科技有限公司 电容式触摸屏及其制备工艺及触摸显示面板
CN105097552A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105977210A (zh) * 2016-05-20 2016-09-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN115032838B (zh) * 2021-02-20 2024-03-26 福州京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101685229B (zh) * 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法

Also Published As

Publication number Publication date
CN102456619A (zh) 2012-05-16
US8703510B2 (en) 2014-04-22
US20120119232A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
CN102456619B (zh) 阵列基板及其制造方法和液晶显示器
CN108470717B (zh) 阵列基板及其制备方法、显示面板及显示装置
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
CN104091810A (zh) 阵列基板及其制作方法、显示装置
JP3059487B2 (ja) 液晶表示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
CN107799466B (zh) Tft基板及其制作方法
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN113948533A (zh) 阵列基板及其制作方法
JPH05323373A (ja) 薄膜トランジスタパネルの製造方法
CN101174651A (zh) 像素结构、薄膜晶体管及其制作方法
CN113948532A (zh) 阵列基板及其制作方法和显示面板
CN109599363B (zh) 一种阵列基板及其制造方法
CN103943631A (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140115