CN113053741A - 金属电极的制备方法、金属电极及显示面板 - Google Patents
金属电极的制备方法、金属电极及显示面板 Download PDFInfo
- Publication number
- CN113053741A CN113053741A CN202110252472.6A CN202110252472A CN113053741A CN 113053741 A CN113053741 A CN 113053741A CN 202110252472 A CN202110252472 A CN 202110252472A CN 113053741 A CN113053741 A CN 113053741A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist layer
- metal
- photoresist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 167
- 239000002184 metal Substances 0.000 title claims abstract description 167
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 28
- 239000010410 layer Substances 0.000 description 251
- 239000010408 film Substances 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种金属电极的制备方法、金属电极及显示面板，所述金属电极的制备方法包括：在基板上方形成第一光刻胶层；对第一光刻胶层图案化处理以使所述基板部分暴露；在所述第一光刻胶层以及暴露的所述基板上方沉积第一金属层；剥离所述第一光刻胶层以及所述第一光刻胶层表面覆盖的所述第一金属层。能够解决制备金属电极过程中所存在的蚀刻不干净的技术问题。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种金属电极的制备方法、金属电极及显示面板。
背景技术
在制备薄膜晶体管的金属电极时，需要利用蚀刻工艺，无论是干法蚀刻还是湿法蚀刻，制备金属电极过程中都存在蚀刻不干净的技术问题。
发明内容
本申请的主要目的在于提供一种金属电极的制备方法、金属电极及显示面板，旨在解决金属电极的制备过程中存在的蚀刻不干净的技术问题。
为实现上述目的，本申请提供一种金属电极的制备方法，所述金属电极的制备方法包括：
在基板上方形成第一光刻胶层；
对第一光刻胶层图案化处理以使所述基板部分暴露；
在所述第一光刻胶层以及暴露的所述基板上方沉积第一金属层；
剥离所述第一光刻胶层以及所述第一光刻胶层表面覆盖的所述第一金属层。
可选地，所述对第一光刻胶层图案化处理以使所述基板部分暴露的步骤包括：
采用紫外光透过光罩照射所述第一光刻胶层，所述光罩包括透光区域和非透光区域；
对所述第一光刻胶层显影处理，以使所述基板部分暴露。
可选地，所述剥离所述第一光刻胶层以及所述第一光刻胶层表面覆盖的所述第一金属层的步骤之后，还包括：
在所述第一金属层上方依次形成绝缘层、有源层以及欧姆接触层；
在所述欧姆接触层上方形成第二光刻胶层，并对所述第二光刻胶层进行图案化处理以使所述欧姆接触层部分暴露；
在所述第二光刻胶层以及暴露的所述欧姆接触层上方沉积第二金属层；
剥离所述第二光刻胶层以及所述第二光刻胶层上方的所述第二金属层。
可选地，所述在所述第一金属电极上方形成绝缘层、有源层以及欧姆接触层的步骤包括：
在所述第一金属层上方形成所述绝缘层；
在所述绝缘层上方形成所述有源层；
在所述有源层上方形成所述欧姆接触层。
可选地，所述有源层以及所述欧姆接触层的材料为非晶硅。
可选地，所述在基板上方形成第一光刻胶层的步骤之前，还包括：
对所述基板进行清洗。
可选地，所述第一光刻胶层的厚度大于或等于第一厚度，且所述第一光刻胶层的厚度小于或等于第二厚度，所述第一厚度为所述第一金属层的厚度的两倍，所述第二厚度为所述第一金属层的厚度的三倍。
可选地，所述第一光刻胶层的倾斜角度大于或等于60度，所述倾斜角度为所述第一光刻胶层的侧壁与水平面的角度。
此外，为实现上述目的，本申请还提供一种金属电极，所述金属电极根据上述任一项金属电极的制备方法制备得到。
此外，为实现上述目的，本申请还提供一种显示面板，所述显示面板包括根据上述根据任一项金属电极的制备方法制备得到的金属电极。
本申请实施例提出的一种金属电极的制备方法、金属电极及显示面板，通过在基板上形成第一光刻胶层，对第一光刻胶层进行图案化处理，使基板部分暴露，从而进一步在第一光刻胶层以及暴露的基板上方沉积第一金属层，剥离第一光刻胶层以及第一光刻胶层表面覆盖的第一金属层，仅在暴露区域留存第一金属层，从而使第一金属层图案化，也即，使金属电极图案化，其中，在整个金属电极图案化的过程中，不需要利用蚀刻工艺，从而避免蚀刻工艺造成的蚀刻不干净的技术问题。
附图说明
图1为本申请金属电极的制备方法第一实施例的流程示意图；
图2为本申请金属电极的制备方法第二实施例的流程示意图；
图3A至图3M为本申请金属电极的制备工艺一实施例的示意图；
图4为本申请金属电极一实施例的示意图。
附图标号说明：
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
薄膜晶体管是显示面板的核心部件，在薄膜晶体管的金属电极的制备过程中，示例性技术通过在金属薄膜上方涂布光刻胶，并在曝光和显影之后，采用蚀刻工艺使金属薄膜图案化，进一步去除光刻胶，从而使金属电极图案化，得到金属电极，其中，蚀刻工艺包括干法蚀刻以及湿法蚀刻，无论是采用干法蚀刻还是湿法蚀刻，都可能存在过蚀刻、蚀刻不干净、断线、蚀刻不均匀或者蚀刻液残留的缺陷，并且，在蚀刻多层不同金属电极层时，蚀刻液对不同金属电极层的蚀刻速率不同，使得蚀刻的条件难于把控，此外，在采用蚀刻工艺时，还需要采购蚀刻设备以及蚀刻液，其成本较高，而本实施例中的方案，在基板上形成第一光刻胶层，对第一光刻胶层图案化处理使基板部分暴露，在第一光刻胶层以及暴露的基板上方沉积第一金属层，剥离第一光刻胶层以及第一光刻胶层表面覆盖的第一金属层，以实现金属电极的制备，不需要借助蚀刻工艺，因此，能够解决上述的由蚀刻工艺所引起的各种缺陷和问题。
参照图1，本申请第一实施例提供一种金属电极的制备方法，所述金属电极的制备方法包括：
步骤S10，在基板上方形成第一光刻胶层；
本实施例中，首先提供一基板，基板为薄膜晶体管基板，基板的结构包括但不限于底栅结构、顶栅结构以及各类异形结构，基板的材料包括但不限于玻璃、有机聚合物以及硅，对基板进行清洗之后，在基板上方形成第一光刻胶层，第一光刻胶可以为负性光刻胶或者正性光刻胶；在形成第一光刻胶层时，需要限定第一光刻胶层的厚度，以使后续沉积第一金属层的过程中，第一光刻胶层与第一金属层之间形成断层，本实施例将第一光刻胶层的厚度限定在大于或等于第一厚度，且小于或等于第二厚度，其中，第一厚度为第一金属层的厚度的两倍，第二厚度为第一金属层的厚度的三倍，将第一厚度设为第一金属层的厚度的两倍，可以有效保证第一光刻胶层的厚度足够大，在沉积第一金属层的过程中，断层不会被第一金属层覆盖，将第二厚度设为第一金属层的三倍，则可以有效避免过厚的第一光刻胶层会影响到金属薄膜沉积到第一光刻胶断层下的基板上；在形成第一光刻胶层之后，对第一光刻胶层进行烘烤以干燥，去除多余的溶剂；第一光刻胶层的倾斜角度大于或等于60度，倾斜角度为第一光刻胶层的侧壁与水平面的角度，限定第一光刻胶层的倾斜角度大于或者等于60度，目的在于使第一光刻胶层与第一金属层断开，形成断层。
步骤S20，对第一光刻胶层图案化处理以使所述基板部分暴露；
在基板上形成第一光刻胶层之后，将第一光刻胶层进行图案化，图案化处理指将第一光刻胶层的部分区域去除，使得取出的部分区域在基板上方暴露，使基板部分暴露，从而得到图案化的第一光刻胶层。
在进行图案化处理时，可以采用曝光和显影实现，在进行曝光处理时，采用紫外光透过光罩照射所述第一光刻胶层，所述光罩包括透光区域和非透光区域，其中，紫外光还可以替换为深紫外光、电子束、离子束、X射线等光照方式或者辐射方式，光罩包括透光区域和非透光区域，光罩也称作光掩模(Mask)，光线透过光罩的透光区域，照射到第一光刻胶层上，第一光刻胶层可以是正性光刻胶形成的光刻胶层，正性光刻胶被光照射部分发生化学反应能够被显影液去除，第一光刻胶层也可以是负性光刻胶形成的光刻胶层，负性光刻胶被光照射部分固化，不会被显影液去除；在工业上，正性光刻胶的精确度大于负性光刻胶的精确度，因此，可以首选正性光刻胶形成第一光刻胶层；在进行曝光之后，对第一光刻胶进行显影处理，去除部分第一光刻胶层，使基板部分暴露，以使留存的第一光刻胶层呈现图案，得到图案化的第一光刻胶。
步骤S30，在所述第一光刻胶层以及暴露的所述基板上方沉积第一金属层；
在对第一光刻胶层图案化处理之后，进一步沉积第一金属层，沉积方法可以选择化学气相沉积法或者其他沉积方法，在沉积第一金属层之后，第一金属层覆盖在第一光刻胶层上方，以及覆盖在暴露的基板上方，并且，由于第一光刻胶层上方的第一金属层与暴露的基板上方的第一金属层形成断层，为了保证形成断层，可以对第一光刻胶层的厚度以及倾斜角度进行调整，也可以同时对第一金属层的厚度进行调整。
步骤S40，剥离所述第一光刻胶层以及所述第一光刻胶层表面覆盖的所述第一金属层。
在沉积第一金属层之后，剥离第一光刻胶层以及第一光刻胶层表面覆盖的第一金属层，去除全部第一光刻胶层以及第一金属层的部分区域，使得留存的第一金属层形成图案，此时得到图案化的第一金属层，图案化的第一金属层可以包括金属栅极以及金属走线；在剥离时，可以通过剥离液进行剥离。
在本实施例中，通过在基板上形成第一光刻胶层，对第一光刻胶层进行图案化处理，使基板部分暴露，从而进一步在第一光刻胶层以及暴露的基板上方沉积第一金属层，剥离第一光刻胶层以及第一光刻胶层表面覆盖的第一金属层，仅在暴露区域留存第一金属层，从而使第一金属层图案化，也即，使金属电极图案化，其中，在整个金属电极的制备过程中，不需要利用蚀刻工艺，从而避免蚀刻工艺造成的蚀刻不干净的技术问题。
参照图2，本申请第二实施例提供一种金属电极的制备方法，基于第一实施例，步骤S40之后，还包括：
步骤S50，在所述第一金属层上方依次形成绝缘层、有源层以及欧姆接触层；
在形成第一金属层之后，由于第一金属层仅包括金属栅极以及金属走线，还需要进一步得到图案化的金属源极以及金属漏极，为此，本实施例首先在第一金属层上方依次形成绝缘层、有源层以及欧姆接触层，具体而言，是在第一金属层上方形成绝缘层，即形成栅极绝缘层，栅极绝缘层覆盖在金属栅极上方以及基板上方的暴露区域，栅极绝缘层的材料可以是SiN3，还可以是SiO2，还可以选择其他绝缘材料，在此不作限定，在绝缘层上方形成有源层，在有源层上方形成欧姆接触层，其中，有源层以及欧姆接触层的材料为非晶硅，非晶硅例如A-Si以及n+-Si，选择非晶硅的目的在于，非晶硅沉积制备工艺简单，适合大面积沉积并且速率高；此外，为了提升薄膜晶体管的性能以及基于制程工艺能力的衡量，有源层的材料还可以为多晶硅以及各种氧化物半导体。
步骤S60，在所述欧姆接触层上方形成第二光刻胶层，并对所述第二光刻胶层进行图案化处理以使所述欧姆接触层部分暴露；
在沉积了欧姆接触层之后，在欧姆接触层上方形成第二光刻胶层，第二光刻胶层可以由正性光刻胶或者负性光刻胶形成，在形成第二光刻胶层之后，进行烘烤以干燥，去除多余的溶剂，此后对第二光刻胶层进行固化；此后对第二光刻胶层进行曝光和显影，曝光可以采用紫外线透过光罩照射第二光刻胶层，显影可以采用显影液进行处理，以对第二光刻胶层进行图案化处理得到图案化的第二光刻胶层，图案化处理后欧姆接触层部分暴露。
步骤S70，在所述第二光刻胶层以及暴露的所述欧姆接触层上方沉积第二金属层；
在对第二光刻胶层图案化处理之后，在第二光刻胶层以及暴露的欧姆接触层上方沉积第二金属层，第二金属层分别覆盖在第二光刻胶层上方以及欧姆接触层上方的暴露区域，第二光刻胶层的厚度大于或等于第三厚度，且小于或者等于第四厚度，第三厚度为第二金属层的厚度的两倍，第四厚度为第二金属层的厚度的三倍，第二金属层的倾斜角度大于或者等于60度；
步骤S80，剥离所述第二光刻胶层以及所述第二光刻胶层上方的所述第二金属层。
剥离第二光刻胶层上方的第二金属层以及第二光刻胶层，在部分第二金属层被剥离后，留存的第二金属层构成图案，从而得到的图案化的第二金属层，图案化的第二金属层包括金属源极以及金属漏极。
在本实施例中，通过在第一金属层上方依次形成绝缘层、有源层以及欧姆接触层，在欧姆接触层上方形成第二光刻胶层，对第二光刻胶层进行图案化处理以使欧姆接触层部分暴露，在第二光刻胶层以及暴露的欧姆接触层上方沉积第二金属层，剥离第二光刻胶层以及光刻胶层上方的第二金属层，得到图案化的第二金属层，无论是制备第一金属层的制程，还是制备第二金属层的制程都不需要蚀刻工艺，从而能够避免蚀刻工艺导致的蚀刻不干净以及其他各类由蚀刻工艺所导致的问题或者缺陷。
参照图3A至图3M，本申请提供一种金属电极的制备方法的又一实施例。
在本例中，首先提供一基板1，在基板1上方形成第一光刻胶层2，基板1可以为玻璃基板1；对第一光刻胶图案化处理，通过曝光和显影，使基板1部分暴露；在进行曝光时，可以紫外光透过光罩照射第一光刻胶，本实施例中第一光刻胶为正性光刻胶，被紫外光照射的部分可以通过显影液显影处理后去除，使得基板1部分暴露；沉积第一金属层3，第一金属层3覆盖在基板1上方的暴露区域，以及覆盖在第一光刻胶层2上方。剥离第一光刻胶层2以及第一光刻胶层2表面覆盖的第一金属层3，得到图案化的金属栅极4以及图案化的金属走线5。在形成金属栅极4以及金属走线5之后，在金属栅极4以及金属走线5上方形成栅极绝缘层6，在栅极绝缘层6上方形成有源层以及欧姆接触层，在欧姆接触层上方涂布形成第二光刻胶层8，此后对第二光刻胶层8进行曝光以及显影，形成图案化的第二光刻胶层8，在形成图案化的第二光刻胶层8之后，欧姆接触层上方形成暴露区域，进一步在第二光刻胶层8上方以及欧姆接触层上方沉积第二金属层9，去除第二光刻胶层8之后，留存图案化的金属源极10和金属漏极11，此时，得到了图案化的金属源极10以及金属漏极11。进一步地，在所述第二金属层9上方形成绝缘保护层13以及像素电极12。在形成源极10和漏极11之后，漏极11以及源极10上方形成绝缘保护层13，在绝缘保护层13上方形成像素电极12。绝缘保护层13的作用在于为薄膜晶体管提供保护，像素电极12通过绝缘保护层13的过孔与源极10连接，像素电极12可以为透明导电薄膜，像素电极12的材质可以为氧化铟锡薄膜、纳米银线薄膜等透明导电薄膜材质。
在本实施例中，通过在基板1上形成第一光刻胶层2，对第一光刻胶层2图案化处理，使基板1部分暴露，对第一光刻胶图案化处理，通过曝光和显影，使基板1部分暴露，在第一光刻胶层2以及暴露的基板1上方沉积第一金属层3，剥离第一光刻胶层2以及第一光刻胶层2表面覆盖的第一金属层3，形成图案化的第一金属层3，图案化的第一金属层3为图案化的金属栅极4，在图案化的金属栅极4上方形成在第一金属层3上方形成图案化的第二金属层9，从而实现了金属电极的制备，无论是金属栅极4，还是金属源极10以及金属漏极11的制备，均不需要借助蚀刻工艺，从而避免蚀刻工艺导致蚀刻不干净的技术问题以及解决其他由蚀刻工艺所导致的问题。
参照图4，图4为本申请中金属电极的一实施例。其中，最下方是一基板1，在基板1上方包括金属栅极4以及金属走线5，在金属栅极4以及金属走线5的上方为栅极绝缘层6，栅极绝缘层6上方为有源层以及欧姆接触层，欧姆接触层上方为金属源极10以及金属漏极11，金属源极10以及金属漏极11上方为绝缘保护层13，绝缘保护层13上方为像素电极12，其中，绝缘保护层13还覆盖栅极绝缘层6以及欧姆接触层7上方的暴露区域。在制备得到该金属电极的过程中，不需要借助任何蚀刻工艺，因此，能够解决蚀刻工艺所引起的蚀刻不干净的技术问题以及其他由蚀刻工艺引起的问题，同时，还能够降低金属电极的制备的成本，避免采购各类蚀刻设备引起的成本增加的技术问题。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台计算机设备执行本申请各个实施例所述的方法。
以上仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种金属电极的制备方法，其特征在于，所述金属电极的制备方法包括：
在基板上方形成第一光刻胶层；
对第一光刻胶层图案化处理以使所述基板部分暴露；
在所述第一光刻胶层以及暴露的所述基板上方沉积第一金属层；
剥离所述第一光刻胶层以及所述第一光刻胶层表面覆盖的所述第一金属层。
2.如权利要求1所述的金属电极的制备方法，其特征在于，所述对第一光刻胶层图案化处理以使所述基板部分暴露的步骤包括：
采用紫外光透过光罩照射所述第一光刻胶层，所述光罩包括透光区域和非透光区域；
对所述第一光刻胶层显影处理，以使所述基板部分暴露。
3.如权利要求1所述的金属电极的制备方法，其特征在于，所述剥离所述第一光刻胶层以及所述第一光刻胶层表面覆盖的所述第一金属层的步骤之后，还包括：
在所述第一金属层上方依次形成绝缘层、有源层以及欧姆接触层；
在所述欧姆接触层上方形成第二光刻胶层，并对所述第二光刻胶层进行图案化处理以使所述欧姆接触层部分暴露；
在所述第二光刻胶层以及暴露的所述欧姆接触层上方沉积第二金属层；
剥离所述第二光刻胶层以及所述第二光刻胶层上方的所述第二金属层。
4.如权利要求3所述的金属电极的制备方法，其特征在于，所述在所述第一金属电极上方形成绝缘层、有源层以及欧姆接触层的步骤包括：
在所述第一金属层上方形成所述绝缘层；
在所述绝缘层上方形成所述有源层；
在所述有源层上方形成所述欧姆接触层。
5.如权利要求4所述的金属电极的制备方法，其特征在于，所述有源层以及所述欧姆接触层的材料为非晶硅。
6.如权利要求1所述的金属电极的制备方法，其特征在于，所述在基板上方形成第一光刻胶层的步骤之前，还包括：
对所述基板进行清洗。
7.如权利要求1-6任一项所述的金属电极的制备方法，其特征在于，所述第一光刻胶层的厚度大于或等于第一厚度，且所述第一光刻胶层的厚度小于或等于第二厚度，所述第一厚度为所述第一金属层的厚度的两倍，所述第二厚度为所述第一金属层的厚度的三倍。
8.如权利要求1-6任一项所述的金属电极的制备方法，其特征在于，所述第一光刻胶层的倾斜角度大于或等于60度，所述倾斜角度为所述第一光刻胶层的侧壁与水平面的角度。
9.一种金属电极，其特征在于，所述金属电极根据权利要求1-8任一项所述的金属电极的制备方法制备得到。
10.一种显示面板，其特征在于，所述显示面板包括权利要求9所述的金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110252472.6A CN113053741A (zh) | 2021-03-08 | 2021-03-08 | 金属电极的制备方法、金属电极及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110252472.6A CN113053741A (zh) | 2021-03-08 | 2021-03-08 | 金属电极的制备方法、金属电极及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053741A true CN113053741A (zh) | 2021-06-29 |
Family
ID=76510581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110252472.6A Pending CN113053741A (zh) | 2021-03-08 | 2021-03-08 | 金属电极的制备方法、金属电极及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113053741A (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030193626A1 (en) * | 2002-04-16 | 2003-10-16 | Byoung-Ho Lim | Method of manufacturing array substrate for liquid crystal display device |
| US20040203181A1 (en) * | 2003-04-11 | 2004-10-14 | Quanyuan Shang | Methods to form metal lines using selective electrochemical deposition |
| US20070164330A1 (en) * | 2006-01-16 | 2007-07-19 | Samsung Electronics Co., Ltd | Display substrate and method of manufacturing the same |
| US20080296591A1 (en) * | 2007-05-30 | 2008-12-04 | Au Optronics Corp. | Conductor Structure, Pixel Structure, and Methods of Forming the Same |
| CN101645417A (zh) * | 2009-09-03 | 2010-02-10 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN102456619A (zh) * | 2010-10-22 | 2012-05-16 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN103236440A (zh) * | 2013-04-12 | 2013-08-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
| WO2014085971A1 (zh) * | 2012-12-04 | 2014-06-12 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| WO2014194605A1 (zh) * | 2013-06-05 | 2014-12-11 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
| CN104409347A (zh) * | 2014-10-28 | 2015-03-11 | 重庆京东方光电科技有限公司 | 薄膜晶体管的制备方法和阵列基板的制备方法 |
| CN105304478A (zh) * | 2015-10-15 | 2016-02-03 | 京东方科技集团股份有限公司 | 图案化金属膜层的方法、晶体管和阵列基板的制备方法 |
| CN107134432A (zh) * | 2017-04-24 | 2017-09-05 | 惠科股份有限公司 | 一种阵列基板制程 |
| CN108565210A (zh) * | 2018-06-05 | 2018-09-21 | 福建省福联集成电路有限公司 | 一种半导体器件制造方法及半导体器件 |
| US20190196285A1 (en) * | 2017-12-26 | 2019-06-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel |
| CN110459474A (zh) * | 2019-06-27 | 2019-11-15 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示装置 |
| US20200035709A1 (en) * | 2018-07-30 | 2020-01-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate |
| CN112002753A (zh) * | 2020-07-27 | 2020-11-27 | 北海惠科光电技术有限公司 | 栅极单元及其制备方法、阵列基板的制备方法、显示机构 |
-
2021
- 2021-03-08 CN CN202110252472.6A patent/CN113053741A/zh active Pending
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030193626A1 (en) * | 2002-04-16 | 2003-10-16 | Byoung-Ho Lim | Method of manufacturing array substrate for liquid crystal display device |
| US20040203181A1 (en) * | 2003-04-11 | 2004-10-14 | Quanyuan Shang | Methods to form metal lines using selective electrochemical deposition |
| US20070164330A1 (en) * | 2006-01-16 | 2007-07-19 | Samsung Electronics Co., Ltd | Display substrate and method of manufacturing the same |
| US20080296591A1 (en) * | 2007-05-30 | 2008-12-04 | Au Optronics Corp. | Conductor Structure, Pixel Structure, and Methods of Forming the Same |
| CN101645417A (zh) * | 2009-09-03 | 2010-02-10 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN102456619A (zh) * | 2010-10-22 | 2012-05-16 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN104040693A (zh) * | 2012-12-04 | 2014-09-10 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| WO2014085971A1 (zh) * | 2012-12-04 | 2014-06-12 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| CN103236440A (zh) * | 2013-04-12 | 2013-08-07 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法、显示装置 |
| WO2014194605A1 (zh) * | 2013-06-05 | 2014-12-11 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
| CN104409347A (zh) * | 2014-10-28 | 2015-03-11 | 重庆京东方光电科技有限公司 | 薄膜晶体管的制备方法和阵列基板的制备方法 |
| CN105304478A (zh) * | 2015-10-15 | 2016-02-03 | 京东方科技集团股份有限公司 | 图案化金属膜层的方法、晶体管和阵列基板的制备方法 |
| CN107134432A (zh) * | 2017-04-24 | 2017-09-05 | 惠科股份有限公司 | 一种阵列基板制程 |
| US20190196285A1 (en) * | 2017-12-26 | 2019-06-27 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel |
| CN108565210A (zh) * | 2018-06-05 | 2018-09-21 | 福建省福联集成电路有限公司 | 一种半导体器件制造方法及半导体器件 |
| US20200035709A1 (en) * | 2018-07-30 | 2020-01-30 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate |
| CN110459474A (zh) * | 2019-06-27 | 2019-11-15 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法和显示装置 |
| CN112002753A (zh) * | 2020-07-27 | 2020-11-27 | 北海惠科光电技术有限公司 | 栅极单元及其制备方法、阵列基板的制备方法、显示机构 |
Non-Patent Citations (2)
| Title |
|---|
| 何大伟 等: "《反转胶lift-off工艺制备堆栈电感》", 《功能材料与器件学报》 * |
| 张清涛等: "MEMS器件中电极制作工艺的研究", 《微细加工技术》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190181161A1 (en) | Array substrate and preparation method therefor, and display device | |
| CN105742368A (zh) | 双重自对准金属氧化物tft | |
| KR20010043511A (ko) | 디스플레이 기판 전극의 도전율을 향상시키는 방법 | |
| US8017460B2 (en) | Method of manufacturing flat panel display | |
| JPH0460343B2 (zh) | ||
| KR101899481B1 (ko) | 전자 장치의 배선 형성 방법 | |
| CN109728003B (zh) | 显示基板、显示装置和显示基板的制造方法 | |
| CN107611084B (zh) | 一种阵列基板接触孔制备方法、阵列基板及显示器件 | |
| KR20190099903A (ko) | 하이브리드 투명 전극의 패터닝 방법 | |
| US11158657B2 (en) | Ray detector array substrate, manufacturing method thereof, and ray detector | |
| CN113053741A (zh) | 金属电极的制备方法、金属电极及显示面板 | |
| JPS62142323A (ja) | Ｘ線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| CN108493197B (zh) | 顶栅型阵列基板制备工艺 | |
| CN107895713B (zh) | Tft基板制作方法 | |
| US7648865B1 (en) | Method for manufacturing pixel structure | |
| US10429698B2 (en) | Method for fabricating array substrate, array substrate and display device | |
| CN110634748B (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| TWI303886B (en) | Thin film transistor and method for formingthereof | |
| CN101022093B (zh) | 像素结构的制作方法 | |
| WO2019104836A1 (zh) | Tft基板制作方法 | |
| CN108878539A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示面板 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| TWI334647B (en) | Method for manufacturing pixel structure | |
| KR100269519B1 (ko) | 금속층 상에 포토레지스트 패턴을 형성하는 방법과 이를 이용한 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210629 |
|
| RJ01 | Rejection of invention patent application after publication |