CN108493197B - 顶栅型阵列基板制备工艺 - Google Patents

顶栅型阵列基板制备工艺 Download PDF

Info

Publication number
CN108493197B
CN108493197B CN201810326088.4A CN201810326088A CN108493197B CN 108493197 B CN108493197 B CN 108493197B CN 201810326088 A CN201810326088 A CN 201810326088A CN 108493197 B CN108493197 B CN 108493197B
Authority
CN
China
Prior art keywords
layer
photoresist
insulating layer
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810326088.4A
Other languages
English (en)
Other versions
CN108493197A (zh
Inventor
刘宁
周斌
方金钢
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810326088.4A priority Critical patent/CN108493197B/zh
Publication of CN108493197A publication Critical patent/CN108493197A/zh
Application granted granted Critical
Publication of CN108493197B publication Critical patent/CN108493197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本申请公开了一种顶栅型阵列基板制备工艺，包括在栅极绝缘层上形成栅极层且不去除形成所述栅极层所用的第一光刻胶；在所述栅极绝缘层上需要刻蚀的位置之外设置第二光刻胶并进行刻蚀直至露出栅极层正投影下方之外的有源层；去除所述第一光刻胶和所述第二光刻胶。根据本申请实施例提供的技术方案，在栅极层形成之后不进行第一光刻胶的剥离，接着在栅极绝缘层上设置第二光刻胶对栅极绝缘层进行刻蚀，能够顺利的对栅极绝缘层进行刻蚀，不会出现栅极绝缘层不同位置刻蚀程度不一致，对后续工艺产生影响的情况，能够有效提升屏幕的显示效果和产品质量。

Description

顶栅型阵列基板制备工艺
技术领域
本公开一般涉及半导体制造领域，尤其涉及顶栅型阵列基板制备工艺。
背景技术
目前顶栅型TFT(Thin Film Transistor，薄膜晶体管)大都采用具有高载流子迁移率的IGZO(铟镓锌氧化物)半导体做有源层。常规制备工艺是：首先在基板上沉积并构图形成Light Shield(光栅)的图案，然后沉积缓冲无机绝缘层，接着沉积IGZO并构图形成有效的图案，然后沉积栅极绝缘层，接着沉积并构图形成栅极的图案，在栅极的图案上方保留正性光刻胶先不进行剥离工艺，接着就进行栅极绝缘层刻蚀和沟道区域外的IGZO导体化工艺，在栅极绝缘层刻蚀时，由于只有栅极下方的栅极绝缘层不被刻蚀掉，其它地方的栅极绝缘层统统被刻蚀去除，包括像素区的栅极绝缘层也被刻蚀掉。这种制备工艺会带来以下问题：首先，由于大面积干刻的不均匀性，会导致像素区的栅极绝缘层刻蚀不均，一些位置会刻蚀到下方的缓冲层，导致显示器件的出光效率不均；其次，由于不同位置缓冲层被刻蚀程度不一，导致后续进行层间介电层刻蚀时工艺不好掌控，易对下方的光栅图案层造成刻蚀损伤。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种顶栅型阵列基板制备工艺。
一方面，提供一种顶栅型阵列基板制备工艺，包括步骤：
在栅极绝缘层上形成栅极层且不去除形成所述栅极层所用的第一光刻胶；
在所述栅极绝缘层上需要刻蚀的位置之外设置第二光刻胶并进行刻蚀直至露出栅极层正投影下方之外的有源层；
去除所述第一光刻胶和所述第二光刻胶。
根据本申请实施例提供的技术方案，在栅极层形成之后不进行第一光刻胶的剥离，接着在栅极绝缘层上设置第二光刻胶对栅极绝缘层进行刻蚀，能够顺利的对栅极绝缘层进行刻蚀，不会出现栅极绝缘层不同位置刻蚀程度不一致，对后续工艺产生影响的情况，能够有效提升屏幕的显示效果和产品质量。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明实施例中顶栅型阵列基板制备工艺流程图；
图2为本发明实施例中形成栅极层结构示意图；
图3为本发明实施例中栅极绝缘层上设置第二光刻胶结构示意图；
图4为本发明实施例中有源层导体化后结构示意图；
图5为本发明实施例中形成层间介电层结构示意图；
图6为本发明实施例中形成钝化层结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1和图3，本发明实施例提供一种顶栅型阵列基板制备工艺，包括步骤：
在栅极绝缘层5上形成栅极层6且不去除形成所述栅极层6所用的第一光刻胶7；
在所述栅极绝缘层5上需要刻蚀的位置之外设置第二光刻胶8并进行刻蚀直至露出栅极层6正投影下方之外的有源层4；
去除所述第一光刻胶7和所述第二光刻胶8。
本发明实施例中在形成栅极层之后不去除栅极层上的第一光刻胶，且随后在栅极绝缘层上设置第二光刻胶并且露出需要刻蚀的位置，通过第二光刻胶的设置对栅极绝缘层进行刻蚀能够上下统一的对其进行刻蚀，不会出现对栅极绝缘层的刻蚀程度不一致的情况，使得后续的工艺顺利的进行，不会对光栅层造成刻蚀损伤；刻蚀完成之后在将栅极层和栅极绝缘层上的光刻胶去除。
进一步的，所述第二光刻胶涂覆在所述栅极绝缘层未包覆所述有源层的位置。
如图3所示，在栅极层形成之后在栅极绝缘层上涂覆第二光刻胶，将该第二光刻胶涂覆在栅极绝缘层不需要刻蚀的位置，其中该位置具体为不形成有源层图案的位置，有源层图案部分被栅极层图案覆盖，未被覆盖的部分需要进行导体化，因此未被覆盖部分的栅极绝缘层需要进行刻蚀。
进一步的，所述第一光刻胶7与所述第二光刻胶8极性不相同。本实施例中设置在栅极层和栅极绝缘层上的光刻胶可以为相同极性的，此时对栅极绝缘层进行刻蚀所需的掩膜版需要重新制作，本实施例中优选的采用了两种极性不相同的光刻胶，例如正性光刻胶和负性光刻胶对两个结构的刻蚀进行区分，在栅极层上设置正性光刻胶，在栅极绝缘层上设置负性光刻胶，可采用有源层的掩膜版对栅极绝缘层进行曝光显影形成图案，此时的步骤中使用与之前相同的掩膜版，方便的同时节约资源。
进一步的，所述“在栅极绝缘层5上形成栅极层6”之前还包括：提供一基板1，在所述基板1上形成光栅图案层2，在所述光栅图案层2上形成缓冲层3，所述缓冲层3包覆所述光栅图案层2。
进一步的，还包括在所述缓冲层3上形成有源层4，所述有源层4图案与所述光栅图案层2的图案一一对应；
在所述有源层4上形成栅极绝缘层5，所述栅极绝缘层5包覆所述有源层4。
本发明实施例提供了该顶栅型阵列基板制备工艺的制备流程，首先提供一基板，在基板上顺次形成光栅图案层、缓冲层、有源层和栅极绝缘层，随后在栅极绝缘层上涂覆栅极材料进行栅极层的制备，形成的结构如图2所示，此时栅极层上的第一光刻胶不进行去除，为后续对栅极绝缘层的刻蚀做准备。本实施例顺次形成的栅极图案和光栅图案均为一一对应，包括形成的有源层上的图案也与之一一对应。
进一步的，所述“去除所述第一光刻胶和所述第二光刻胶”前还包括：采用氦气等离子体对露出的所述有源层进行导体化。
如图4所示，在对栅极绝缘层进行刻蚀之后先对露出的有源层进行导体化，然后再将栅极层以及栅极绝缘层上的光刻胶均进行去除，通过设置在栅极层以及栅极绝缘层上的光刻胶对两者进行一定的保护，使得对有源层进行导体化的步骤不对其他结构造成影响。
进一步的，还包括步骤：形成层间介电层9，所述层间介电层9包覆所述栅极绝缘层5和所述栅极层6。
进一步的，所述层间介电层9上表面形成多个第一过孔和多个第二过孔，所述第一过孔底面露出导体化的有源层4，所述第二过孔底面露出所述光栅图案层2。
如图5所示，本实施例随后还形成层间介电层，层间介电层上形成第一过孔和第二过孔，两种类型的过孔分别露出不同的导电结构实现不同的电连接。
进一步的，在所述第一过孔和所述第二过孔内分别形成源漏极层10。如图5所示，在层间介电层上形成第一过孔和第二过孔，在两过孔内形成源漏极层，在栅极层图案两侧均形成第一过孔，其中一侧的第一过孔旁形成第二过孔，图5中所示栅极层图案左侧第一过孔内形成的为漏极，右侧第一过孔和第二过孔形成的为源极。
进一步的，还包括在所述源漏极层10上形成钝化层11。如图6所示，最后在结构上形成钝化层，且该钝化层包覆下面的结构，对整个结构进行保护。
本发明实施例中提供的顶栅型阵列基板的制备工艺中在栅极绝缘层上覆盖第二光刻胶对该层进行光刻，使得对栅极绝缘层的刻蚀深度以及范围较为准确，不需要刻蚀位置的栅极绝缘层得以保留，使得后续工艺能够顺利的进行，并且制备的显示装置具有较好的显示效果以及产品质量。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (9)

1.一种顶栅型阵列基板制备工艺，其特征在于，包括步骤：
在栅极绝缘层上形成栅极层且不去除形成所述栅极层所用的第一光刻胶；
在所述栅极绝缘层上需要刻蚀的位置之外设置第二光刻胶并进行刻蚀直至露出栅极层正投影下方之外的有源层，对露出的有源层进行导体化，其中所述第二光刻胶设置在所述栅极绝缘层未包覆所述有源层的位置；
去除所述第一光刻胶和所述第二光刻胶。
2.根据权利要求1所述的顶栅型阵列基板制备工艺，其特征在于，所述第一光刻胶与所述第二光刻胶极性不相同。
3.根据权利要求1所述的顶栅型阵列基板制备工艺，其特征在于，所述“在栅极绝缘层上形成栅极层”之前还包括：提供一基板，在所述基板上形成光栅图案层，在所述光栅图案层上形成缓冲层，所述缓冲层包覆所述光栅图案层。
4.根据权利要求3所述的顶栅型阵列基板制备工艺，其特征在于，还包括在所述缓冲层上形成有源层，所述有源层图案与所述光栅图案层的图案一一对应；
在所述有源层上形成栅极绝缘层，所述栅极绝缘层包覆所述有源层。
5.根据权利要求3或4所述的顶栅型阵列基板制备工艺，其特征在于，所述“去除所述第一光刻胶和所述第二光刻胶”前还包括：采用氦气等离子体对露出的所述有源层进行导体化。
6.根据权利要求5所述的顶栅型阵列基板制备工艺，其特征在于，还包括步骤：形成层间介电层，所述层间介电层包覆所述栅极绝缘层和所述栅极层。
7.根据权利要求6所述的顶栅型阵列基板制备工艺，其特征在于，所述层间介电层上表面形成多个第一过孔和多个第二过孔，所述第一过孔底面露出导体化的有源层，所述第二过孔底面露出所述光栅图案层。
8.根据权利要求7所述的顶栅型阵列基板制备工艺，其特征在于，在所述第一过孔和所述第二过孔内分别形成源漏极层。
9.根据权利要求8所述的顶栅型阵列基板制备工艺，其特征在于，还包括在所述源漏极层上形成钝化层。
CN201810326088.4A 2018-04-12 2018-04-12 顶栅型阵列基板制备工艺 Active CN108493197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810326088.4A CN108493197B (zh) 2018-04-12 2018-04-12 顶栅型阵列基板制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810326088.4A CN108493197B (zh) 2018-04-12 2018-04-12 顶栅型阵列基板制备工艺

Publications (2)

Publication Number Publication Date
CN108493197A CN108493197A (zh) 2018-09-04
CN108493197B true CN108493197B (zh) 2021-03-02

Family

ID=63315889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810326088.4A Active CN108493197B (zh) 2018-04-12 2018-04-12 顶栅型阵列基板制备工艺

Country Status (1)

Country Link
CN (1) CN108493197B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021134751A1 (en) * 2020-01-02 2021-07-08 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, display panel and display apparatus
CN113140575B (zh) * 2021-04-19 2024-04-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842587A (zh) * 2012-09-24 2012-12-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103489894A (zh) * 2013-10-09 2014-01-01 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN104617104A (zh) * 2015-01-08 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140276A (zh) * 2015-08-14 2015-12-09 京东方科技集团股份有限公司 薄膜晶体管制作方法及阵列基板制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842587A (zh) * 2012-09-24 2012-12-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103489894A (zh) * 2013-10-09 2014-01-01 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN104617104A (zh) * 2015-01-08 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN108493197A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN103247659B (zh) 有机发光显示设备及其制造方法
US10916568B2 (en) Manufacturing method of display substrate, array substrate and display device
US9685460B2 (en) Array substrate, method for manufacturing the same, and display device
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
WO2016000399A1 (zh) 有机薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置
US20180308958A1 (en) Method for manufacturing array substrate, array substrate and display panel
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2020232964A1 (zh) 一种薄膜晶体管基板的制备方法
US9905592B2 (en) Method for manufacturing TFT, array substrate and display device
WO2017193637A1 (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN108493197B (zh) 顶栅型阵列基板制备工艺
CN103560088B (zh) 阵列基板的制作方法
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN107910351B (zh) Tft基板的制作方法
CN107611084B (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
CN109037151B (zh) 一种阵列基板的制备方法
CN103779232A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管
CN108198819B (zh) 一种阵列基板及其制备方法
CN105428368B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN108288652B (zh) 薄膜晶体管及其制造方法、阵列基板和显示面板
CN107464836B (zh) 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant