CN109037151B - 一种阵列基板的制备方法 - Google Patents
一种阵列基板的制备方法 Download PDFInfo
- Publication number
- CN109037151B CN109037151B CN201810827393.1A CN201810827393A CN109037151B CN 109037151 B CN109037151 B CN 109037151B CN 201810827393 A CN201810827393 A CN 201810827393A CN 109037151 B CN109037151 B CN 109037151B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- region
- gate insulating
- photoresist region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 265
- 238000000034 method Methods 0.000 claims abstract description 113
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 239000002184 metal Substances 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 claims abstract description 48
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims description 239
- 238000000151 deposition Methods 0.000 claims description 33
- 238000000059 patterning Methods 0.000 claims description 27
- 238000004380 ashing Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 description 43
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000002253 acid Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制备方法，包括衬底基板，其上依序制作出栅极、栅绝缘层和半导体层，然后在栅绝缘层和半导体层上沉积第二金属层并涂布光阻层，接着利用一道光罩制程形成源漏极，且使得光阻层在源漏极上还保留部分光阻区域，并待覆盖保护层后通过光阻剥离工艺剥离源漏极上所保留的部分光阻区域，以将源漏极上所保留的部分光阻上的保护层带走，形成过孔，再在保护层上形成像素电极通过过孔与源漏极实现电连通，从而节省了制作保护层通孔的一道光罩。实施本发明，通过在传统的阵列基板的制备工艺上节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制备方法。
背景技术
随着液晶显示技术的发展，显示屏幕的尺寸越来越大，传统采用的氢化非晶硅（a-Si:H）薄膜晶体管载流子迁移率不够高，不足以驱动大尺寸液晶显示面板。一般而言，铟镓锌氧化物（IGZO）薄膜晶体管载流子迁移率明显高于a-Si:H 薄膜晶体管，为了提升薄膜晶体管器件的充电率，IGZO半导体层逐渐取代a-Si:H半导体层，并应用于大尺寸液晶面板的设计。
然而，目前不管是制备含IGZO半导体层的阵列基板或含其它金属氧化物形成的半导体层的阵列基板，均需要对每一膜层进行沉积、曝光显影、蚀刻、剥离等工艺制程，但只要每一道工艺制程中含有曝光显影都会对工厂产能及物料带来很大的消耗，从而加大了制作成本。以底栅结构的阵列基板为例，一般需要5至6道含有曝光显影的工艺制程，而双栅结构的阵列基板则需要含有曝光显影的工艺制程会更多。因此，有必要对现有的阵列基板的制备工艺进行简化，通过节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。
发明内容
本发明实施例所要解决的技术问题在于，提供一种阵列基板的制备方法，通过在传统的阵列基板的制备工艺上节省含有曝光显影的工艺制程的数量来达到节省制作成本的目的。
为了解决上述技术问题，本发明实施例提供了一种阵列基板的制备方法，包括以下步骤：
步骤S11、提供一衬底基板；
步骤S12、在所述衬底基板上沉积第一金属层，并通过第一道光罩制程对所述第一金属层进行图案化，形成栅极；
步骤S13、在所述衬底基板及所述栅极上形成有栅绝缘层；
步骤S14、在所述栅绝缘层上沉积金属导电氧化物膜层，并通过第二道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
步骤S15、在所述栅绝缘层和所述半导体层上沉积第二金属层，且在所述第二金属层涂布光阻层，并通过第三道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域和第二光阻区域；
步骤S16、通过蚀刻制程移除未被第一光阻区域和第二光阻区域覆盖的第二金属层，形成源漏极；
步骤S17、对所述第一光阻区域和第二光阻区域进行灰化处理，去除所述第一光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
步骤S18、在所述半导体层、源漏极以及所述部分第二光阻区域上形成有保护层；
步骤S19、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
步骤S20、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第四道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
其中，所述第二光阻区域包括中间部和位于中间部两侧的侧部，所述中间部的厚度高于侧部的厚度。
其中，所述步骤S17中对所述第二光阻区域进行灰化处理的步骤具体为去除所述侧部并减少所述中间部的厚度，保留部分第二光阻区域。
本发明实施例提供了另一种阵列基板的制备方法，包括以下步骤：
步骤S21、提供一衬底基板；
步骤S22、在所述衬底基板上沉积第一金属层，并通过第一道光罩制程对所述第一金属层进行图案化，形成底栅；
步骤S23、在所述衬底基板及所述底栅上形成有第一栅绝缘层；
步骤S24、在所述第一栅绝缘层上沉积金属导电氧化物膜层，并通过第二道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
步骤S25、在所述半导体层及所述第一栅绝缘层上形成有绝缘膜层，采用第三道光罩制程对所述绝缘膜层进行图案化，形成为位于所述半导体层上的第二栅绝缘层；
步骤S26、在所述第一栅绝缘层、第二栅绝缘层及半导体层上沉积第二金属层，且在所述第二金属层涂布光阻层，并通过第四道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域、第二光阻区域和第三光阻区域；
步骤S27、通过蚀刻制程移除未被第一光阻区域、第二光阻区域和第三光阻区域覆盖的第二金属层，形成源漏极以及位于所述第二栅绝缘层上的顶栅；
步骤S28、对所述第一光阻区域、第二光阻区域和第三光阻区域进行灰化处理，去除所述第一光阻区域和所述第三光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
步骤S29、在所述半导体层、源漏极和顶栅以及所述部分第二光阻区域上形成有保护层；
步骤S30、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
步骤S31、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第五道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
其中，所述第二光阻区域包括中间部和位于中间部两侧的侧部，所述中间部的厚度高于侧部的厚度。
其中，所述步骤S28中对所述第二光阻区域进行灰化处理的步骤具体为去除所述侧部并减少所述中间部的厚度，保留部分第二光阻区域。
本发明实施例提供了又一种阵列基板的制备方法，包括以下步骤：
步骤S41、提供一衬底基板；
步骤S42、在所述衬底基板上形成有缓冲层；
步骤S43、在所述缓冲层上沉积金属导电氧化物膜层，并通过第一道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
步骤S44、在所述半导体层及所述缓冲层上沉积绝缘膜层后，采用第二道光罩制程对所述绝缘膜层进行图案化，形成位于所述半导体层上的栅绝缘层；
步骤S45、在所述缓冲层、半导体层及栅绝缘层上沉积金属层，且在所述金属层涂布光阻层，并通过第三道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域、第二光阻区域和第三光阻区域；
步骤S46、通过蚀刻制程移除未被第一光阻区域、第二光阻区域和第三光阻区域覆盖的金属层，形成源漏极以及位于所述栅绝缘层上的栅极；
步骤S47、对所述第一光阻区域、第二光阻区域和第三光阻区域进行灰化处理，去除所述第一光阻区域和所述第三光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
步骤S48、在所述半导体层、源漏极和栅极以及所述部分第二光阻区域上形成有保护层；
步骤S49、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
步骤S410、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第四道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
其中，所述第二光阻区域包括中间部和位于中间部两侧的侧部，所述中间部的厚度高于侧部的厚度。
其中，所述步骤S47中对所述第二光阻区域进行灰化处理的步骤具体为去除所述侧部并减少所述中间部的厚度，保留部分第二光阻区域。
实施本发明实施例，具有如下有益效果：
与传统的阵列基板的制备方法相比，本发明的源漏极和保护层的图形化在一道曝光显影下即可完成，节省了传统制备方法中保护层上通孔制备的一道曝光显影制程及其对应的相关物料，从而降低了制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本发明的范畴。
图1为本发明实施例一中提供的一种阵列基板的制备方法的流程图；
图2a-2k为本发明实施例一中提供的一种阵列基板的制备方法的应用场景图；
图3为本发明实施例二中提供的另一种阵列基板的制备方法的流程图；
图4a-4l为本发明实施例二中提供的另一种阵列基板的制备方法的应用场景图；
图5为本发明实施例三中提供的又一种阵列基板的制备方法的流程图；
图6a-6k为本发明实施例三中提供的又一种阵列基板的制备方法的应用场景图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
如图1所示，为本发明实施例一中，提供的一种阵列基板的制备方法，该方法示出了底栅结构的阵列基板的制备流程，包括以下步骤：
步骤S11、提供一衬底基板；
在该步骤中，提供一个由石英、玻璃、透明塑料之中一种材料制作而成的透明基板或半透明基板作为衬底基板1。
步骤S12、在所述衬底基板上沉积第一金属层，并通过第一道光罩制程对所述第一金属层进行图案化，形成栅极；
在该步骤中，如图2a所示，首先通过物理气相沉积法（PVD）在衬底基板1的上表面溅镀一层金属形成第一金属层，并通过在第一金属层涂抹光刻胶后采用第一道光罩制程对光刻胶进行曝光、显影形成光阻图案，在通过蚀刻制程移除未被光阻图案覆盖的第一金属层，形成栅极2。
步骤S13、在所述衬底基板及所述栅极上形成有栅绝缘层；
在该步骤中，如图2b所示，在制备出栅极2后，通过化学气相沉积法（CVD）在衬底基板上表面及栅极2上涂抹并覆盖有一层氮化硅形成单层结构的栅绝缘层3，或通过化学气相沉积法在单层的氮化硅层上方继续涂抹并覆盖有一层氧化硅，从而得到叠层结构的栅绝缘层3。
步骤S14、在所述栅绝缘层上沉积金属导电氧化物膜层，并通过第二道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
在该步骤中，如图2c所示，通过PVD在栅绝缘层3上涂抹铟镓锌氧化物IGZO或其它金属导电氧化物形成金属导电氧化膜层，在金属导电氧化膜层涂抹光刻胶后采用第二道光罩制程对金属导电氧化膜层进行图案化，得到半导体层4。
步骤S15、在所述栅绝缘层和所述半导体层上沉积第二金属层，且在所述第二金属层涂布光阻层，并通过第三道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域和第二光阻区域；
在该步骤中，如图2d、2e、2f所示，通过PVD在栅绝缘层3和半导体层4的上表面溅镀一层金属形成第二金属层12，将光刻胶涂抹并覆盖在第二金属层12上形成光阻层10，并采用具有非透光区、半透光区和透光区的半色调光罩作为第三道光罩，通过第三道光罩使得光阻层灰阶曝光为所需的光阻图案。其中，在采用第三道光罩制程时，透光区93对应的光阻被完全显影掉，半透光区92对应的光阻被部分保留，非透光区91对应的光阻被完全保留，形成相互间隔第一光阻区域101和第二光阻区域102。其中，第二光阻区域102包括中间部1021和位于中间部两侧的侧部1022，中间部1021的厚度高于侧部1022的厚度。
步骤S16、通过蚀刻制程移除未被第一光阻区域和第二光阻区域覆盖的第二金属层，形成源漏极；
在该步骤中，如图2g所示，采用腐蚀性溶液（如PPC酸、ENF酸、草酸等）对未被第一光阻区域101和第二光阻区域102覆盖的第二金属层12进行湿法刻蚀制程，得到漏极5和源极6。
步骤S17、对所述第一光阻区域和第二光阻区域进行灰化处理，去除所述第一光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
在该步骤中，如图2h所示，采用氧化性气体（如O2和N2O等）对第一光阻区域101和第二光阻区域102进行灰化处理。由于第二光阻区域102厚度最高，由第一光阻区域101厚度次之，通过氧化性气体灰化将光阻减薄的原理，使得第一光阻区域101可以全部被灰化掉，而在源漏极上还会保留部分第二光阻区域102/，即除第二光阻区域102的侧部1022被去除，且中间部1021的厚度减少，从而保留部分第二光阻区域102/。
步骤S18、在所述半导体层、源漏极以及所述部分第二光阻区域上形成有保护层；
在该步骤中，如图2i所示，通过CVD在半导体层4、源漏极5，6以及保留下来的部分第二光阻区域102/上涂抹并覆盖有一层氮化硅形成保护层7。
步骤S19、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
在该步骤中，如图2j所示，通过光阻剥离工艺剥离保留下来的部分第二光阻区域102/，以将保留下来的部分第二光阻区域102/上的保护层带走，形成过孔11。由此可见，省略了传统的保护层上过孔制作时光刻胶及光罩的使用，从而降低了制作成本。
步骤S20、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第四道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
在该步骤中，如图2k所示，通过PVD在保护层上表面溅镀一层透明导电膜（如氧化铟锡ITO或其它导电氧化物）形成像素电极层，且像素电极层的金属导电氧化物会通过过孔11延伸至源漏极5，6上，并通过第四道光罩制程对透明导电膜层进行图案化，形成像素电极8，并使得像素电极8能和源漏极5，6实现电连通。
如图3所示，为本发明实施例二中，提供的另一种阵列基板的制备方法，该方法示出了双栅结构的阵列基板的制备流程，包括以下步骤：
步骤S21、提供一衬底基板；
在该步骤中，提供一个由石英、玻璃、透明塑料之中一种材料制作而成的透明基板或半透明基板作为衬底基板1。
步骤S22、在所述衬底基板上沉积第一金属层，并通过第一道光罩制程对所述第一金属层进行图案化，形成底栅；
在该步骤中，如图4a所示，首先通过PVD在衬底基板1的上表面溅镀一层金属形成第一金属层，并通过在第一金属层涂抹光刻胶后采用第一道光罩制程对光刻胶进行曝光、显影形成光阻图案，在通过蚀刻制程移除未被光阻图案覆盖的第一金属层，形成底栅2。
步骤S23、在所述衬底基板及所述底栅上形成有第一栅绝缘层；
在该步骤中，如图4b所示，通过CVD在衬底基板1上表面及底栅2上涂抹并覆盖有一层氮化硅形成单层结构的第一栅绝缘层3，或通过CVD在单层的氮化硅层上方继续涂抹并覆盖有一层氧化硅，从而得到叠层结构的第一栅绝缘层3。
步骤S24、在所述第一栅绝缘层上沉积金属导电氧化物膜层，并通过第二道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
在该步骤中，如图4c所示，通过PVD在第一栅绝缘层3上涂抹铟镓锌氧化物IGZO或其它金属导电氧化物形成金属导电氧化膜层，在金属导电氧化膜层涂抹光刻胶后采用第二道光罩制程对金属导电氧化膜层进行图案化，得到半导体层4。
步骤S25、在所述半导体层及所述第一栅绝缘层上形成有绝缘膜层，采用第三道光罩制程对所述绝缘膜层进行图案化，形成为位于所述半导体层上的第二栅绝缘层；
在该步骤中，如图4d所示，通过CVD在半导体层4和第一栅绝缘层3上涂抹并覆盖有一层氮化硅、氧化硅或氮氧化硅形成绝缘膜层，并采用第三道光罩制程对绝缘膜层进行图案化，形成有位于半导体层4上的第二栅绝缘层13。
步骤S26、在所述第一栅绝缘层、第二栅绝缘层及半导体层上沉积第二金属层，且在所述第二金属层涂布光阻层，并通过第四道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域、第二光阻区域和第三光阻区域；
在该步骤中，如图4e、4f、4g所示，通过PVD在第一栅绝缘层3、半导体层4及第二栅绝缘层13的上表面溅镀一层金属形成第二金属层12，将光刻胶涂抹并覆盖在第二金属层12上形成光阻层10，并采用具有非透光区、半透光区和透光区的半色调光罩作为第四道光罩，通过第四道光罩使得光阻层灰阶曝光为所需的光阻图案。其中，在采用第四道光罩制程时，透光区93对应的光阻被完全显影掉，半透光区92对应的光阻被部分保留，非透光区91对应的光阻被完全保留，形成相互间隔第一光阻区域101、第二光阻区域102和第三光阻区域103。其中，第二光阻区域102包括中间部1021和位于中间部两侧的侧部1022，中间部1021的厚度高于侧部1022的厚度。
步骤S27、通过蚀刻制程移除未被第一光阻区域、第二光阻区域和第三光阻区域覆盖的第二金属层，形成源漏极以及位于所述第二栅绝缘层上的顶栅；
在该步骤中，如图4h所示，采用腐蚀性溶液（如PPC酸、ENF酸、草酸等）对未被第一光阻区域101、第二光阻区域102和第三光阻区域103覆盖的第二金属层12进行湿法刻蚀制程，得到漏极5和源极6，以及位于第二栅绝缘层13上的顶栅14。
步骤S28、对所述第一光阻区域、第二光阻区域和第三光阻区域进行灰化处理，去除所述第一光阻区域和所述第三光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
在该步骤中，如图4i所示，采用氧化性气体（如O2和N2O等）对第一光阻区域101、第二光阻区域102和第三光阻区域103进行灰化处理。由于第二光阻区域102厚度最高，由第一光阻区域101和第三光阻区域103厚度次之，通过氧化性气体灰化将光阻减薄的原理，使得第一光阻区域101和第三光阻区域103可以全部被灰化掉，而在源漏极5，6上还会保留部分第二光阻区域102/，即除第二光阻区域102的侧部1022被去除，且中间部1021的厚度减少，从而保留部分第二光阻区域102/。
步骤S29、在所述半导体层、源漏极和顶栅以及所述部分第二光阻区域上形成有保护层；
在该步骤中，如图4j所示，通过CVD在半导体层4、源漏极5，6、顶栅14以及保留下来的部分第二光阻区域102/上涂抹并覆盖有一层氮化硅形成保护层7。
步骤S30、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
在该步骤中，如图4k所示，通过光阻剥离工艺剥离保留下来的部分第二光阻区域102/，以将保留下来的部分第二光阻区域102/上的保护层带走，形成过孔11。由此可见，省略了传统的保护层上过孔制作时光刻胶及光罩的使用，从而降低了制作成本。
步骤S31、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第五道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
在该步骤中，如图4l所示，通过PVD在保护层上表面溅镀一层透明导电膜（如氧化铟锡ITO或其它导电氧化物）形成像素电极层，且像素电极层的金属导电氧化物会通过过孔11延伸至源漏极5，6上，并通过第五道光罩制程对透明导电膜层进行图案化，形成像素电极8，并使得像素电极8能和源漏极5，6实现电连通。
相应于本发明实施例一中的阵列基板的制备方法，本发明实施例二中的阵列基板的制备方法只是在本发明实施例一中的阵列基板的制备方法的基础上，除了将栅极定义为底栅、栅绝缘层定义为第一栅绝缘层，同时增添了通过第三光罩制备出位于半导体层上的第二栅绝缘层的制备步骤以及在第四光罩上增添了顶栅的图案，。
如图5所示，为本发明实施例三中，提供的又一种阵列基板的制备方法，该方法示出了顶栅结构的阵列基板的制备流程，包括以下步骤：
步骤S41、提供一衬底基板；
在该步骤中，提供一个由石英、玻璃、透明塑料之中一种材料制作而成的透明基板或半透明基板作为衬底基板1。步骤S42、在所述衬底基板上形成有缓冲层；
在该步骤中，如图6a所示，通过CVD在衬底基板1上表面涂抹并覆盖有一层氮化硅、氧化硅或氮氧化硅形成单层结构的缓冲层3。
步骤S43、在所述缓冲层上沉积金属导电氧化物膜层，并通过第一道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
在该步骤中，如图6b所示，通过PVD在缓冲层3上涂抹铟镓锌氧化物IGZO或其它金属导电氧化物形成金属导电氧化膜层，在金属导电氧化膜层涂抹光刻胶后采用第二道光罩制程对金属导电氧化膜层进行图案化，得到半导体层4。步骤S44、在所述半导体层及所述缓冲层上沉积绝缘膜层后，采用第二道光罩制程对所述绝缘膜层进行图案化，形成位于所述半导体层上的栅绝缘层；
在该步骤中，如图6c所示，通过CVD在半导体层4和缓冲层3上涂抹并覆盖有一层氮化硅、氧化硅或氮氧化硅形成绝缘膜层，并采用第二道光罩制程对绝缘膜层进行图案化，形成有位于半导体层4上的栅绝缘层13。
步骤S45、在所述缓冲层、半导体层及栅绝缘层上沉积金属层，且在所述金属层涂布光阻层，并通过第三道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域、第二光阻区域和第三光阻区域；
在该步骤中，如图6d、6e、6f所示，通过PVD在缓冲层3、半导体层4及栅绝缘层13的上表面溅镀一层金属形成第二金属层12，将光刻胶涂抹并覆盖在第二金属层12上形成光阻层10，并采用具有非透光区、半透光区和透光区的半色调光罩作为第四道光罩，通过第三道光罩使得光阻层灰阶曝光为所需的光阻图案。其中，在采用第三道光罩制程时，透光区93对应的光阻被完全显影掉，半透光区92对应的光阻被部分保留，非透光区91对应的光阻被完全保留，形成相互间隔第一光阻区域101、第二光阻区域102和第三光阻区域103。其中，第二光阻区域102包括中间部1021和位于中间部两侧的侧部1022，中间部1021的厚度高于侧部1022的厚度。
步骤S46、通过蚀刻制程移除未被第一光阻区域、第二光阻区域和第三光阻区域覆盖的金属层，形成源漏极以及位于所述栅绝缘层上的栅极；
在该步骤中，如图6g所示，采用腐蚀性溶液（如PPC酸、ENF酸、草酸等）对未被第一光阻区域101、第二光阻区域102和第三光阻区域103覆盖的第二金属层12进行湿法刻蚀制程，得到漏极5和源极6，以及位于栅绝缘层13上的栅极14。
步骤S47、对所述第一光阻区域、第二光阻区域和第三光阻区域进行灰化处理，去除所述第一光阻区域和所述第三光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
在该步骤中，如图6h所示，采用氧化性气体（如O2和N2O等）对第一光阻区域101、第二光阻区域102和第三光阻区域103进行灰化处理。由于第二光阻区域102厚度最高，由第一光阻区域101和第三光阻区域103厚度次之，通过氧化性气体灰化将光阻减薄的原理，使得第一光阻区域101和第三光阻区域103可以全部被灰化掉，而在源漏极5，6上还会保留部分第二光阻区域102/，即除第二光阻区域102的侧部1022被去除，且中间部1021的厚度减少，从而保留部分第二光阻区域102/。
步骤S48、在所述半导体层、源漏极和栅极以及所述部分第二光阻区域上形成有保护层；
在该步骤中，如图6i所示，通过CVD在半导体层4、源漏极5，6、栅极14以及保留下来的部分第二光阻区域102/上涂抹并覆盖有一层氮化硅形成保护层7。
步骤S49、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
在该步骤中，如图6j所示，通过光阻剥离工艺剥离保留下来的部分第二光阻区域102/，以将保留下来的部分第二光阻区域102/上的保护层带走，形成过孔11。由此可见，省略了传统的保护层上过孔制作时光刻胶及光罩的使用，从而降低了制作成本。
步骤S410、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第四道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
在该步骤中，如图6k所示，通过PVD在保护层上表面溅镀一层透明导电膜（如氧化铟锡ITO或其它导电氧化物）形成像素电极层，且像素电极层的金属导电氧化物会通过过孔11延伸至源漏极5，6上，并通过第四道光罩制程对透明导电膜层进行图案化，形成像素电极8，并使得像素电极8能和源漏极5，6实现电连通。
相应于本发明实施例二中的阵列基板的制备方法，本发明实施例三中的阵列基板的制备方法只是在本发明实施例二中的阵列基板的制备方法的基础上，省略了底栅的制备步骤。
相应于本发明实施例一中的阵列基板的制备方法，本发明实施例四中还提供了一种阵列基板，该阵列基板为底栅结构的阵列基板，采用了本发明实施例一中的阵列基板的制备方法制备而成，具体请参见本发明实施例一中的阵列基板的制备方法的相关内容，因此在此不再一一赘述。
相应于本发明实施例二中的阵列基板的制备方法，本发明实施例五中还提供了一种阵列基板，该阵列基板为双栅结构的阵列基板，采用了本发明实施例二中的阵列基板的制备方法制备而成，具体请参见本发明实施例二中的阵列基板的制备方法的相关内容，因此在此不再一一赘述。
相应于本发明实施例三中的阵列基板的制备方法，本发明实施例六中还提供了一种阵列基板，该阵列基板为顶栅结构的阵列基板，采用了本发明实施例三中的阵列基板的制备方法制备而成，具体请参见本发明实施例三中的阵列基板的制备方法的相关内容，因此在此不再一一赘述。
实施本发明实施例，具有如下有益效果：
与传统的阵列基板的制备方法相比，本发明的源漏极和保护层的图形化在一道曝光显影下即可完成，节省了传统制备方法中保护层上通孔制备的一道曝光显影制程及其对应的相关物料，从而降低了制作成本。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (6)
1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
步骤S21、提供一衬底基板；
步骤S22、在所述衬底基板上沉积第一金属层，并通过第一道光罩制程对所述第一金属层进行图案化，形成底栅；
步骤S23、在所述衬底基板及所述底栅上形成有第一栅绝缘层；
步骤S24、在所述第一栅绝缘层上沉积金属导电氧化物膜层，并通过第二道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
步骤S25、在所述半导体层及所述第一栅绝缘层上形成有绝缘膜层，采用第三道光罩制程对所述绝缘膜层进行图案化，形成为位于所述半导体层上的第二栅绝缘层；
步骤S26、在所述第一栅绝缘层、第二栅绝缘层及半导体层上沉积第二金属层，且在所述第二金属层涂布光阻层，并通过第四道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域、第二光阻区域和第三光阻区域；
步骤S27、通过蚀刻制程移除未被第一光阻区域、第二光阻区域和第三光阻区域覆盖的第二金属层，形成源漏极以及位于所述第二栅绝缘层上的顶栅；
步骤S28、对所述第一光阻区域、第二光阻区域和第三光阻区域进行灰化处理，去除所述第一光阻区域和所述第三光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
步骤S29、在所述半导体层、源漏极和顶栅以及所述部分第二光阻区域上形成有保护层；
步骤S30、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
步骤S31、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第五道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述第二光阻区域包括中间部和位于中间部两侧的侧部，所述中间部的厚度高于侧部的厚度。
3.如权利要求2所述的阵列基板的制备方法，其特征在于，所述步骤S28中对所述第二光阻区域进行灰化处理的步骤具体为去除所述侧部并减少所述中间部的厚度，保留部分第三光阻区域。
4.一种阵列基板的制备方法，其特征在于，包括以下步骤：
步骤S41、提供一衬底基板；
步骤S42、在所述衬底基板上形成有缓冲层；
步骤S43、在所述缓冲层上沉积金属导电氧化物膜层，并通过第一道光罩制程对所述金属导电氧化物膜层进行图案化，形成半导体层；
步骤S44、在所述半导体层及所述缓冲层上沉积绝缘膜层后，采用第二道光罩制程对所述绝缘膜层进行图案化，形成位于所述半导体层上的栅绝缘层；
步骤S45、在所述缓冲层、半导体层及栅绝缘层上沉积金属层，且在所述金属层涂布光阻层，并通过第三道光罩制程对所述光阻层进行灰阶曝光，使所述光阻层进行图案化，形成相互间隔的第一光阻区域、第二光阻区域和第三光阻区域；
步骤S46、通过蚀刻制程移除未被第一光阻区域、第二光阻区域和第三光阻区域覆盖的金属层，形成源漏极以及位于所述栅绝缘层上的栅极；
步骤S47、对所述第一光阻区域、第二光阻区域和第三光阻区域进行灰化处理，去除所述第一光阻区域和所述第三光阻区域，保留部分第二光阻区域；所述部分第二光阻区域对应欲形成像素电极；
步骤S48、在所述半导体层、源漏极和栅极以及所述部分第二光阻区域上形成有保护层；
步骤S49、通过光阻剥离工艺剥离所述部分第二光阻区域，以将所述部分第二光阻区域上的保护层带走，形成过孔；
步骤S410、在所述保护层上和所述源漏极上沉积透明导电膜，并通过第四道光罩制程对所述透明导电膜进行图案化，形成像素电极，所述像素电极通过所述过孔与所述源漏极连接。
5.如权利要求4所述的阵列基板的制备方法，其特征在于，所述第二光阻区域包括中间部和位于中间部两侧的侧部，所述中间部的厚度高于侧部的厚度。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，所述步骤S47中对所述第二光阻区域进行灰化处理的步骤具体为去除所述侧部并减少所述中间部的厚度，保留部分第三光阻区域。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810827393.1A CN109037151B (zh) | 2018-07-25 | 2018-07-25 | 一种阵列基板的制备方法 |
| PCT/CN2018/117605 WO2020019609A1 (zh) | 2018-07-25 | 2018-11-27 | 一种阵列基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810827393.1A CN109037151B (zh) | 2018-07-25 | 2018-07-25 | 一种阵列基板的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037151A CN109037151A (zh) | 2018-12-18 |
| CN109037151B true CN109037151B (zh) | 2020-02-07 |
Family
ID=64646159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810827393.1A Active CN109037151B (zh) | 2018-07-25 | 2018-07-25 | 一种阵列基板的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109037151B (zh) |
| WO (1) | WO2020019609A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742102B (zh) * | 2018-12-28 | 2020-12-25 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN110396315B (zh) * | 2019-07-22 | 2020-11-10 | 深圳市华星光电技术有限公司 | 改性修复液、制备方法及修复色阻的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101086478B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN102629586B (zh) * | 2011-11-24 | 2013-12-25 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN103107133B (zh) * | 2013-01-04 | 2015-04-22 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN104752343B (zh) * | 2015-04-14 | 2017-07-28 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
-
2018
- 2018-07-25 CN CN201810827393.1A patent/CN109037151B/zh active Active
- 2018-11-27 WO PCT/CN2018/117605 patent/WO2020019609A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037151A (zh) | 2018-12-18 |
| WO2020019609A1 (zh) | 2020-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| JP5951773B2 (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| WO2014127587A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2013131380A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| KR20080012810A (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| US6972820B2 (en) | Method of manufacturing array substrate for liquid crystal display device | |
| CN107799466B (zh) | Tft基板及其制作方法 | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2014015628A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108538855B (zh) | 一种阵列基板的制作方法 | |
| WO2015043008A1 (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN110620120A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2022183822A1 (zh) | 阵列基板的制备方法及阵列基板 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN104576526B (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN111739841A (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN106449519B (zh) | 一种薄膜晶体管及制作方法、显示装置 | |
| CN106129071B (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN104882415A (zh) | Ltps阵列基板及其制造方法 | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |