CN104882415A - Ltps阵列基板及其制造方法 - Google Patents

Ltps阵列基板及其制造方法 Download PDF

Info

Publication number
CN104882415A
CN104882415A CN201510310588.5A CN201510310588A CN104882415A CN 104882415 A CN104882415 A CN 104882415A CN 201510310588 A CN201510310588 A CN 201510310588A CN 104882415 A CN104882415 A CN 104882415A
Authority
CN
China
Prior art keywords
grid
layer
matrix
photoresist layer
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510310588.5A
Other languages
English (en)
Other versions
CN104882415B (zh
Inventor
王聪
杜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510310588.5A priority Critical patent/CN104882415B/zh
Priority to US14/760,750 priority patent/US9893096B2/en
Priority to PCT/CN2015/081634 priority patent/WO2016197399A1/zh
Publication of CN104882415A publication Critical patent/CN104882415A/zh
Priority to US15/863,993 priority patent/US10529750B2/en
Priority to US15/863,991 priority patent/US10170506B2/en
Application granted granted Critical
Publication of CN104882415B publication Critical patent/CN104882415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种LTPS阵列基板及其制造方法。该方法包括：在包括形成栅极的基体上依次形成绝缘层、半导体层和正性光阻层；自基体背向栅极的一侧进行曝光以形成多晶硅层；在多晶硅层上形成源极和漏极；在绝缘层和部分源极上形成像素电极；在由源极和漏极上形成具有接触孔的平坦钝化层；在平坦钝化层上形成透明电极层，使得透明电极层可通过接触孔与栅极、源极和漏极电连接。本发明能够减少LTPS工艺所使用的光罩的类型及数量，简化制程并降低生产成本。

Description

LTPS阵列基板及其制造方法
技术领域
本发明涉及显示技术领域，具体涉及一种LTPS(Low TemperaturePoly-silicon,低温多晶硅)阵列基板及其制造方法。
背景技术
采用LTPS工艺的液晶显示装置由于具有较高的电子迁移率，能够有效减小TFT(Thin Film Transistor，薄膜晶体管)的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，目前已成为液晶显示领域的研究热点。但是LTPS工艺复杂，制备阵列基板(Array基板)所需的光罩(Mask)的类型及数量较多，导致制造流程繁多，无法降低生产成本。因此如何减少LTPS工艺所使用的光罩的类型及数量，实为目前企业需要努力的目标。
发明内容
鉴于此，本发明实施例提供一种LTPS阵列基板及其制造方法，能够减少LTPS工艺所使用的光罩的类型及数量。
本发明一实施例提供一种LTPS阵列基板的制造方法，包括：在基体上形成LTPS阵列基板的薄膜晶体管的栅极；在包括栅极的基体上依次形成绝缘层、半导体层和第一正性光阻层，绝缘层的上表面为一平面；自基体背向栅极的一侧进行曝光以形成多晶硅层；在多晶硅层上形成薄膜晶体管的源极和漏极；在绝缘层和一部分的源极上形成像素电极；在由源极和漏极组成的源漏电极层上形成平坦钝化层，并在平坦钝化层内形成接触孔以暴露栅极、源极和漏极的表面，接触孔位于多晶硅层以外的区域；在平坦钝化层上形成透明电极层，使得透明电极层可通过接触孔与栅极、源极和漏极电连接。
其中，在包括栅极的基体上形成绝缘层之前，还在未被栅极覆盖的基体上形成缓冲层，且缓冲层的上表面和栅极的上表面构成一平面。
其中，在未被栅极覆盖的基体上形成缓冲层的步骤包括：在包括栅极的基体上依次形成缓冲层、负性光阻层；自基体背向栅极的一侧进行曝光，以除去位于栅极正上方的负性光阻层；除去位于栅极正上方的缓冲层，且保留未被栅极覆盖的基体上的缓冲层。
其中，在未被栅极覆盖的基体上形成缓冲层的步骤包括：在包括栅极的基体上依次形成缓冲层、第二正性光阻层；自基体朝向栅极的一侧进行曝光，以除去位于栅极正上方的第二正性光阻层；除去位于栅极正上方的缓冲层，且保留未被栅极覆盖的基体上的缓冲层。
其中，自基体背向栅极的一侧进行曝光以形成多晶硅层的步骤包括：自基体背向栅极的一侧进行曝光，以仅在对应于栅极的正上方的第一区域保留第一正性光阻层；向除第一区域之外的半导体层注入第一杂质离子；自基体背向栅极的一侧进行曝光，以在栅极的正上方形成第二区域的第一正性光阻层，第二区域小于第一区域；向除第二区域之外的半导体层注入第二杂质离子；除去第二区域的第一正性光阻层。
其中，除去第二区域的第一正性光阻层的步骤之后还包括：在多晶硅层上涂布光阻层并根据预定图案进行曝光；蚀刻去除预定图案以外的多晶硅层；除去剩余的光阻层。
其中，第一杂质离子和第二杂质离子分别为N+、N－型杂质离子。
其中，自基体背向栅极的一侧进行曝光以形成多晶硅层的步骤包括：自基体背向栅极的一侧进行曝光，以仅在对应于栅极的正上方的第一区域保留第一正性光阻层；向除第一区域之外的半导体层注入P型杂质离子；自基体背向栅极的一侧进行曝光，以在栅极的正上方形成第二区域的第一正性光阻层，第二区域小于第一区域；除去第二区域的第一正性光阻层。
本发明另一实施例提供一种LTPS阵列基板，包括：基体；栅极，位于基体上；依次形成于包括栅极的基体上的绝缘层、多晶硅层，其中绝缘层的上表面为一平面；源极和漏极，位于多晶硅层上；像素电极，位于绝缘层和一部分的源极上；平坦钝化层，位于由源极和漏极组成的源漏电极层上，平坦钝化层内形成接触孔以暴露栅极、源极和漏极的表面，接触孔位于多晶硅层以外的区域；透明电极层，位于平坦钝化层上且透明电极层可通过接触孔与栅极、源极和漏极电连接。
其中，LTPS阵列基板还包括缓冲层，缓冲层位于未被栅极覆盖的基体上，且缓冲层的上表面和栅极的上表面构成一平面。
本发明实施例的LTPS阵列基板及其制造方法，自基体背向栅极的一侧进行曝光，即利用不透光的栅极进行曝光以形成多晶硅层，在多晶硅层的制程中无需使用光罩，从而能够减少LTPS工艺所使用的光罩的类型及数量，简化制程并降低生产成本。
附图说明
图1是本发明的LTPS阵列基板一实施例的制造方法的流程图；
图2是本发明的制造方法中形成栅极的示意图；
图3是本发明的制造方法中形成绝缘层、半导体层和正性光阻层的示意图；
图4是本发明的制造方法中形成未图案化的多晶硅层的示意图；
图5是本发明的制造方法中形成图案化的多晶硅层的示意图；
图6是本发明的制造方法中形成源极和漏极的示意图；
图7是本发明的制造方法中形成像素电极的示意图；
图8是本发明的制造方法中形成透明电极层的第一剖视图；
图9是本发明的制造方法中形成平坦钝化层的示意图；
图10是本发明的制造方法中形成透明电极层的第二剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。
图1是本发明的LTPS阵列基板一实施例的制造方法的流程图。如图1所示，本实施例的制造方法包括以下步骤：
步骤11：在基体上形成LTPS阵列基板的薄膜晶体管的栅极。
如图2所示，基体21用于形成液晶显示面板的LTPS阵列基板，所述基体21可为玻璃基体、塑料基体或可挠式基体。
本实施例可以利用第一光罩对形成于基体21上的第一金属层进行曝光，并在曝光后进行显影、刻蚀等图案化制程以得到形成栅极22，其中可利用包含有磷酸、硝酸、醋酸以及去离子水的蚀刻液对第一金属层进行蚀刻，当然也可以采用干法蚀刻。
当然，本实施例还可以通过其他方式得到栅极22，例如采用化学气相沉积(Chemical vapor deposition，CVD)、等离子化学气相沉积(PlasmaEnhanced Chemical vapor deposition，PECVD)、溅射、真空蒸镀或低压化学气相沉积等方法直接在基体21上形成具有预定图案的栅极22。其中，第一金属层可由金属，例如铝、钼、钛、铬、铜，或金属氧化物，例如氧化钛，或金属的合金或其它导电材料构成。
步骤12：在包括栅极的基体上依次形成绝缘层、半导体层和正性光阻层，其中绝缘层的上表面为一平面。
结合图3所示，在形成绝缘层25、半导体层26和正性光阻层27之前，本实施例需要在未被栅极22覆盖的基体21上形成缓冲层(Bufferlayer)23，具体过程包括但不限于：
首先，在包括栅极22的基体21上依次形成缓冲层23、负性光阻层24。缓冲层23可以为氮化硅(SiNx)层、氧化硅(SiOx)层或者其他非导电材料的组合，缓冲层23可用于防止基体21内的杂质在后续工艺中向上扩散而影响之后形成的低温多晶硅层的品质，氮化硅层和氧化硅层可以采用化学气相沉积、等离子化学气相沉积形成、溅射、真空蒸镀或低压化学气相沉积等方法形成，但不限于此。
然后，自基体21背向栅极22的一侧进行曝光，位于栅极22正上方的负性光阻层24由于受到栅极22的遮挡而未曝光，因此可在显影时被灰化去除。
最后，剥离除去剩余的负性光阻层24，再通过刻蚀除去位于栅极22正上方的缓冲层23，从而保留未覆盖栅极22的缓冲层23。
本实施例形成缓冲层23的方式还可以为：
首先，在包括栅极22的基体21上依次形成缓冲层23、正性光阻层，相对形成于半导体层26上的正性光阻层27，此处的正性光阻层可理解为第二正性光阻层，则正性光阻层27为第一正性光阻层。然后，自基体21朝向栅极22的一侧进行曝光，以除去位于栅极22正上方的正性光阻层。最后，除去位于栅极21正上方的缓冲层23，且保留未被栅极22覆盖的基体21上的缓冲层23。
步骤13：自基体背向栅极的一侧进行曝光以形成多晶硅层。
结合图4所示，首先，自基体21背向栅极22的一侧进行曝光，位于栅极22上方的第一区域Q1的正性光阻层27由于受到栅极22的遮挡而未曝光，因此可在显影时被保留，且未被栅极22遮挡而被曝光的正性光阻层27在显影时可被灰化去除，从而仅仅在对应于栅极22的正上方的第一区域Q1中保留有正性光阻层27。
然后，向除第一区域Q1之外的半导体层26注入第一杂质离子，即对半导体层26进行传统意义上的重掺杂处理。
接着，自基体21背向栅极22的一侧进行曝光，本次曝光的强度大于形成第一区域Q1的正性光阻层27的曝光的强度，因此位于第一区域Q1的两端的正性光阻层27被除去，从而在栅极22的正上方形成第二区域Q2的正性光阻层27，其中第二区域Q2小于第一区域Q1。
进一步，向除第二区域Q2之外的半导体层26注入第二杂质离子，即对半导体层26进行传统意义上的轻掺杂处理。
最后，除去第二区域Q2的正性光阻层27。
本实施例的第一杂质离子可以为N+型杂质离子，对应地第二杂质离子为N－型杂质离子，但是当第一杂质离子为P+型杂质离子时无需掺杂第二杂质离子，即省略了轻掺杂处理的步骤。
在除去第二区域Q2的正性光阻层27之后，本实施例采用第二光罩对多晶硅层28进行曝光以形成预定图案，结合图5具体而言，在多晶硅层28上涂布光阻层29并进行曝光，而后蚀刻去除预定图案以外的多晶硅层28，并除去剩余的光阻层29。其中，在光阻层29为正性光阻层时，自基体21背向栅极22的一侧进行曝光；在光阻层29为负性光阻层时，自基体21朝向栅极22的一侧进行曝光。
步骤S14：在多晶硅层上形成薄膜晶体管的源极和漏极。
本实施例可以利用第三光罩经过曝光、显影、刻蚀得到如图6所示的薄膜晶体管的源极S和漏极D。
步骤S15：在绝缘层和一部分的源极上形成像素电极。
本实施例可以利用第四光罩经曝光、显影、刻蚀得到如图7所示的具有预定图案的像素电极30。
步骤S16：在由源极和漏极组成的源漏电极层上形成平坦钝化层，并在平坦钝化层内形成接触孔以暴露栅极、源极和漏极的表面，接触孔位于多晶硅层以外的区域。
步骤S17：在平坦钝化层上形成透明电极层，使得透明电极层可通过接触孔与栅极、源极和漏极电连接。
本实施例可以利用第五光罩经曝光、显影、刻蚀得到如图8和图9所示的平坦钝化层31。参阅图8所示，在薄膜晶体管以外的区域，平坦钝化层31具有接触孔O，接触孔O使得所述栅极22、源极S和漏极D的表面暴露出来，并与LTPS阵列基板的走线电连接，例如薄膜晶体管的栅极22与形成于基体21(阵列基板)上的栅极线对应电连接，薄膜晶体管的源极S与形成于阵列基板上的数据线对应电连接，栅极线和数据线垂直交叉形成像素电极33所在的像素显示区域。
本实施例可以利用第六光罩经曝光、显影、刻蚀得到如图10所示的透明电极层32，透明电极层32与像素电极30的可以采用相同的透明导电材质，以作为LTPS阵列基板的公共电极。
承上所述，本实施例自基体21背向栅极22的一侧进行曝光，即利用不透光的栅极22进行曝光以形成多晶硅层28，在多晶硅层28的制程中无需使用光罩，从而能够减少整个LTPS阵列面板所使用的光罩的类型及数量，简化制程并降低生产成本。
本发明实施例还提供一种具有图10所示LTPS阵列面板的液晶显示面板以及液晶显示器，与其具有相同的有益效果。
在此基础上，以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种LTPS阵列基板的制造方法，其特征在于，包括：
在基体上形成所述LTPS阵列基板的薄膜晶体管的栅极；
在包括所述栅极的所述基体上依次形成绝缘层、半导体层和第一正性光阻层，其中所述绝缘层的上表面为一平面；
自所述基体背向所述栅极的一侧进行曝光以形成多晶硅层；
在所述多晶硅层上形成所述薄膜晶体管的源极和漏极；
在所述绝缘层和一部分的所述源极上形成像素电极；
在由所述源极和所述漏极组成的源漏电极层上形成平坦钝化层，并在所述平坦钝化层内形成接触孔以暴露所述栅极、所述源极和所述漏极的表面，所述接触孔位于所述多晶硅层以外的区域；
在所述平坦钝化层上形成透明电极层，使得所述透明电极层可通过所述接触孔与所述栅极、所述源极和所述漏极电连接。
2.根据权利要求1所述的方法，其特征在于，在包括所述栅极的所述基体上形成所述绝缘层之前，所述方法还包括：
在未被所述栅极覆盖的所述基体上形成缓冲层，且所述缓冲层的上表面和所述栅极的上表面构成一平面。
3.根据权利要求2所述的方法，其特征在于，在未被所述栅极覆盖的所述基体上形成所述缓冲层的步骤包括：
在包括所述栅极的所述基体上依次形成缓冲层、负性光阻层；
自所述基体背向所述栅极的一侧进行曝光，以除去位于所述栅极正上方的所述负性光阻层；
除去位于所述栅极正上方的所述缓冲层，且保留未被所述栅极覆盖的所述基体上的所述缓冲层。
4.根据权利要求2所述的方法，其特征在于，在未被所述栅极覆盖的所述基体上形成所述缓冲层的步骤包括：
在包括所述栅极的所述基体上依次形成缓冲层、第二正性光阻层；
自所述基体朝向所述栅极的一侧进行曝光，以除去位于所述栅极正上方的所述第二正性光阻层；
除去位于所述栅极正上方的所述缓冲层，且保留未被所述栅极覆盖的所述基体上的所述缓冲层。
5.根据权利要求1所述的方法，其特征在于，所述自所述基体背向所述栅极的一侧进行曝光以形成多晶硅层的步骤包括：
自所述基体背向所述栅极的一侧进行曝光，以仅在对应于所述栅极的正上方的第一区域保留所述第一正性光阻层；
向除所述第一区域之外的所述半导体层注入第一杂质离子；
自所述基体背向所述栅极的一侧进行曝光，以在所述栅极的正上方形成第二区域的所述第一正性光阻层，所述第二区域小于所述第一区域；
向除所述第二区域之外的所述半导体层注入第二杂质离子；
除去所述第二区域的所述第一正性光阻层。
6.根据权利要求4所述的方法，其特征在于，所述除去所述第二区域的所述第一正性光阻层的步骤之后还包括：
在所述多晶硅层上涂布光阻层并根据预定图案进行曝光；
蚀刻去除所述预定图案以外的所述多晶硅层；
除去剩余的所述光阻层。
7.根据权利要求5所述的方法，其特征在于，所述第一杂质离子为N+型杂质离子，且所述第二杂质离子为N－型杂质离子。
8.根据权利要求1所述的方法，其特征在于，所述自所述基体背向所述栅极的一侧进行曝光以形成多晶硅层的步骤包括：
自所述基体背向所述栅极的一侧进行曝光，以仅在对应于所述栅极的正上方的第一区域保留所述第一正性光阻层；
向除所述第一区域之外的所述半导体层注入P型杂质离子；
自所述基体背向所述栅极的一侧进行曝光，以在所述栅极的正上方形成第二区域的所述第一正性光阻层，所述第二区域小于所述第一区域；
除去所述第二区域的所述第一正性光阻层。
9.一种LTPS阵列基板，其特征在于，所述LTPS阵列基板包括：
基体；
栅极，位于所述基体上；
依次形成于包括所述栅极的所述基体上的绝缘层、多晶硅层，其中所述绝缘层的上表面为一平面；
源极和漏极，位于所述多晶硅层上；
像素电极，位于所述绝缘层和一部分的所述源极上；
平坦钝化层，位于由所述源极和所述漏极组成的源漏电极层上，所述平坦钝化层内形成接触孔以暴露所述栅极、所述源极和所述漏极的表面，所述接触孔位于所述多晶硅层以外的区域；
透明电极层，位于所述平坦钝化层上且所述透明电极层可通过所述接触孔与所述栅极、所述源极和所述漏极电连接。
10.根据权利要求9所述的LTPS阵列基板，其特征在于，所述LTPS阵列基板还包括缓冲层，所述缓冲层位于未被所述栅极覆盖的所述基体上，且所述缓冲层的上表面和所述栅极的上表面构成一平面。
CN201510310588.5A 2015-06-08 2015-06-08 Ltps阵列基板及其制造方法 Active CN104882415B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201510310588.5A CN104882415B (zh) 2015-06-08 2015-06-08 Ltps阵列基板及其制造方法
US14/760,750 US9893096B2 (en) 2015-06-08 2015-06-17 LTPS array substrate and method for producing the same
PCT/CN2015/081634 WO2016197399A1 (zh) 2015-06-08 2015-06-17 Ltps阵列基板及其制造方法
US15/863,993 US10529750B2 (en) 2015-06-08 2018-01-08 LTPS array substrate and method for producing the same
US15/863,991 US10170506B2 (en) 2015-06-08 2018-01-08 LTPS array substrate and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510310588.5A CN104882415B (zh) 2015-06-08 2015-06-08 Ltps阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN104882415A true CN104882415A (zh) 2015-09-02
CN104882415B CN104882415B (zh) 2019-01-04

Family

ID=53949855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510310588.5A Active CN104882415B (zh) 2015-06-08 2015-06-08 Ltps阵列基板及其制造方法

Country Status (3)

Country Link
US (3) US9893096B2 (zh)
CN (1) CN104882415B (zh)
WO (1) WO2016197399A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185743A (zh) * 2015-10-09 2015-12-23 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制备方法
WO2017054258A1 (zh) * 2015-09-30 2017-04-06 深圳市华星光电技术有限公司 Tft阵列基板的制备方法、tft阵列基板及显示装置
WO2017173727A1 (zh) * 2016-04-05 2017-10-12 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
CN110085600A (zh) * 2018-01-25 2019-08-02 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法、tft阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885527A (zh) * 2005-06-23 2006-12-27 三星Sdi株式会社 薄膜晶体管及有机发光显示装置的制造方法
US20110175088A1 (en) * 2010-01-18 2011-07-21 Jong In Kim Thin-Film Transistor Substrate and Method of Fabricating the Same
US20120161144A1 (en) * 2010-12-23 2012-06-28 Seung Ki Joo Polysilicon thin film transistor having trench type copper bottom gate structure and method of making the same
CN102709284A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP2004356287A (ja) * 2003-05-28 2004-12-16 Shimada Phys & Chem Ind Co Ltd 基板処理装置
JP2007333808A (ja) * 2006-06-12 2007-12-27 Mitsubishi Electric Corp アクティブマトリクス表示装置
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
KR20120044042A (ko) * 2010-10-27 2012-05-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101283009B1 (ko) * 2011-05-26 2013-07-05 주승기 전기 도금장치 및 전기 도금방법
US8883572B2 (en) 2011-05-27 2014-11-11 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
US9395418B2 (en) * 2011-06-13 2016-07-19 Methode Electronics, Inc. System and method for determining the state of health of electrochemical battery cells
KR20130078666A (ko) * 2011-12-30 2013-07-10 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
WO2014092116A1 (ja) * 2012-12-12 2014-06-19 シャープ株式会社 液晶表示パネル、液晶表示装置、液晶表示パネルの製造方法
JP5557304B1 (ja) * 2013-09-26 2014-07-23 国立大学法人東北大学 有機半導体素子及びそれを備えたｃｍｉｓ半導体装置
CN103489876B (zh) * 2013-09-27 2016-07-06 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9608008B2 (en) * 2014-02-21 2017-03-28 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
CN104882485A (zh) * 2015-03-30 2015-09-02 深超光电（深圳）有限公司 薄膜晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885527A (zh) * 2005-06-23 2006-12-27 三星Sdi株式会社 薄膜晶体管及有机发光显示装置的制造方法
US20110175088A1 (en) * 2010-01-18 2011-07-21 Jong In Kim Thin-Film Transistor Substrate and Method of Fabricating the Same
US20120161144A1 (en) * 2010-12-23 2012-06-28 Seung Ki Joo Polysilicon thin film transistor having trench type copper bottom gate structure and method of making the same
CN102709284A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017054258A1 (zh) * 2015-09-30 2017-04-06 深圳市华星光电技术有限公司 Tft阵列基板的制备方法、tft阵列基板及显示装置
CN105185743A (zh) * 2015-10-09 2015-12-23 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制备方法
CN105185743B (zh) * 2015-10-09 2018-05-08 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制备方法
WO2017173727A1 (zh) * 2016-04-05 2017-10-12 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法
CN110085600A (zh) * 2018-01-25 2019-08-02 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法、tft阵列基板及其制备方法

Also Published As

Publication number Publication date
US20170141138A1 (en) 2017-05-18
US10529750B2 (en) 2020-01-07
WO2016197399A1 (zh) 2016-12-15
US9893096B2 (en) 2018-02-13
US20180130832A1 (en) 2018-05-10
US10170506B2 (en) 2019-01-01
CN104882415B (zh) 2019-01-04
US20180130831A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
CN105702623B (zh) Tft阵列基板的制作方法
CN102651343B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2016201609A1 (zh) 金属氧化物薄膜晶体管、显示面板及两者的制备方法
CN104900654A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105390443B (zh) Tft基板的制作方法
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN107799466B (zh) Tft基板及其制作方法
CN104867870A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN109872973A (zh) 一种阵列基板及其制造方法
CN108550625A (zh) 一种薄膜晶体管及其制作方法
US10170506B2 (en) LTPS array substrate and method for producing the same
CN105304500A (zh) N型tft的制作方法
CN109166802A (zh) Ltps阵列基板及其制造方法、显示面板
KR20140025577A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN105097827A (zh) Ltps阵列基板及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN109037151B (zh) 一种阵列基板的制备方法
CN103700626B (zh) 一种阵列基板的制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Area B, 1st floor, Huiye Science Park, sightseeing Road, Tangjia community, Gongming office, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Patentee after: Wuhan China Star Optoelectronics Technology Co.,Ltd.

Address before: Area B, 1st floor, Huiye Science Park, sightseeing Road, Tangjia community, Gongming office, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

Patentee before: Wuhan China Star Optoelectronics Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder