CN105374749B - 一种薄膜晶体管及其制造方法 - Google Patents
一种薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN105374749B CN105374749B CN201510736917.2A CN201510736917A CN105374749B CN 105374749 B CN105374749 B CN 105374749B CN 201510736917 A CN201510736917 A CN 201510736917A CN 105374749 B CN105374749 B CN 105374749B
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- light shield
- insulating layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000003139 buffering effect Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005224 laser annealing Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000011514 reflex Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 153
- 239000013078 crystal Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000011734 sodium Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制造方法，该方法包括以下步骤：提供一基板；在基板上形成第一缓冲层，在第一缓冲层上形成遮光层；在遮光层上形成第二缓冲层；在第二缓冲层上形成多晶硅层；通过第一道光罩工序对多晶硅层、第二缓冲层和遮光层进行刻蚀，以一次性形成遮光图案、缓冲图案和多晶硅图案。与现有技术相比，本发明能够节省制造时的工序，从而降低成本，而且进一步使得遮光图案与多晶硅图案的宽度相同，改善了显示效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制造方法。
背景技术
在小尺寸、高分辨率的显示器中，低温多晶硅(Low Temperature Poly-Silicon，LTPS)液晶显示器由于高迁移率、性能稳定、能够节省空间及降低驱动电路成本等特点已经得到了广泛的应用。
现有技术中LTPS液晶显示器中像素单元的薄膜晶体管(TFT)层别结构很多，制作非常复杂。如在薄膜晶体管中需要先设置遮光图案，且该遮光图案的宽度需大于薄膜晶体管中沟道(多晶硅图案)的宽度，才能保证沟道受到光源的影响较小，以使得电路稳定。但是设置遮光图案不仅需要光罩工序将遮光层进行刻蚀以图案化，而且遮光图案还需与后续的沟道进行对位操作，此时需要对多晶硅层也进行光罩工序以形成合适位置的多晶硅图案，使得制作流程复杂，此外遮光图案的存在还会影响像素单元的开口率，进而降低显示效果。
综上，现有技术设置的遮光图案不仅使得薄膜晶体管的制作工序复杂还影响显示效果。
发明内容
本发明主要解决的技术问题是提供一种薄膜晶体管及其制造方法，能够节省制造时的工序，从而降低成本，而且进一步使得遮光图案与多晶硅图案的宽度相同，改善了显示效果。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种薄膜晶体管的制造方法，该方法包括以下步骤：提供一基板；在基板上形成第一缓冲层，第一缓冲层为氮化硅缓冲层；在第一缓冲层上形成遮光层,遮光层为金属遮光层；在遮光层上形成第二缓冲层，第二缓冲层为氧化硅缓冲层；在第二缓冲层上形成非晶硅层；对非晶硅层进行激光退火，以形成多晶硅层，其中，在对非晶硅层进行激光退火时，部分激光能量穿过其下方的第二缓冲层，并经由金属遮光层反射至所述非晶硅层；通过第一道光罩工序对多晶硅层、第二缓冲层和遮光层进行刻蚀，以一次性形成遮光图案、缓冲图案和多晶硅图案，在多晶硅图案上通过第二道光罩工序和掺杂工序在所述多晶硅图案上形成本征区域和位于所述本征区域两侧的掺杂区域。掺杂区域包括轻掺杂区域和重掺杂区域，轻掺杂区域位于本征区域与所述重掺杂区域中间，所述轻掺杂区域和所述重掺杂区域是通过离子注入或扩散的方式而形成，所述轻掺杂区域与所述重掺杂区域离子注入或扩散的剂量不同,其中，所述重掺杂区域和所述轻掺杂区域在相同的光罩工序中同时实现，且所述第二道光罩工序中的光罩为半调掩膜。
其中，该制造方法进一步包括：在多晶硅图案上形成第一绝缘层；在第一绝缘层上依次形成栅极图案和第二绝缘层；在第二绝缘层上形成通孔；在第二绝缘层上形成源极图案和漏极图案，其中源极图案或漏极图案通过通孔与多晶硅图案电连接。
其中，在第一绝缘层上依次形成栅极图案、第二绝缘层的步骤进一步包括：在第一绝缘层上形成栅极层；通过第三道光罩工序对栅极层进行图案化，以形成栅极图案；在栅极图案上形成第二绝缘层。
其中，在栅极图案上形成第二绝缘层的步骤进一步包括：在栅极图案上依次形成氧化硅绝缘层和氮化硅绝缘层。
其中，在第二绝缘层上形成通孔的步骤进一步包括：通过第四道光罩工序分别在第二绝缘层对应掺杂区域的位置形成通孔。
其中，在第二绝缘层上形成源极图案和漏极图案的步骤包括：在带有通孔的第二绝缘层上进一步形成导电层，并通过第五道光罩工序对导电层进行图案化，以在通孔的位置形成源极图案和漏极图案。
本发明的有益效果是：本发明通过在基板上依次形成第一缓冲层、遮光层、第二缓冲层和多晶硅层，然后通过第一道光罩工序对多晶硅层、第二缓冲层和遮光层进行刻蚀，以一次性形成遮光图案、缓冲图案和多晶硅图案。与现有需要将遮光层通过光罩工序进行图案化形成遮光图案，多晶硅层也通过光罩工序进行图案化形成多晶硅图案的技术相比，本发明不仅能够节省制造时的工序，从而降低成本，而且进一步使得遮光图案与多晶硅图案的宽度相同，改善了显示效果。
附图说明
图1是本发明提供的一种薄膜晶体管的制造方法一实施方式的流程示意图；
图2是图1中每个步骤对应的制程示意图；
图3是本发明提供的薄膜晶体管一实施方式的结构示意图。
具体实施方式
请参阅图1和图2，图1是本发明提供的一种薄膜晶体管的制造方法一实施方式的流程示意图；图2是图1中每个步骤对应的制程示意图。结合图1和图2所示，该制造方法包括以下步骤：
S1：提供一基板11。
其中，基板11可选为玻璃基板或塑料基板。进一步的，在提供基板11的同时，将基板11通过清洗或和磨砂等操作去除基板11表面的杂质，可选再通过烘干工序将基板11烘干，以提供一干净的基板11。
S2：在基板11上形成第一缓冲层12。
其中，第一缓冲层12可选采用沉积或涂布的方式形成，如采用物理气相沉积(PVD)、化学气相沉积(CVD)设备或涂布机将第一缓冲层120的材料沉积或涂布形成一薄层。
S3：在第一缓冲层12上形成遮光层130。
其中，遮光层130可选是金属遮光层，其作用是为了减少漏光，实现光屏蔽。合适的金属材料选自但不限于钼(Mo)、铬(Cr)、钛(Ti)、铝(Al)或由上述至少两种金属材料组成的合金。
S4：在遮光层130上形成第二缓冲层140。
其中，可以理解的是，第二缓冲层140也可选采用沉积或涂布的方式形成，如采用物理气相沉积(PVD)、化学气相沉积(CVD)设备或涂布机将第二缓冲层130的材料沉积或涂布形成一薄层。
S5：在第二缓冲层140上形成多晶硅层150。
其中，多晶硅层150为薄膜晶体管的有源层，其结晶性能影响薄膜晶体管的迁移率。
该步骤进一步包括：在第二缓冲层140上形成一非晶硅层(图2中未示出，其与多晶硅层150具有相同的层位置)；对非晶硅层进行激光退火，以形成多晶硅层150。
其中，对非晶硅层进行激光退火，以形成多晶硅层150具体是对非晶硅层进行准分子激光退火(ELA)完成结晶。
其中，在对非晶硅层进行激光退火时，部分激光能量能够穿过其下方的第二缓冲层140，经由金属遮光层130反射至非晶硅层，使得非晶硅层具有保温的效果，能够提高非晶硅层的结晶效率和结晶度，以得到晶粒更大、晶界更少的多晶硅层150，从而增强了该层的迁移率，同时也减少晶界对漏电流的影响，进而能够提高薄膜晶体管的性能。
S6：通过第一道光罩工序对多晶硅层150、第二缓冲层140和遮光层130进行刻蚀，以一次性形成遮光图案13、缓冲图案14和多晶硅图案15。
其中，第一道光罩工序的过程包括，先在多晶硅层150上涂布光阻，将第一光罩(具有与多晶硅图案15相同或互补的图案)置于光阻上，然后进行曝光和显影以形成与多晶硅图案15相同的光阻图案，最后对光阻图案进行刻蚀，具体的是依次对多晶硅层150、第二缓冲层140和遮光层130进行刻蚀，再去除光阻，以露出多晶硅图案15、缓冲图案14和遮光图案13。
其中，后文所述的其他道光罩工序，如无特别说明，都可以使用本步骤所述的光罩工序，即先对需要刻蚀的层上光阻，然后放置光罩进行曝光和显影以形成需要的光阻图案，最后对光阻图案进行刻蚀，并去除光阻以形成需要的图案。本发明中，不对光罩的原理作具体的限制。
其中，由于多晶硅层150、第二缓冲层140和遮光层130是通过相同的光罩工序进行刻蚀，因此遮光图案13、缓冲图案14和多晶硅图案15是一次性形成，其具有相同的宽度。而遮光图案13与多晶硅图案15的宽度相同，不仅不影响遮光图案13对薄膜晶体管的遮光效果，而且又实现了多晶硅图案15与遮光图案13的对位，减少了现有技术中将多晶硅图案15与遮光图案13对位偏移的制程，同时还减少了对像素单元开口率的影响，改善了显示效果。
其中，第一缓冲层12为氮化硅(SiNx)缓冲层，主要用于阻隔基板11中的离子如钠(Na)、钾(K)离子扩展进而影响薄膜晶体管的性能。第二缓冲层140为氧化硅(SiOx)缓冲层，其与多晶硅层150具有良好的附着力。
进一步的，该制造方法还包括以下步骤：
S7：在多晶硅图案15上形成第一绝缘层16；
其中，第一绝缘层16作为栅极绝缘层(GI)，合适的材料为氧化硅(SiOx)绝缘材料。
其中，在步骤S6之后以及本步骤之前，该制造方法进一步包括以下步骤：
在多晶硅图案15上通过第二道光罩工序和掺杂工序在多晶硅图案15上形成本征区域151和位于本征区域151两侧的掺杂区域。
在其他实施方式中，在本步骤之后即在多晶硅图案15上形成栅极绝缘层16之后，进行上述的第二道光罩工序和掺杂工序以在多晶硅图案15上形成本征区域151和位于本征区域151两侧的掺杂区域。
其中，本征区域151两侧的掺杂区域为重掺杂区域152，其具体是通过离子(磷离子，P+)注入或扩散的方式对该区域进行N+重掺杂。重掺杂区域152能够和后续形成的源极图案20和漏极图案21形成欧姆接触。
在其他实施方式中，为了降低薄膜晶体管的关态电流(Ioff)，进一步可选在本征区域151与重掺杂区域152之间形成轻掺杂区域153，其是通过离子(磷离子，P+)注入或扩散的方式对该区域进行N-轻掺杂而形成，其与上述重掺杂区域153离子注入或扩散的剂量不同。
其中，重掺杂区域152和轻掺杂区域153可选在相同的光罩工序中同时实现，此时需要第二道光罩工序中的光罩为半调掩膜，其经过曝光和显影后在对应重掺杂区域152、轻掺杂区域153和本征区域151具有各不相同的光阻。
在其他实施方式中，轻掺杂区域153可选在后续形成栅极图案17之后，以栅极图案17为掩膜采用自对准的方式再次通过掺杂工序在多晶硅图案15上形成。
S8：在第一绝缘层16上依次形成栅极图案17和第二绝缘层18；
其中，栅极图案17是导电材料，合适的材料选自但不限于是金属材料；第二绝缘层18是层间介质层(Inter-level Dielectric，ILD)。
其中，该步骤进一步包括：在第一绝缘层16上形成栅极层170；通过第三道光罩工序对栅极层170进行图案化，以形成栅极图案17，栅极图案17位于本征区域151的正上方；在栅极图案17上形成第二绝缘层18。
其中，在栅极图案17上形成第二绝缘层18进一步包括：在栅极图案17上依次形成氧化硅(SiOx)绝缘层181和氮化硅(SiNx)绝缘层182。即第二绝缘层18包括两层绝缘层，分别为氧化硅(SiOx)绝缘层181和氮化硅(SiNx)绝缘层182。
S9：在第二绝缘层18上形成通孔19。
其中，该步骤的具体实现步骤为：通过第四道光罩工序分别在第二绝缘层18对应掺杂区域具体是重掺杂区域152的位置形成通孔19。
S10：在第二绝缘层18上形成源极图案20和漏极图案21，其中源极图案20和漏极图案21通过通孔19与多晶硅图案15电连接。
其中，源极图案20和漏极图案21为导电材料，适合的材料选自但不限于是透明导电材料，如氧化铟锡(ITO)、掺铝氧化锌(AZO)等材料。
本步骤的具体实施步骤为：在带有通孔19的第二绝缘层18上进一步形成导电层200，并通过第五道光罩工序对导电层200进行图案化，以在通孔19的位置形成源极图案21和漏极图案21。
进一步的，该制造方法还可包括制备平坦层(PLN)、彩膜背镀导电层(BITO)、钝化层(PV)、像素电极图案和公共电极图案的步骤，以实现完整的LTPS中像素单元的制作，该类步骤与现有技术相同，此处不再赘述。
请参阅图3，图3是本发明提供的薄膜晶体管一实施方式的结构示意图。其中，该薄膜晶体管是由前文所述的制造方法制成。如图3所示，该薄膜晶体管30具有与图2所示的薄膜晶体管相同的结构并以相同的标记进行标示，其包括基板11、依次设置在基板11上的第一缓冲层12、遮光图案13、缓冲图案14和多晶硅图案15，其中遮光图案13、缓冲图案14和多晶硅图案15由同一道光罩工序形成。
其中，基板11可选是玻璃基板或塑料基板；遮光图案13是金属遮光材料；缓冲图案14是氧化硅(SiOx)材料；多晶硅图案15包括本征区域151和位于本征区域151两侧的掺杂区域，该掺杂区域可选是重掺杂区域152或和重掺杂区域152与本征区域151之间的轻掺杂区域153。
其中，为了阻隔基板11中的离子如钠(Na)、钾(K)离子向多晶硅图案15的扩散，在基板11和遮光图案13之间设有的第一缓冲层12为氮化硅(SiNx)材料。
进一步的，该薄膜晶体管30进一步包括设置在多晶硅图案15上的第一绝缘层16、栅极图案17、第二绝缘层18、源极图案20和漏极图案21，其中第二绝缘层18上设有通孔19，源极图案20和漏极图案21通过通孔19与多晶硅图案14电连接。
具体的，栅极图案17位于多晶硅图案15中本征区域151的正上方，通孔19对应多晶硅图案15中重掺杂区域153的位置，使得源极图案20和漏极图案21通过通孔19与重掺杂区域153欧姆接触。
其中，第二绝缘层18包括依次设于栅极图案17上氧化硅(SiOx)绝缘层181和氮化硅(SiNx)绝缘层182。
区别于现有技术，本发明提供的薄膜晶体管及其制造方法通过在基板上依次形成第一缓冲层、遮光层、第二缓冲层和多晶硅层，然后通过第一道光罩工序对多晶硅层、第二缓冲层和遮光层进行刻蚀，以一次性形成遮光图案、缓冲图案和多晶硅图案。与现有需要将遮光层通过光罩工序进行图案化形成遮光图案，多晶硅层也通过光罩工序进行图案化形成多晶硅图案的技术相比，本发明的遮光图案、缓冲图案和多晶硅图案是一次性形成，其具有相同的宽度，不仅不影响遮光图案对薄膜晶体管的遮光效果，而且又实现了多晶硅图案与遮光图案的对位，减少了现有技术中将多晶硅图案与遮光图案对位偏移的制程，同时还减少了对像素单元开口率的影响，改善了显示效果；此外在对非晶硅层进行激光退火时，部分激光能量能够穿过其下方的第一缓冲层，经由金属遮光层反射至非晶硅层，使得非晶硅层具有保温的效果，能够提高非晶硅层的结晶效率和结晶度，以得到晶粒更大、晶界更少的多晶硅层，从而增强了该层的迁移率，同时也减少晶界对漏电流的影响，提高薄膜晶体管的性能。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种薄膜晶体管的制造方法，其特征在于，所述制造方法包括以下步骤：
提供一基板；
在所述基板上形成第一缓冲层，所述第一缓冲层为氮化硅缓冲层；
在所述第一缓冲层上形成遮光层,所述遮光层为金属遮光层；
在所述遮光层上形成第二缓冲层，所述第二缓冲层为氧化硅缓冲层；
在所述第二缓冲层上形成非晶硅层；
对所述非晶硅层进行激光退火，以形成多晶硅层，其中，在对所述非晶硅层进行激光退火时，部分激光能量穿过其下方的第二缓冲层，并经由所述金属遮光层反射至所述非晶硅层；通过第一道光罩工序对所述多晶硅层、所述第二缓冲层和所述遮光层进行刻蚀，以一次性形成遮光图案、缓冲图案和多晶硅图案；
在所述多晶硅图案上通过第二道光罩工序和掺杂工序在所述多晶硅图案上形成本征区域和位于所述本征区域两侧的掺杂区域，所述掺杂区域包括轻掺杂区域和重掺杂区域，所述轻掺杂区域位于所述本征区域与所述重掺杂区域中间，所述轻掺杂区域和所述重掺杂区域是通过离子注入或扩散的方式而形成，所述轻掺杂区域与所述重掺杂区域离子注入或扩散的剂量不同,其中，所述重掺杂区域和所述轻掺杂区域在相同的光罩工序中同时实现，且所述第二道光罩工序中的光罩为半调掩膜。
2.根据权利要求1所述的制造方法，其特征在于，所述制造方法进一步包括：
在所述多晶硅图案上形成第一绝缘层；
在所述第一绝缘层上依次形成栅极图案和第二绝缘层；
在所述第二绝缘层上形成通孔；
在所述第二绝缘层上形成源极图案和漏极图案，其中所述源极图案和所述漏极图案通过所述通孔与所述多晶硅图案电连接。
3.根据权利要求2所述的制造方法，其特征在于，在所述第一绝缘层上依次形成栅极图案、第二绝缘层的步骤进一步包括：
在所述第一绝缘层上形成栅极层；
通过第三道光罩工序对所述栅极层进行图案化，以形成所述栅极图案；
在所述栅极图案上形成所述第二绝缘层。
4.根据权利要求3所述的制造方法，其特征在于，所述在所述栅极图案上形成所述第二绝缘层的步骤进一步包括：
在所述栅极图案上依次形成氧化硅绝缘层和氮化硅绝缘层。
5.根据权利要求2所述的制造方法，其特征在于，所述在所述第二绝缘层上形成通孔的步骤进一步包括：
通过第四道光罩工序分别在所述第二绝缘层对应所述掺杂区域的位置形成所述通孔。
6.根据权利要求5所述的制造方法，其特征在于，所述在所述第二绝缘层上形成源极图案和漏极图案的步骤包括：
在带有通孔的所述第二绝缘层上进一步形成导电层，并通过第五道光罩工序对所述导电层进行图案化，以在所述通孔的位置形成所述源极图案和所述漏极图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510736917.2A CN105374749B (zh) | 2015-11-03 | 2015-11-03 | 一种薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510736917.2A CN105374749B (zh) | 2015-11-03 | 2015-11-03 | 一种薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374749A CN105374749A (zh) | 2016-03-02 |
| CN105374749B true CN105374749B (zh) | 2019-04-02 |
Family
ID=55376812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510736917.2A Active CN105374749B (zh) | 2015-11-03 | 2015-11-03 | 一种薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105374749B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106773431A (zh) * | 2017-04-01 | 2017-05-31 | 京东方科技集团股份有限公司 | 液晶显示器结构及其制作方法 |
| CN108807418A (zh) * | 2017-04-28 | 2018-11-13 | 京东方科技集团股份有限公司 | 显示基板及其制造方法和显示装置 |
| CN107331668A (zh) * | 2017-06-09 | 2017-11-07 | 武汉华星光电技术有限公司 | 一种tft基板及制作方法 |
| CN108198861A (zh) * | 2017-12-28 | 2018-06-22 | 武汉华星光电技术有限公司 | 薄膜晶体管 |
| CN111627929B (zh) * | 2020-05-25 | 2023-05-02 | 武汉华星光电技术有限公司 | 高穿透性液晶显示面板及制备方法 |
| CN112542470A (zh) * | 2020-12-04 | 2021-03-23 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN104779300A (zh) * | 2015-04-16 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制作方法和显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW594336B (en) * | 2002-01-30 | 2004-06-21 | Sanyo Electric Co | Semiconductor display device, method for making the same, and active matrix type display device |
| KR101282897B1 (ko) * | 2008-07-08 | 2013-07-05 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 |
-
2015
- 2015-11-03 CN CN201510736917.2A patent/CN105374749B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101022085A (zh) * | 2007-03-12 | 2007-08-22 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| CN104779300A (zh) * | 2015-04-16 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105374749A (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| JP5775253B2 (ja) | 薄膜トランジスタ基板とその製造方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN105489552B (zh) | Ltps阵列基板的制作方法 | |
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| CN102543864B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN102651337A (zh) | 一种多晶硅tft阵列基板的制造方法 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US20160254298A1 (en) | Array Substrate, Manufacturing Method Thereof, and Display Device | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| WO2016201609A1 (zh) | 金属氧化物薄膜晶体管、显示面板及两者的制备方法 | |
| CN104867870A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN104979215B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN105280716B (zh) | 薄膜晶体管的制造方法 | |
| CN105097552A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| WO2013086909A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105390443A (zh) | Tft基板的制作方法 | |
| CN107331668A (zh) | 一种tft基板及制作方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN103928472A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN106601754A (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |