CN105489552B - Ltps阵列基板的制作方法 - Google Patents

Ltps阵列基板的制作方法 Download PDF

Info

Publication number
CN105489552B
CN105489552B CN201610060729.7A CN201610060729A CN105489552B CN 105489552 B CN105489552 B CN 105489552B CN 201610060729 A CN201610060729 A CN 201610060729A CN 105489552 B CN105489552 B CN 105489552B
Authority
CN
China
Prior art keywords
layer
polysilicon layer
polysilicon
type
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610060729.7A
Other languages
English (en)
Other versions
CN105489552A (zh
Inventor
贺超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610060729.7A priority Critical patent/CN105489552B/zh
Publication of CN105489552A publication Critical patent/CN105489552A/zh
Priority to US15/115,692 priority patent/US9935137B2/en
Priority to PCT/CN2016/083563 priority patent/WO2017128575A1/zh
Application granted granted Critical
Publication of CN105489552B publication Critical patent/CN105489552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种LTPS阵列基板的制作方法，通过采用一道半色调光罩将NMOS区的第一多晶硅层的N型重掺杂与沟道掺杂、及PMOS区的第二多晶硅层的P型重掺杂这三道原本需要三道光罩的制程整合到一道光罩制程中，节省两道曝光制程，大大提升曝光产能，同时节省了两张光罩的制作成本，可有效降低LTPS阵列基板的制作成本，制得的LTPS阵列基板具有良好的电学性能。

Description

LTPS阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种LTPS阵列基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin Film Transistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成。
低温多晶硅(Low Temperature Poly Silicon，LTPS)是广泛用于中小电子产品中的一种液晶显示技术。传统的非晶硅材料的电子迁移率约0.5-1.0cm2/V.S，而低温多晶硅的电子迁移率可达30-300cm2/V.S。因此，低温多晶硅液晶显示器具有高解析度、反应速度快、高开口率等诸多优点。
但是另一方面，由于LTPS半导体器件的体积小、集成度高，所以整个LTPS阵列基板的制备工艺复杂，生产成本较高。
如图1-6所示，为现有的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)LTPS阵列基板的制作方法，包括如下步骤：
步骤1、如图1所示，提供一基板100，在所述基板100上定义出NMOS(Negativechannel Metal Oxide Semiconductor，N型金属氧化物半导体)区与PMOS(Positivechannel Metal Oxide Semiconductor，P型金属氧化物半导体)区；在所述基板100上沉积第一金属层，采用光刻制程对所述第一金属层进行图形化处理，得到位于NMOS区的遮光(Light Shield)层200；
步骤2、如图2所示，在所述基板100上依次沉积缓冲层300与非晶硅(a-Si)层，通过准分子激光退火工艺(ELA)将所述非晶硅(a-Si)层转化为多晶硅(poly-Si)层，采用光刻制程对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层410、及位于PMOS区的第二多晶硅层420；
步骤3、如图3所示，在所述第一多晶硅层410、第二多晶硅层420、及缓冲层300上涂布第一光阻层510，利用光罩对第一光阻层510进行曝光、显影后，对NMOS区的第一多晶硅层410进行沟道(Channel)掺杂；
步骤4、如图4所示，在所述第一多晶硅层410、第二多晶硅层420、及缓冲层300上涂布第二光阻层520，利用光罩对第二光阻层520进行曝光、显影后，对NMOS区的第一多晶硅层410的两端进行N型重掺杂；
步骤5、如图5所示，在所述第一多晶硅层410、第二多晶硅层420、及缓冲层300上依次沉积栅极绝缘层600和第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层410与第二多晶硅层420上方的第一栅极710与第二栅极720；以第一栅极710为掩模对所述第一多晶硅层410进行N型轻掺杂；
步骤6、如图6所示，在所述第一栅极710、第二栅极720、及栅极绝缘层600上涂布第三光阻层800，利用光罩对第三光阻层800进行曝光、显影后，对所述第二多晶硅层420的两侧进行P型重掺杂；
步骤7、在所述第一栅极710、第二栅极720、及栅极绝缘层600上依次制作层间绝缘层、源漏极层、平坦化层、公共电极层、钝化保护层、及像素电极层等结构。
上述LTPS阵列基板的制作方法中，NMOS区的第一多晶硅层410的沟道掺杂与N型重掺杂、及PMOS区的第二多晶硅层420的P型重掺杂这三道制程均需要使用光刻工艺进行掺杂，共需要三道光罩，制程繁琐且生产成本高，因此，有必要提供一种LTPS阵列基板的制作方法，以解决该技术问题。
发明内容
本发明的目的在于提供一种LTPS阵列基板的制作方法，可有效降低LTPS阵列基板的制作成本，且制得的LTPS阵列基板具有良好的电学性能。
为实现上述目的，本发明提供一种LTPS阵列基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上定义出NMOS区与PMOS区，在所述基板上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的遮光层；
步骤2、在所述遮光层、及基板上形成缓冲层，在所述缓冲层上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层、及位于PMOS区的第二多晶硅层；
步骤3、在所述第一多晶硅层、第二多晶硅层、及缓冲层上涂布光阻层，采用一道半色调光罩对所述光阻层进行曝光、显影后，在所述光阻层上形成对应于所述第二多晶硅层两端的第一通孔，暴露出所述第二多晶硅层的两端，同时在所述光阻层上形成对应于所述第一多晶硅层两端的第一凹槽；以所述光阻层为掩模，对所述第二多晶硅层的两端进行P型重掺杂，得到两P型重掺杂区，所述第二多晶硅层上位于两P型重掺杂区之间的区域形成第二沟道区；
采用干蚀刻制程对所述光阻层进行灰化，减薄所述光阻层的厚度，使得第一凹槽转化为第二通孔，暴露出所述第一多晶硅层的两端，以所述光阻层为掩模，对所述第一多晶硅层的两端进行N型重掺杂，得到两N型重掺杂区；
采用光阻剥离制程将剩余的光阻层完全剥离，暴露出第一多晶硅层与第二多晶硅层，对所述第一多晶硅层、及第二多晶硅层进行P型轻掺杂，以实现对所述第一多晶硅层的沟道掺杂。
所述LTPS阵列基板的制作方法还包括如下步骤：
步骤4、在所述第一多晶硅层、第二多晶硅层、及缓冲层上沉积栅极绝缘层，在所述栅极绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层与第二多晶硅层上方的第一栅极与第二栅极；
以所述第一栅极为光罩对所述第一多晶硅层进行N型轻掺杂，得到分别位于两N型重掺杂区内侧的两N型轻掺杂区，所述第一多晶硅层上位于两N型轻掺杂区之间的区域形成第一沟道区；
步骤5、在所述第一栅极、第二栅极、及栅极绝缘层上沉积层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到位于所述N型重掺杂区上方的第一过孔及位于所述P型重掺杂区上方的第二过孔；
步骤6、在所述层间绝缘层上沉积第三金属层，对所述第三金属层进行图形化处理，得到第一源极、第一漏极、第二源极、第二漏极，所述第一源极、第一漏极分别通过第一过孔与N型重掺杂区相接触，所述第二源极、第二漏极分别通过第二过孔与P型重掺杂区相接触；
步骤7、在所述第一源极、第一漏极、第二源极、第二漏极、及层间绝缘层上形成平坦层，对所述平坦层进行图形化处理，得到位于所述第一漏极上方的第三过孔；
步骤8、在所述平坦层上沉积第一透明导电氧化物层，对所述第一透明导电氧化物层进行图形化处理，得到公共电极；
步骤9、在所述公共电极、及平坦层上沉积钝化保护层，所述钝化保护层包覆所述平坦层上的第三过孔，之后对所述钝化保护层进行图形化处理，得到位于所述第三过孔底部的钝化保护层上的第四过孔；
步骤10、在所述钝化保护层上沉积第二透明导电氧化物层，对所述第二透明导电氧化物层进行图形化处理，得到像素电极，所述像素电极通过第四过孔与第一漏极相接触。
所述步骤2中，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
所述步骤3中，所述P型重掺杂制程中植入的离子为硼离子，植入剂量为1*1015个/cm2；所述N型重掺杂制程中植入的离子为磷离子，植入剂量为4*1014个/cm2；所述P型轻掺杂制程中植入的离子为硼离子，植入剂量为2*1012个/cm2。
所述步骤4中，所述N型轻掺杂制程中植入的离子为磷离子，植入剂量为1.5*1013个/cm2。
所述步骤5还包括：对所述层间绝缘层进行去氢和活化处理。
采用快速热退火工艺对所述层间绝缘层进行去氢和活化处理。
所述基板为玻璃基板；所述第一金属层、第二金属层、第三金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层、栅极绝缘层、层间绝缘层、及钝化保护层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述平坦层为有机光阻材料。
所述第一透明导电氧化物层、第二透明导电氧化物层的材料为金属氧化物。
所述金属氧化物为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、或铟锗锌氧化物。
本发明的有益效果：本发明提供的一种LTPS阵列基板的制作方法，通过采用一道半色调光罩将NMOS区的第一多晶硅层的N型重掺杂与沟道掺杂、及PMOS区的第二多晶硅层的P型重掺杂这三道原本需要三道光罩的制程整合到一道光罩制程中，节省两道曝光制程，大大提升曝光产能，同时节省了两张光罩的制作成本，可有效降低LTPS阵列基板的制作成本，制得的LTPS阵列基板具有良好的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的LTPS阵列基板的制作方法的步骤1的示意图；
图2为现有的LTPS阵列基板的制作方法的步骤2的示意图；
图3为现有的LTPS阵列基板的制作方法的步骤3的示意图；
图4为现有的LTPS阵列基板的制作方法的步骤4的示意图；
图5为现有的LTPS阵列基板的制作方法的步骤5的示意图；
图6为现有的LTPS阵列基板的制作方法的步骤6的示意图；
图7为本发明的LTPS阵列基板的制作方法的步骤1的示意图；
图8为本发明的LTPS阵列基板的制作方法的步骤2的示意图；
图9A-9C为本发明的LTPS阵列基板的制作方法的步骤3的示意图；
图10为本发明的LTPS阵列基板的制作方法的步骤4的示意图；
图11为本发明的LTPS阵列基板的制作方法的步骤5的示意图；
图12为本发明的LTPS阵列基板的制作方法的步骤6的示意图；
图13为本发明的LTPS阵列基板的制作方法的步骤7的示意图；
图14为本发明的LTPS阵列基板的制作方法的步骤8的示意图；
图15为本发明的LTPS阵列基板的制作方法的步骤9的示意图；
图16为本发明的LTPS阵列基板的制作方法的步骤10的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图7-16，本发明提供一种LTPS阵列基板的制作方法，包括如下步骤：
步骤1、如图7所示，提供一基板10，在所述基板10上定义出NMOS区与PMOS区，在所述基板10上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的遮光层20。
步骤2、如图8所示，在所述遮光层20、及基板10上形成缓冲层30，在所述缓冲层30上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层40、及位于PMOS区的第二多晶硅层90。
具体的，所述低温结晶工艺可以为准分子激光退火法(Excimer LaserAnnealing,ELA)或金属诱导横向晶化法(Metal Induced lateral Crystallization,MILC)等。
步骤3、如图9A所示，在所述第一多晶硅层40、第二多晶硅层90、及缓冲层30上涂布光阻层33，采用一道半色调光罩对所述光阻层33进行曝光、显影后，在所述光阻层33上形成对应于所述第二多晶硅层90两端的第一通孔331，暴露出所述第二多晶硅层90的两端，同时在所述光阻层33上形成对应于所述第一多晶硅层40两端的第一凹槽333；以所述光阻层33为掩模，对所述第二多晶硅层90的两端进行P型重掺杂，得到两P型重掺杂区91，所述第二多晶硅层90上位于两P型重掺杂区91之间的区域形成第二沟道区92；
如图9B所示，采用干蚀刻制程对所述光阻层33进行灰化，减薄所述光阻层33的厚度，使得第一凹槽333转化为第二通孔335，暴露出所述第一多晶硅层40的两端，以所述光阻层33为掩模，对所述第一多晶硅层40的两端进行N型重掺杂，得到两N型重掺杂区41；
如图9C所示，采用光阻剥离制程将剩余的光阻层33完全剥离，暴露出第一多晶硅层40与第二多晶硅层90，对所述第一多晶硅层40、及第二多晶硅层90进行P型轻掺杂，以实现对所述第一多晶硅层40的沟道掺杂。
具体的，所述步骤3中，所述P型重掺杂制程中植入的离子为硼(B)离子，植入剂量为1*1015个/cm2；所述N型重掺杂制程中植入的离子为磷(P)离子，植入剂量为4*1014个/cm2；所述P型轻掺杂制程中植入的离子为硼(B)离子，植入剂量为2*1012个/cm2。
以上三次掺杂制程，按照植入的先后顺序植入剂量依次减少，植入剂量最大的最先进行掺杂，这样可以减小后面掺杂元素对前面已掺杂区域的影响。
值得一提的是，所述步骤3通过采用一道半色调光罩将NMOS区的第一多晶硅层40的N型重掺杂与沟道掺杂、及PMOS区的第二多晶硅层90的P型重掺杂这三道原本需要三道光罩的制程整合到一道光罩制程中，节省了两道曝光制程，大大提升曝光产能，同时节省了两张光罩的制作成本，可有效降低LTPS阵列基板的制作成本。
步骤4、如图10所示，在所述第一多晶硅层40、第二多晶硅层90、及缓冲层30上沉积栅极绝缘层51，在所述栅极绝缘层51上沉积第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层40与第二多晶硅层90上方的第一栅极52与第二栅极93；
以所述第一栅极52为光罩对所述第一多晶硅层40进行N型轻掺杂，得到分别位于两N型重掺杂区41内侧的两N型轻掺杂区43，所述第一多晶硅层40上位于两N型轻掺杂区43之间的区域形成第一沟道区42。
具体的，所述步骤4中，所述N型轻掺杂制程中植入的离子为磷(P)离子，植入剂量为1.5*1013个/cm2。
步骤5、如图11所示，在所述第一栅极52、第二栅极93、及栅极绝缘层51上沉积层间绝缘层53，对所述层间绝缘层53及栅极绝缘层51进行图形化处理，得到位于所述N型重掺杂区41上方的第一过孔55及位于所述P型重掺杂区91上方的第二过孔95，之后对所述层间绝缘层53进行去氢和活化处理。
具体的，采用快速热退火工艺(RTA，Rapid Thermal Annealing)对所述层间绝缘层53进行去氢和活化处理。
步骤6、如图12所示，在所述层间绝缘层53上沉积第三金属层，对所述第三金属层进行图形化处理，得到第一源极61、第一漏极62、第二源极96、第二漏极97，所述第一源极61、第一漏极62分别通过第一过孔55与N型重掺杂区41相接触，所述第二源极96、第二漏极97分别通过第二过孔95与P型重掺杂区91相接触。
步骤7、如图13所示，在所述第一源极61、第一漏极62、第二源极96、第二漏极97、及层间绝缘层53上形成平坦层70，对所述平坦层70进行图形化处理，得到位于所述第一漏极62上方的第三过孔71。
步骤8、如图14所示，在所述平坦层70上沉积第一透明导电氧化物层，对所述第一透明导电氧化物层进行图形化处理，得到公共电极80。
步骤9、如图15所示，在所述公共电极80、及平坦层70上沉积钝化保护层81，所述钝化保护层81包覆所述平坦层70上的第三过孔71，之后对所述钝化保护层81进行图形化处理，得到位于所述第三过孔71底部的钝化保护层81上的第四过孔85。
步骤10、如图16所示，在所述钝化保护层81上沉积第二透明导电氧化物层，对所述第二透明导电氧化物层进行图形化处理，得到像素电极82，所述像素电极82通过第四过孔85与第一漏极62相接触。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述第一金属层、第二金属层、第三金属层的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
具体的，所述缓冲层30、栅极绝缘层51、层间绝缘层53、及钝化保护层81为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述平坦层70为有机光阻材料。
具体的，所述第一透明导电氧化物层、第二透明导电氧化物层的材料为金属氧化物，如铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物。
综上所述，本发明提供的一种LTPS阵列基板的制作方法，通过采用一道半色调光罩将NMOS区的第一多晶硅层的N型重掺杂与沟道掺杂、及PMOS区的第二多晶硅层的P型重掺杂这三道原本需要三道光罩的制程整合到一道光罩制程中，节省两道曝光制程，大大提升曝光产能，同时节省了两张光罩的制作成本，可有效降低LTPS阵列基板的制作成本，制得的LTPS阵列基板具有良好的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种LTPS阵列基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS区，在所述基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的遮光层(20)；
步骤2、在所述遮光层(20)、及基板(10)上形成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层(40)、及位于PMOS区的第二多晶硅层(90)；
步骤3、在所述第一多晶硅层(40)、第二多晶硅层(90)、及缓冲层(30)上涂布光阻层(33)，采用一道半色调光罩对所述光阻层(33)进行曝光、显影后，在所述光阻层(33)上形成对应于所述第二多晶硅层(90)两端的第一通孔(331)，暴露出所述第二多晶硅层(90)的两端，同时在所述光阻层(33)上形成对应于所述第一多晶硅层(40)两端的第一凹槽(333)；以所述光阻层(33)为掩模，对所述第二多晶硅层(90)的两端进行P型重掺杂，得到两P型重掺杂区(91)，所述第二多晶硅层(90)上位于两P型重掺杂区(91)之间的区域形成第二沟道区(92)；
采用干蚀刻制程对所述光阻层(33)进行灰化，减薄所述光阻层(33)的厚度，使得第一凹槽(333)转化为第二通孔(335)，暴露出所述第一多晶硅层(40)的两端，以所述光阻层(33)为掩模，对所述第一多晶硅层(40)的两端进行N型重掺杂，得到两N型重掺杂区(41)；
采用光阻剥离制程将剩余的光阻层(33)完全剥离，暴露出第一多晶硅层(40)与第二多晶硅层(90)，对所述第一多晶硅层(40)、及第二多晶硅层(90)进行P型轻掺杂，以实现对所述第一多晶硅层(40)的沟道掺杂。
2.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，还包括如下步骤：
步骤4、在所述第一多晶硅层(40)、第二多晶硅层(90)、及缓冲层(30)上沉积栅极绝缘层(51)，在所述栅极绝缘层(51)上沉积第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层(40)与第二多晶硅层(90)上方的第一栅极(52)与第二栅极(93)；
以所述第一栅极(52)为光罩对所述第一多晶硅层(40)进行N型轻掺杂，得到分别位于两N型重掺杂区(41)内侧的两N型轻掺杂区(43)，所述第一多晶硅层(40)上位于两N型轻掺杂区(43)之间的区域形成第一沟道区(42)；
步骤5、在所述第一栅极(52)、第二栅极(93)、及栅极绝缘层(51)上沉积层间绝缘层(53)，对所述层间绝缘层(53)及栅极绝缘层(51)进行图形化处理，得到位于所述N型重掺杂区(41)上方的第一过孔(55)及位于所述P型重掺杂区(91)上方的第二过孔(95)；
步骤6、在所述层间绝缘层(53)上沉积第三金属层，对所述第三金属层进行图形化处理，得到第一源极(61)、第一漏极(62)、第二源极(96)、第二漏极(97)，所述第一源极(61)、第一漏极(62)分别通过第一过孔(55)与N型重掺杂区(41)相接触，所述第二源极(96)、第二漏极(97)分别通过第二过孔(95)与P型重掺杂区(91)相接触；
步骤7、在所述第一源极(61)、第一漏极(62)、第二源极(96)、第二漏极(97)、及层间绝缘层(53)上形成平坦层(70)，对所述平坦层(70)进行图形化处理，得到位于所述第一漏极(62)上方的第三过孔(71)；
步骤8、在所述平坦层(70)上沉积第一透明导电氧化物层，对所述第一透明导电氧化物层进行图形化处理，得到公共电极(80)；
步骤9、在所述公共电极(80)、及平坦层(70)上沉积钝化保护层(81)，所述钝化保护层(81)包覆所述平坦层(70)上的第三过孔(71)，之后对所述钝化保护层(81)进行图形化处理，得到位于所述第三过孔(71)底部的钝化保护层(81)上的第四过孔(85)；
步骤10、在所述钝化保护层(81)上沉积第二透明导电氧化物层，对所述第二透明导电氧化物层进行图形化处理，得到像素电极(82)，所述像素电极(82)通过第四过孔(85)与第一漏极(62)相接触。
3.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤2中，所述低温结晶工艺为准分子激光退火法或金属诱导横向晶化法。
4.如权利要求1所述的LTPS阵列基板的制作方法，其特征在于，所述步骤3中，所述P型重掺杂制程中植入的离子为硼离子，植入剂量为1*1015个/cm2；所述N型重掺杂制程中植入的离子为磷离子，植入剂量为4*1014个/cm2；所述P型轻掺杂制程中植入的离子为硼离子，植入剂量为2*1012个/cm2。
5.如权利要求2所述的LTPS阵列基板的制作方法，其特征在于，所述步骤4中，所述N型轻掺杂制程中植入的离子为磷离子，植入剂量为1.5*1013个/cm2。
6.如权利要求2所述的LTPS阵列基板的制作方法，其特征在于，所述步骤5还包括：对所述层间绝缘层(53)进行去氢和活化处理。
7.如权利要求6所述的LTPS阵列基板的制作方法，其特征在于，采用快速热退火工艺对所述层间绝缘层(53)进行去氢和活化处理。
8.如权利要求2所述的LTPS阵列基板的制作方法，其特征在于，所述基板(10)为玻璃基板；所述第一金属层、第二金属层、第三金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述缓冲层(30)、栅极绝缘层(51)、层间绝缘层(53)、及钝化保护层(81)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述平坦层(70)为有机光阻材料。
9.如权利要求2所述的LTPS阵列基板的制作方法，其特征在于，所述第一透明导电氧化物层、第二透明导电氧化物层的材料为金属氧化物。
10.如权利要求9所述的LTPS阵列基板的制作方法，其特征在于，所述金属氧化物为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、或铟锗锌氧化物。
CN201610060729.7A 2016-01-28 2016-01-28 Ltps阵列基板的制作方法 Active CN105489552B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610060729.7A CN105489552B (zh) 2016-01-28 2016-01-28 Ltps阵列基板的制作方法
US15/115,692 US9935137B2 (en) 2016-01-28 2016-05-26 Manufacture method of LTPS array substrate
PCT/CN2016/083563 WO2017128575A1 (zh) 2016-01-28 2016-05-26 Ltps阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610060729.7A CN105489552B (zh) 2016-01-28 2016-01-28 Ltps阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN105489552A CN105489552A (zh) 2016-04-13
CN105489552B true CN105489552B (zh) 2018-08-14

Family

ID=55676451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610060729.7A Active CN105489552B (zh) 2016-01-28 2016-01-28 Ltps阵列基板的制作方法

Country Status (3)

Country Link
US (1) US9935137B2 (zh)
CN (1) CN105489552B (zh)
WO (1) WO2017128575A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701254B (zh) * 2015-03-16 2017-10-03 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106098629B (zh) * 2016-07-21 2019-02-19 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106129122B (zh) * 2016-08-31 2018-12-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106449655A (zh) * 2016-10-18 2017-02-22 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN106783734B (zh) * 2016-12-27 2019-11-26 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制作方法
CN106898613A (zh) * 2017-02-07 2017-06-27 武汉华星光电技术有限公司 Tft基板及其制作方法
KR102446828B1 (ko) * 2017-06-16 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN108538789A (zh) 2018-03-30 2018-09-14 武汉华星光电技术有限公司 Cmos晶体管的制备方法、阵列基板的制备方法
CN108550581A (zh) * 2018-05-04 2018-09-18 武汉华星光电技术有限公司 一种低温多晶硅阵列基板及其制备方法
CN108766935B (zh) * 2018-05-30 2020-11-06 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN109003896B (zh) * 2018-08-01 2021-03-26 京东方科技集团股份有限公司 掺杂多晶硅的制作方法及其应用
CN110137182A (zh) * 2019-04-04 2019-08-16 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN110993613A (zh) * 2019-11-27 2020-04-10 武汉华星光电技术有限公司 阵列基板及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN104934441A (zh) * 2015-04-29 2015-09-23 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721553B1 (ko) * 2004-06-30 2007-05-23 삼성에스디아이 주식회사 씨모스 박막트랜지스터의 제조방법 및 그를 사용하여제조된 씨모스 박막트랜지스터
TWI254457B (en) * 2005-03-09 2006-05-01 Au Optronics Corp Method for fabricating metal oxide semiconductor with lightly doped drain
JP5292591B2 (ja) * 2007-10-19 2013-09-18 株式会社ジャパンディスプレイ Ｔｆｔ基板の製造方法
KR101465474B1 (ko) * 2008-01-03 2014-11-27 삼성디스플레이 주식회사 하프톤마스크와, 이의 제조방법
KR101073293B1 (ko) * 2009-06-25 2011-10-12 삼성모바일디스플레이주식회사 하프톤 마스크와 그 제조방법 및 하프톤 마스크를 이용한 막 형성 방법
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
US8999771B2 (en) * 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104409346A (zh) * 2014-10-17 2015-03-11 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN104517896B (zh) * 2014-12-12 2017-09-15 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法及制造设备
CN105140124B (zh) * 2015-07-29 2018-12-11 武汉华星光电技术有限公司 一种多晶硅薄膜晶体管的制作方法
CN105336745B (zh) * 2015-09-30 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105448933B (zh) * 2015-11-24 2018-10-30 深圳市华星光电技术有限公司 用于液晶面板中的阵列基板及其制作方法
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN104934441A (zh) * 2015-04-29 2015-09-23 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件

Also Published As

Publication number Publication date
CN105489552A (zh) 2016-04-13
US9935137B2 (en) 2018-04-03
US20180069034A1 (en) 2018-03-08
WO2017128575A1 (zh) 2017-08-03

Similar Documents

Publication Publication Date Title
CN105489552B (zh) Ltps阵列基板的制作方法
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
CN105552027B (zh) 阵列基板的制作方法及阵列基板
CN105390451B (zh) 低温多晶硅tft基板的制作方法
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
CN104538307B (zh) 一种用于制作多晶硅薄膜晶体管的方法
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN107275350A (zh) 阵列基板及其制作方法和显示装置
US8377760B2 (en) Thin film transistor
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
WO2015180269A1 (zh) 一种阵列基板、其制作方法及显示装置
CN107482066A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN102064109B (zh) 薄膜晶体管及其制造方法
CN105679705B (zh) 阵列基板的制作方法
CN106024633A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN105702623A (zh) Tft阵列基板的制作方法
US10833104B2 (en) Array substrate and its fabricating method, display device
CN105679772A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN101150092A (zh) 互补式金属氧化物半导体薄膜晶体管的制造方法
CN109786324B (zh) 一种低温多晶硅基板及其制作方法、阵列基板
CN101740524A (zh) 薄膜晶体管阵列基板的制造方法
US10957606B2 (en) Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant