CN109786324B - 一种低温多晶硅基板及其制作方法、阵列基板 - Google Patents
一种低温多晶硅基板及其制作方法、阵列基板 Download PDFInfo
- Publication number
- CN109786324B CN109786324B CN201910199665.2A CN201910199665A CN109786324B CN 109786324 B CN109786324 B CN 109786324B CN 201910199665 A CN201910199665 A CN 201910199665A CN 109786324 B CN109786324 B CN 109786324B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- shielding layer
- polycrystalline silicon
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 205
- 239000000758 substrate Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 143
- 239000010409 thin film Substances 0.000 claims abstract description 119
- 238000000059 patterning Methods 0.000 claims abstract description 47
- 239000000203 mixture Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 152
- 238000005530 etching Methods 0.000 claims description 103
- 229920005591 polysilicon Polymers 0.000 claims description 102
- 239000010408 film Substances 0.000 claims description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 11
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 239000007789 gas Substances 0.000 description 37
- 230000014759 maintenance of location Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 7
- 238000004380 ashing Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910015711 MoOx Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种低温多晶硅基板及其制作方法、阵列基板,涉及显示技术领域,本发明通过在衬底上形成遮光层薄膜,在遮光层薄膜上形成多晶硅薄膜,通过一次构图工艺对遮光层薄膜和多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层,多晶硅层在遮光层上的正投影位于遮光层所在的区域内。通过形成在衬底上的遮光层实现遮光效果的同时,代替现有低温多晶硅基板中的缓冲层,在对遮光层薄膜和多晶硅薄膜进行图案化处理时,只需采用一次构图工艺就可得到遮光层和多晶硅层,简化了整个低温多晶硅基板的制作工艺,同时也减小了低温多晶硅基板的厚度,从而可降低低温多晶硅基板的制作成本。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种低温多晶硅基板及其制作方法、阵列基板。
背景技术
由于LTPS(Low Temperature Poly-silicon,低温多晶硅)具有较高的载流子迁移率,可以有效减小薄膜晶体管的面积,从而达到更高的开口率,且能够降低显示面板的功耗,因此,低温多晶硅基板被广泛的应用于显示面板中。
如图1所示,目前在制作低温多晶硅基板时,首先在衬底11上通过构图工艺形成遮光层12,该遮光层12的材料通常采用金属钼,遮光层12的形成步骤主要包括:遮光层薄膜沉积、光刻胶图案化、遮光层薄膜刻蚀,光刻胶剥离等;然后,形成覆盖遮光层12的缓冲层13,该缓冲层13为氮化硅和氧化硅的复合膜层;最后,在缓冲层13上通过构图工艺形成多晶硅层14,多晶硅层14的形成步骤主要包括:多晶硅薄膜的形成、光刻胶图案化、多晶硅薄膜刻蚀,光刻胶剥离等,其中,只有沟道区域处的多晶硅层14在遮光层12上的正投影位于遮光层12所在的区域内。
但是,目前的低温多晶硅基板制作过程中,遮光层12和多晶硅层14的形成分别需要采用一次构图工艺,整个低温多晶硅基板的制作工艺较为复杂,导致低温多晶硅基板的制作成本增加。
发明内容
本发明提供一种低温多晶硅基板及其制作方法、阵列基板,以解决现有的低温多晶硅基板的制作工艺复杂,导致制作成本增加的问题。
为了解决上述问题,本发明公开了一种低温多晶硅基板的制作方法,包括:
在衬底上形成遮光层薄膜;
在所述遮光层薄膜上形成多晶硅薄膜;
通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层;
其中,所述多晶硅层在所述遮光层上的正投影位于所述遮光层所在的区域内。
优选地,所述遮光层的材料为氧化钼。
优选地,所述通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层的步骤,包括:
在所述多晶硅薄膜上涂覆光刻胶;
采用第一光刻工艺对所述光刻胶进行图案化处理,形成第一光刻胶完全保留区域和第一光刻胶去除区域;
采用第一刻蚀工艺对所述第一光刻胶去除区域的多晶硅薄膜和遮光层薄膜进行刻蚀;
去除所述第一光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层;
其中,所述第一刻蚀工艺所采用的刻蚀气体为Cl2、SF6和O2的混合气体。
优选地,所述通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层的步骤,包括:
在所述多晶硅薄膜上涂覆光刻胶;
采用第二光刻工艺对所述光刻胶进行图案化处理,形成第二光刻胶完全保留区域和第二光刻胶去除区域;
采用第二刻蚀工艺对所述第二光刻胶去除区域的多晶硅薄膜进行刻蚀;
采用第三刻蚀工艺对所述第二光刻胶去除区域的遮光层薄膜进行刻蚀;
去除所述第二光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层;
其中,所述第二刻蚀工艺所采用的刻蚀气体为Cl2和SF6的混合气体,所述第三刻蚀工艺所采用的刻蚀气体为O2和SF6的混合气体;所述第二刻蚀工艺的刻蚀时长大于所述第三刻蚀工艺的刻蚀时长,或者,所述第二刻蚀工艺所采用的刻蚀气体的浓度大于所述第三刻蚀工艺所采用的刻蚀气体的浓度。
优选地,所述通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层的步骤,包括:
在所述多晶硅薄膜上涂覆光刻胶;
采用第三光刻工艺对所述光刻胶进行图案化处理,形成第三光刻胶完全保留区域、光刻胶部分保留区域和第三光刻胶去除区域;
采用第四刻蚀工艺对所述第三光刻胶去除区域的多晶硅薄膜和遮光层薄膜进行刻蚀;
对所述第三光刻胶完全保留区域和所述光刻胶部分保留区域的光刻胶进行灰化处理,形成第四光刻胶保留区域和第四光刻胶去除区域;
采用第五刻蚀工艺对所述第四光刻胶去除区域的多晶硅薄膜进行刻蚀;
去除所述第四光刻胶保留区域剩余的光刻胶,以得到遮光层和多晶硅层;
其中,所述第四刻蚀工艺所采用的刻蚀气体为Cl2、SF6和O2的混合气体,所述第五刻蚀工艺所采用的刻蚀气体为Cl2和SF6的混合气体,所述第三光刻工艺所采用的掩膜板为半色调掩膜板。
优选地,所述在所述遮光层薄膜上形成多晶硅薄膜的步骤,包括:
在所述遮光层薄膜上形成非晶硅薄膜;
对所述非晶硅薄膜进行晶化处理,使得所述非晶硅薄膜转化为多晶硅薄膜。
为了解决上述问题,本发明还公开了一种低温多晶硅基板,包括:
衬底;
形成在所述衬底上的遮光层;
形成在所述遮光层上的多晶硅层;
其中,所述遮光层和所述多晶硅层是对依次形成在所述衬底上的遮光层薄膜和多晶硅薄膜通过一次构图工艺进行图案化处理后得到的;所述多晶硅层在所述遮光层上的正投影位于所述遮光层所在的区域内。
为了解决上述问题,本发明还公开了一种阵列基板,包括上述的低温多晶硅基板。
优选地,所述阵列基板还包括形成在所述低温多晶硅基板上的薄膜晶体管和信号线,且所述薄膜晶体管和信号线在所述遮光层上的正投影位于所述遮光层所在的区域内。
与现有技术相比,本发明包括以下优点:
通过在衬底上形成遮光层薄膜,在遮光层薄膜上形成多晶硅薄膜,通过一次构图工艺对遮光层薄膜和多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层,多晶硅层在遮光层上的正投影位于遮光层所在的区域内。通过形成在衬底上的遮光层实现遮光效果的同时,代替现有低温多晶硅基板中的缓冲层,在对遮光层薄膜和多晶硅薄膜进行图案化处理时,只需采用一次构图工艺就可得到遮光层和多晶硅层,简化了整个低温多晶硅基板的制作工艺,同时也减小了低温多晶硅基板的厚度,从而可降低低温多晶硅基板的制作成本。
附图说明
图1示出了现有的一种低温多晶硅基板的结构示意图;
图2示出了本发明实施例的一种低温多晶硅基板的制作方法的流程图;
图3示出了本发明实施例在衬底上形成遮光层薄膜和多晶硅薄膜后得到的结构示意图;
图4示出了本发明第一种实施例的低温多晶硅基板的制作方法的具体流程图;
图5示出了本发明第一种实施例采用第一光刻工艺对光刻胶进行图案化处理后得到的结构示意图;
图6示出了本发明第一种实施例采用第一刻蚀工艺对第一光刻胶去除区域的多晶硅薄膜和遮光层薄膜进行刻蚀后得到的结构示意图;
图7示出了本发明第一种实施例去除第一光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层的结构示意图;
图8示出了本发明第二种实施例的低温多晶硅基板的制作方法的具体流程图;
图9示出了本发明第二种实施例采用第二刻蚀工艺对第二光刻胶去除区域的多晶硅薄膜进行刻蚀后得到的结构示意图;
图10示出了本发明第二种实施例采用第三刻蚀工艺对第二光刻胶去除区域的遮光层薄膜进行刻蚀后得到的结构示意图;
图11示出了本发明第二种实施例去除第二光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层的结构示意图;
图12示出了本发明第三种实施例的低温多晶硅基板的制作方法的具体流程图;
图13示出了本发明第三种实施例采用第三光刻工艺对光刻胶进行图案化处理后得到的结构示意图;
图14示出了本发明第三种实施例采用第四刻蚀工艺对第三光刻胶去除区域的多晶硅薄膜和遮光层薄膜进行刻蚀后得到的结构示意图;
图15示出了本发明第三种实施例对第三光刻胶完全保留区域和光刻胶部分保留区域的光刻胶进行灰化处理后得到的结构示意图;
图16示出了本发明第三种实施例采用第五刻蚀工艺对第四光刻胶去除区域的多晶硅薄膜进行刻蚀后得到的结构示意图;
图17示出了本发明第三种实施例去除第四光刻胶保留区域剩余的光刻胶,以得到遮光层和多晶硅层的结构示意图;
图18示出了本发明实施例的一种阵列基板的结构示意图;
图19示出了本发明实施例的一种显示面板的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2,示出了本发明实施例的一种低温多晶硅基板的制作方法的流程图,具体可以包括如下步骤:
步骤201,在衬底上形成遮光层薄膜。
如图3所示,首先提供一衬底31,该衬底31可以为PI(Polyimide,聚酰亚胺)基板或玻璃基板,在衬底31上形成遮光层薄膜320,该遮光层薄膜320可采用溅射工艺形成。
其中,遮光层薄膜320的材料为氧化钼MoOx,氧化钼的颜色为黑色,其本身性质稳定,不会与硅发生反应,且容易获取到;当然,遮光层薄膜320的材料也可以用其他材料代替,只要保证遮光层薄膜320的材料颜色为黑色,且遮光层薄膜320的材料不与硅发生反应即可,例如,遮光层薄膜320的材料还可以为黑色树脂材料。
但是,当遮光层薄膜320的材料为氧化钼时,遮光层薄膜320的厚度相对较小,后续对遮光层薄膜320进行图案化处理得到的遮光层的厚度也较小,可以有效减薄低温多晶硅基板的厚度。
此外,现有的低温多晶硅基板中的遮光层,是采用溅射设备沉积钼薄膜的,当本发明实施例中的遮光层薄膜320的材料为氧化钼时,只需采用现有的溅射设备,在溅射过程中通入氧气即可形成氧化钼,不需要增加额外的制作设备和溅射材料。
步骤202,在所述遮光层薄膜上形成多晶硅薄膜。
如图3所示,在衬底31上形成遮光层薄膜320后,在遮光层薄膜320上形成多晶硅薄膜330。
具体的,在所述遮光层薄膜上形成非晶硅薄膜;对所述非晶硅薄膜进行晶化处理,使得所述非晶硅薄膜转化为多晶硅薄膜。
首先,在遮光层薄膜320上形成非晶硅薄膜,由于形成的非晶硅薄膜中含有氢,因此,需要将形成有非晶硅薄膜和遮光层薄膜320的衬底31放入退火炉中进行去氢处理,去除非晶硅薄膜中残留的氢,避免后续工艺产生氢爆,然后,对形成有非晶硅薄膜和遮光层薄膜320的衬底31进行预清洗,去除多余的杂质,最后,对形成有非晶硅薄膜和遮光层薄膜320的衬底31进行激光扫描,通过激光的能量使得非晶硅结晶,即对非晶硅薄膜进行晶化处理,将非晶硅薄膜转化为多晶硅薄膜330,其中,激光可以采用固态激光或准分子激光等。
步骤203,通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层。
在本发明实施例中,通过一次构图工艺对遮光层薄膜320和多晶硅薄膜330进行图案化处理,形成遮光层32和多晶硅层33;其中,多晶硅层33在遮光层32上的正投影位于遮光层32所在的区域内,则遮光层32可以实现对后续形成的薄膜晶体管的沟道起到遮光的作用。
具体的,多晶硅层33在遮光层32上的正投影可以与遮光层32重叠;多晶硅层33在遮光层32上的正投影也可以全部位于遮光层32所在的区域内,且多晶硅层33的面积小于遮光层32的面积。
在对遮光层薄膜320和多晶硅薄膜330进行图案化处理时,只需采用一次构图工艺就可得到遮光层32和多晶硅层33,简化了整个低温多晶硅基板的制作工艺,遮光层32在实现遮光效果的同时,代替现有低温多晶硅基板中的缓冲层,同时也减小了低温多晶硅基板的厚度,从而可降低低温多晶硅基板的制作成本。
参照图4,示出了本发明第一种实施例的低温多晶硅基板的制作方法的具体流程图。
在本发明的第一种实施例中,步骤203具体可以包括:
子步骤2031,在所述多晶硅薄膜上涂覆光刻胶;
子步骤2032,采用第一光刻工艺对所述光刻胶进行图案化处理,形成第一光刻胶完全保留区域和第一光刻胶去除区域;
子步骤2033,采用第一刻蚀工艺对所述第一光刻胶去除区域的多晶硅薄膜和遮光层薄膜进行刻蚀;
子步骤2034,去除所述第一光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层。
其中,第一刻蚀工艺所采用的刻蚀气体为Cl2、SF6和O2的混合气体。
图5至图7为本发明第一种实施例制作低温多晶硅基板的示意图。
如图5所示,在多晶硅薄膜330上涂覆光刻胶40,然后,采用第一光刻工艺对光刻胶40进行图案化处理,形成第一光刻胶完全保留区域M1和第一光刻胶去除区域M2,第一光刻工艺指的是采用掩膜板对光刻胶40进行曝光,然后对曝光后的光刻胶40进行显影。
其中,光刻胶40可以为正性光刻胶或负性光刻胶,当光刻胶40为正性光刻胶时,第一光刻胶完全保留区域M1为未受曝光区域,第一光刻胶去除区域M2为受曝光区域,未受曝光区域的光刻胶40经显影后保留,受曝光区域的光刻胶40经显影后被去除;当光刻胶40为负性光刻胶时,第一光刻胶完全保留区域M1为受曝光区域,第一光刻胶去除区域M2为未受曝光区域,未受曝光区域的光刻胶40经显影后被去除,受曝光区域的光刻胶40经显影后保留。
如图6所示,采用第一刻蚀工艺对第一光刻胶去除区域M2的多晶硅薄膜330和遮光层薄膜320进行刻蚀,其中,第一刻蚀工艺为干法刻蚀工艺,所采用的刻蚀气体为Cl2、SF6和O2的混合气体。
如图7所示,去除第一光刻胶完全保留区域M1剩余的光刻胶40,以得到遮光层32和多晶硅层33。
在本发明的第一种实施例中,在对遮光层薄膜320和多晶硅薄膜330进行图案化处理时,只需采用一次构图工艺就可得到遮光层32和多晶硅层33,具体的,该构图工艺包括一次光刻工艺和一次刻蚀工艺,得到的多晶硅层33在遮光层32上的正投影与遮光层32重叠。
参照图8,示出了本发明第二种实施例的低温多晶硅基板的制作方法的具体流程图。
在本发明的第二种实施例中,步骤203具体可以包括:
子步骤2035,在所述多晶硅薄膜上涂覆光刻胶;
子步骤2036,采用第二光刻工艺对所述光刻胶进行图案化处理,形成第二光刻胶完全保留区域和第二光刻胶去除区域;
子步骤2037,采用第二刻蚀工艺对所述第二光刻胶去除区域的多晶硅薄膜进行刻蚀;
子步骤2038,采用第三刻蚀工艺对所述第二光刻胶去除区域的遮光层薄膜进行刻蚀;
子步骤2039,去除所述第二光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层。
其中,第二刻蚀工艺所采用的刻蚀气体为Cl2和SF6的混合气体,第三刻蚀工艺所采用的刻蚀气体为O2和SF6的混合气体;第二刻蚀工艺的刻蚀时长大于第三刻蚀工艺的刻蚀时长,或者,第二刻蚀工艺所采用的刻蚀气体的浓度大于第三刻蚀工艺所采用的刻蚀气体的浓度。
图9至图11为本发明第二种实施例制作低温多晶硅基板的示意图。
首先,在多晶硅薄膜330上涂覆光刻胶40,然后,采用第二光刻工艺对光刻胶40进行图案化处理,形成第二光刻胶完全保留区域和第二光刻胶去除区域。
需要说明的是,采用第二光刻工艺对光刻胶40进行图案化处理时,所采用的掩膜板与第一种实施例所采用的掩膜板图案类似,第二光刻胶完全保留区域类似于图5所示的第一光刻胶完全保留区域M1,第二光刻胶去除区域类似于图5所示的第一光刻胶去除区域M2,为避免重复,在此不再通过额外的示意图进行示出。
如图9所示,采用第二刻蚀工艺对第二光刻胶去除区域的多晶硅薄膜330进行刻蚀;其中,第二刻蚀工艺为干法刻蚀工艺,所采用的刻蚀气体为Cl2和SF6的混合气体。
如图10所示,采用第三刻蚀工艺对第二光刻胶去除区域的遮光层薄膜320进行刻蚀;其中,第三刻蚀工艺为干法刻蚀工艺,所采用的刻蚀气体为O2和SF6的混合气体。
如图11所示,去除所述第二光刻胶完全保留区域剩余的光刻胶40,以得到遮光层32和多晶硅层33。
在本发明的第二种实施例中,在对遮光层薄膜320和多晶硅薄膜330进行图案化处理时,只需采用一次构图工艺就可得到遮光层32和多晶硅层33,具体的,该构图工艺包括一次光刻工艺和两次刻蚀工艺,其中,第二刻蚀工艺的刻蚀时长大于第三刻蚀工艺的刻蚀时长,或者,第二刻蚀工艺所采用的刻蚀气体的浓度大于第三刻蚀工艺所采用的刻蚀气体的浓度。
通过调节两次刻蚀工艺的气体浓度或者刻蚀时间,使得得到的多晶硅层33在遮光层32上的正投影全部位于遮光层32所在的区域内,且多晶硅层33的面积小于遮光层32的面积,从而实现更好的遮光效果。
参照图12,示出了本发明第三种实施例的低温多晶硅基板的制作方法的具体流程图。
在本发明的第三种实施例中,步骤203具体可以包括:
子步骤2040,在所述多晶硅薄膜上涂覆光刻胶;
子步骤2041,采用第三光刻工艺对所述光刻胶进行图案化处理,形成第三光刻胶完全保留区域、光刻胶部分保留区域和第三光刻胶去除区域;
子步骤2042,采用第四刻蚀工艺对所述第三光刻胶去除区域的多晶硅薄膜和遮光层薄膜进行刻蚀;
子步骤2043,对所述第三光刻胶完全保留区域和所述光刻胶部分保留区域的光刻胶进行灰化处理,形成第四光刻胶保留区域和第四光刻胶去除区域;
子步骤2044,采用第五刻蚀工艺对所述第四光刻胶去除区域的多晶硅薄膜进行刻蚀;
子步骤2045,去除所述第四光刻胶保留区域剩余的光刻胶,以得到遮光层和多晶硅层。
其中,第四刻蚀工艺所采用的刻蚀气体为Cl2、SF6和O2的混合气体,第五刻蚀工艺所采用的刻蚀气体为Cl2和SF6的混合气体,第三光刻工艺所采用的掩膜板为半色调掩膜板。
图13至图17为本发明第二种实施例制作低温多晶硅基板的示意图。
如图13所示,在多晶硅薄膜330上涂覆光刻胶40,然后,采用第三光刻工艺对光刻胶40进行图案化处理,形成第三光刻胶完全保留区域M3、光刻胶部分保留区域M4和第三光刻胶去除区域M5。
其中,第三光刻工艺所采用的掩膜板为半色调掩膜板,当光刻胶40为正性光刻胶时,第三光刻胶完全保留区域M3为未受曝光区域,光刻胶部分保留区域M4为半受曝光区域,第三光刻胶去除区域M5为完全受曝光区域,第三光刻胶去除区域M5对应的掩膜板图案的光线透过率大于光刻胶部分保留区域M4对应的掩膜板图案的光线透过率,通过半色调掩膜板对光刻胶40进行曝光显影,使得形成的第三光刻胶完全保留区域M3中光刻胶40的厚度大于光刻胶部分保留区域M4中光刻胶40的厚度。
如图14所示,采用第四刻蚀工艺对第三光刻胶去除区域M5的多晶硅薄膜330和遮光层薄膜320进行刻蚀,形成遮光层32的图案,而多晶硅层33的图案未完全形成,只能形成半刻蚀的多晶硅图案321;其中,第四刻蚀工艺为干法刻蚀工艺,所采用的刻蚀气体为Cl2、SF6和O2的混合气体,
如图15所示,对第三光刻胶完全保留区域M3和光刻胶部分保留区域M4的光刻胶40进行灰化处理,使得光刻胶部分保留区域M4的光刻胶40被完全去除,而第三光刻胶完全保留区域M3的光刻胶40被部分去除,形成第四光刻胶保留区域M6和第四光刻胶去除区域M7;其中,可采用紫外线或臭氧等对光刻胶40进行灰化处理。
如图16所示,采用第五刻蚀工艺对第四光刻胶去除区域M7的多晶硅薄膜330进行刻蚀,具体的,是对第四光刻胶去除区域M7的半刻蚀的多晶硅图案321进行刻蚀;其中,第五刻蚀工艺为干法刻蚀工艺,所采用的刻蚀气体为Cl2和SF6的混合气体。
如图17所示,去除第四光刻胶保留区域M6剩余的光刻胶40,以得到遮光层32和多晶硅层33。
在本发明的第三种实施例中,在对遮光层薄膜320和多晶硅薄膜330进行图案化处理时,只需采用一次构图工艺就可得到遮光层32和多晶硅层33,具体的,该构图工艺包括一次光刻工艺、两次刻蚀工艺和一次灰化工艺,得到的多晶硅层33在遮光层32上的正投影全部位于遮光层32所在的区域内,且多晶硅层33的面积小于遮光层32的面积,相对于图11所示的低温多晶硅基板,图17所示的低温多晶硅基板中遮光层32边缘与多晶硅层33边缘之间的距离更大,使得遮光效果更好。
在本发明实施例中,通过在衬底上形成遮光层薄膜,在遮光层薄膜上形成多晶硅薄膜,通过一次构图工艺对遮光层薄膜和多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层,多晶硅层在遮光层上的正投影位于遮光层所在的区域内。通过形成在衬底上的遮光层实现遮光效果的同时,代替现有低温多晶硅基板中的缓冲层,在对遮光层薄膜和多晶硅薄膜进行图案化处理时,只需采用一次构图工艺就可得到遮光层和多晶硅层,简化了整个低温多晶硅基板的制作工艺,同时也减小了低温多晶硅基板的厚度,从而可降低低温多晶硅基板的制作成本。
本发明实施例提供了一种低温多晶硅基板,包括:衬底31;形成在衬底31上的遮光层32;形成在遮光层32上的多晶硅层33;其中,遮光层32和多晶硅层33是对依次形成在衬底31上的遮光层薄膜320和多晶硅薄膜330通过一次构图工艺进行图案化处理后得到的;多晶硅层33在遮光层32上的正投影位于遮光层32所在的区域内。
如图7所示,多晶硅层33在遮光层32上的正投影与遮光层32重叠,如图11和图17所示,多晶硅层33在遮光层32上的正投影全部位于遮光层32所在的区域内,且多晶硅层33的面积小于遮光层32的面积。
本发明实施例的低温多晶硅基板可以采用上述低温多晶硅基板的制作方法制成。
在本发明实施例中,通过形成在衬底上的遮光层实现遮光效果的同时,代替现有低温多晶硅基板中的缓冲层,在对遮光层薄膜和多晶硅薄膜进行图案化处理时,只需采用一次构图工艺就可得到遮光层和多晶硅层,简化了整个低温多晶硅基板的制作工艺,同时也减小了低温多晶硅基板的厚度,从而可降低低温多晶硅基板的制作成本。
本发明实施例还提供了一种阵列基板,包括上述的低温多晶硅基板。
参照图18,示出了本发明实施例的一种阵列基板的结构示意图。
在本发明实施例中,阵列基板还包括形成在低温多晶硅基板上的薄膜晶体管51和信号线,且薄膜晶体管51和信号线在遮光层32上的正投影位于遮光层32所在的区域内;其中,信号线包括栅线511、数据线512和扫描信号线(在图18中未示出)等。
通过将本发明实施例中的遮光层32设置多晶硅层33对应位置处的同时,还设置在薄膜晶体管51和信号线的对应位置处,且薄膜晶体管51和信号线在遮光层32上的正投影位于遮光层32所在的区域内,因此,遮光层32可实现对阵列基板中的像素漏光位置进行遮光,代替现有显示面板中的黑矩阵,从而可减少黑矩阵的制作工艺步骤。
此外,由于遮挡像素漏光的遮光层32设置在了阵列基板上,则后续在将阵列基板与对盒基板对盒形成显示面板时,无需考虑对盒精度的问题,因此,可大幅度减小遮光层32边缘到像素漏光位置的偏差,从而可减小遮光层32的宽度,提高像素的开口率和透过率,可实现曲面显示,并降低显示面板所需的功耗。
具体的,如图19所示,在衬底31上制作得到遮光层32和多晶硅层33后,对多晶硅层33进行离子掺杂,主要包括在薄膜晶体管51(即位于像素区域的像素晶体管)的沟道位置处进行硼掺杂,与沟道区域相邻的位置处进行N型轻掺杂,在多晶硅层33的边缘位置进行N型重掺杂,然后,通过构图工艺依次形成栅绝缘层和栅极,接着,对驱动区域的驱动晶体管位置处进行P型掺杂,掺杂完成后制作介电层,最后,通过构图工艺形成源漏电极,得到薄膜晶体管51。
在形成薄膜晶体管51后,制作色阻层52,色阻层52包括红色色阻区域、绿色色阻区域和蓝色色阻区域等,接着,形成平坦层53,然后,在平坦层53上形成公共电极层54,在公共电极层54上形成钝化层55,在钝化层55上通过构图工艺形成像素电极56,从而得到阵列基板50。
最后,在对盒基板60上形成隔垫物70,将形成有隔垫物70的对盒基板60与阵列基板50进行对盒,得到显示面板。
由图19可看出,对盒基板60上未设置有黑矩阵和色阻层,而是将色阻层52制作在阵列基板50侧,同时,遮光层32可实现对阵列基板中的像素漏光位置进行遮光,代替现有显示面板中的黑矩阵,从而可减少黑矩阵的制作工艺步骤。
本发明实施例的阵列基板50不仅可以应用在LCD(Liquid Crystal Display,液晶显示器)显示面板中,还可以应用在OLED(Organic Light Emitting Diode,有机发光二极管)显示面板中。
在本发明实施例中,通过形成在衬底上的遮光层实现遮光效果的同时,代替现有低温多晶硅基板中的缓冲层,在对遮光层薄膜和多晶硅薄膜进行图案化处理时,只需采用一次构图工艺就可得到遮光层和多晶硅层,简化了整个低温多晶硅基板的制作工艺,同时也减小了低温多晶硅基板的厚度,从而可降低低温多晶硅基板的制作成本;此外,通过将遮光层设置在薄膜晶体管和信号线的对应位置处,且薄膜晶体管和信号线在遮光层上的正投影位于遮光层所在的区域内,因此,遮光层可实现对阵列基板中的像素漏光位置进行遮光,代替现有显示面板中的黑矩阵,从而可减少黑矩阵的制作工艺步骤。
对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种低温多晶硅基板及其制作方法、阵列基板,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种低温多晶硅基板的制作方法,其特征在于,包括:
在衬底上形成遮光层薄膜;
在所述遮光层薄膜上形成多晶硅薄膜;
通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层;
其中,所述多晶硅层在所述遮光层上的正投影位于所述遮光层所在的区域内;
所述遮光层的材料为氧化钼;
所述遮光层和所述多晶硅层均采用干法刻蚀工艺形成;
所述遮光层设置在所述多晶硅层对应的位置处,以及薄膜晶体管和信号线对应的位置处,并且所述薄膜晶体管和所述信号线在所述遮光层上的正投影位于所述遮光层所在的区域内;
所述通过一次构图工艺对所述遮光层薄膜和所述多晶硅薄膜进行图案化处理,以得到遮光层和多晶硅层的步骤,包括:
在所述多晶硅薄膜上涂覆光刻胶;
采用第二光刻工艺对所述光刻胶进行图案化处理,形成第二光刻胶完全保留区域和第二光刻胶去除区域;
采用第二刻蚀工艺对所述第二光刻胶去除区域的多晶硅薄膜进行刻蚀;
采用第三刻蚀工艺对所述第二光刻胶去除区域的遮光层薄膜进行刻蚀;
去除所述第二光刻胶完全保留区域剩余的光刻胶,以得到遮光层和多晶硅层;
其中,所述第二刻蚀工艺所采用的刻蚀气体为Cl2和SF6的混合气体,所述第三刻蚀工艺所采用的刻蚀气体为O2和SF6的混合气体;所述第二刻蚀工艺的刻蚀时长大于所述第三刻蚀工艺的刻蚀时长,或者,所述第二刻蚀工艺所采用的刻蚀气体的浓度大于所述第三刻蚀工艺所采用的刻蚀气体的浓度。
2.根据权利要求1所述的方法,其特征在于,所述在所述遮光层薄膜上形成多晶硅薄膜的步骤,包括:
在所述遮光层薄膜上形成非晶硅薄膜;
对所述非晶硅薄膜进行晶化处理,使得所述非晶硅薄膜转化为多晶硅薄膜。
3.一种低温多晶硅基板,其特征在于,采用如权利要求1或2所述的方法形成,所述低温多晶硅基板包括:
衬底;
形成在所述衬底上的遮光层;
形成在所述遮光层上的多晶硅层;
其中,所述遮光层和所述多晶硅层是对依次形成在所述衬底上的遮光层薄膜和多晶硅薄膜通过一次构图工艺进行图案化处理后得到的;所述多晶硅层在所述遮光层上的正投影位于所述遮光层所在的区域内;
所述遮光层的材料为氧化钼;
所述遮光层和所述多晶硅层均采用干法刻蚀工艺形成;
所述遮光层设置在所述多晶硅层对应的位置处,以及薄膜晶体管和信号线对应的位置处,并且所述薄膜晶体管和所述信号线在所述遮光层上的正投影位于所述遮光层所在的区域内。
5.一种阵列基板,其特征在于,包括如权利要求3或4所述的低温多晶硅基板。
6.根据权利要求5所述的阵列基板,其特征在于,还包括形成在所述低温多晶硅基板上的薄膜晶体管和信号线,且所述薄膜晶体管和信号线在所述遮光层上的正投影位于所述遮光层所在的区域内。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910199665.2A CN109786324B (zh) | 2019-03-15 | 2019-03-15 | 一种低温多晶硅基板及其制作方法、阵列基板 |
PCT/CN2020/076779 WO2020186985A1 (zh) | 2019-03-15 | 2020-02-26 | 低温多晶硅基板及其制作方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910199665.2A CN109786324B (zh) | 2019-03-15 | 2019-03-15 | 一种低温多晶硅基板及其制作方法、阵列基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109786324A CN109786324A (zh) | 2019-05-21 |
CN109786324B true CN109786324B (zh) | 2021-08-27 |
Family
ID=66488136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910199665.2A Active CN109786324B (zh) | 2019-03-15 | 2019-03-15 | 一种低温多晶硅基板及其制作方法、阵列基板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109786324B (zh) |
WO (1) | WO2020186985A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109786324B (zh) * | 2019-03-15 | 2021-08-27 | 京东方科技集团股份有限公司 | 一种低温多晶硅基板及其制作方法、阵列基板 |
CN114639600A (zh) * | 2020-12-16 | 2022-06-17 | 京东方科技集团股份有限公司 | 薄膜图案化的方法和显示面板的制备方法 |
CN114976605B (zh) * | 2021-02-23 | 2024-01-30 | 北京京东方技术开发有限公司 | 薄膜传感器、薄膜传感器阵列及电子装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105572998A (zh) * | 2016-03-04 | 2016-05-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN207503983U (zh) * | 2017-10-26 | 2018-06-15 | 京东方科技集团股份有限公司 | 显示基板和显示面板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105140177A (zh) * | 2015-07-22 | 2015-12-09 | 京东方科技集团股份有限公司 | 阵列基板的制备方法,阵列基板、显示面板、显示装置 |
CN105185714B (zh) * | 2015-09-22 | 2018-09-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
US9911762B2 (en) * | 2015-12-03 | 2018-03-06 | Innolux Corporation | Display device |
CN105529301B (zh) * | 2016-01-04 | 2019-07-05 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示装置 |
CN108074938B (zh) * | 2016-11-14 | 2020-06-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN108573981B (zh) * | 2017-03-10 | 2021-12-03 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
CN106773431A (zh) * | 2017-04-01 | 2017-05-31 | 京东方科技集团股份有限公司 | 液晶显示器结构及其制作方法 |
CN107046042B (zh) * | 2017-04-20 | 2019-08-23 | 京东方科技集团股份有限公司 | 一种低温多晶硅背板及其制造方法、显示装置 |
CN206819997U (zh) * | 2017-05-17 | 2017-12-29 | 武汉华星光电技术有限公司 | 薄膜晶体管及阵列基板和显示装置 |
CN109192736A (zh) * | 2018-09-04 | 2019-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示装置 |
CN109786324B (zh) * | 2019-03-15 | 2021-08-27 | 京东方科技集团股份有限公司 | 一种低温多晶硅基板及其制作方法、阵列基板 |
-
2019
- 2019-03-15 CN CN201910199665.2A patent/CN109786324B/zh active Active
-
2020
- 2020-02-26 WO PCT/CN2020/076779 patent/WO2020186985A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105572998A (zh) * | 2016-03-04 | 2016-05-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN207503983U (zh) * | 2017-10-26 | 2018-06-15 | 京东方科技集团股份有限公司 | 显示基板和显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2020186985A1 (zh) | 2020-09-24 |
CN109786324A (zh) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102049685B1 (ko) | 저온 폴리실리콘 어레이 기판의 제조방법 | |
CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
WO2017128575A1 (zh) | Ltps阵列基板的制作方法 | |
US9620646B2 (en) | Array substrate, manufacturing method thereof and display device | |
US9640569B2 (en) | Doping method for array substrate and manufacturing equipment of the same | |
US20070257289A1 (en) | Liquid crystal display device and fabricating method thereof | |
CN109786324B (zh) | 一种低温多晶硅基板及其制作方法、阵列基板 | |
WO2016106899A1 (zh) | 阵列基板及阵列基板制造方法 | |
US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
US20070218576A1 (en) | Method for fabricating polysilicon liquid crystal display device | |
CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
US10957721B1 (en) | Manufacturing method for CMOS LTPS TFT substrate | |
KR100595454B1 (ko) | 액정표시소자 및 그 제조방법 | |
US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
CN101740524B (zh) | 薄膜晶体管阵列基板的制造方法 | |
US8273609B2 (en) | Method for fabricating thin film transistors and array substrate including the same | |
WO2022001468A1 (zh) | 薄膜晶体管、显示基板及显示装置 | |
JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
JP2009054836A (ja) | Tft基板及びその製造方法 | |
US10600825B2 (en) | Manufacturing method for TFT array substrate and TFT array substrate | |
US10720454B2 (en) | Manufacturing method for array substrate and liquid crystal display device | |
JP2009210681A (ja) | 表示装置及びその製造方法 | |
JPH05152326A (ja) | 薄膜トランジスタの製造方法 | |
KR20070016603A (ko) | Cmos 박막 트랜지스터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |