CN103311310A - 一种薄膜晶体管及其制备方法、阵列基板 - Google Patents

一种薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN103311310A
CN103311310A CN2013101751978A CN201310175197A CN103311310A CN 103311310 A CN103311310 A CN 103311310A CN 2013101751978 A CN2013101751978 A CN 2013101751978A CN 201310175197 A CN201310175197 A CN 201310175197A CN 103311310 A CN103311310 A CN 103311310A
Authority
CN
China
Prior art keywords
active layer
layer
drain electrode
source electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013101751978A
Other languages
English (en)
Inventor
张文余
田宗民
李婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2013101751978A priority Critical patent/CN103311310A/zh
Publication of CN103311310A publication Critical patent/CN103311310A/zh
Priority to PCT/CN2013/088543 priority patent/WO2014183422A1/zh
Priority to US14/388,634 priority patent/US9620651B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制备方法、阵列基板，涉及显示技术领域，可减小薄膜晶体管的沟道长度；该薄膜晶体管包括设置在衬底基板上的栅极、栅绝缘层、有源层、源极、以及漏极；其中，沿垂直所述衬底基板的方向，所述源极和所述漏极分别设置在所述有源层两侧，且所述源极和所述漏极与所述有源层接触。用于显示器的制造。

Description

一种薄膜晶体管及其制备方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管液晶显示器)具有体积小、功耗低、无辐射等特点，在当前的显示器市场中占据主导地位。
TFT阵列基板是液晶显示器的重要部件之一，其剖面结构如图1所示，主要包括基板10、设置在基板10上的栅极20、栅绝缘层30、有源层40、包括源极501和漏极502的源漏金属层、以及保护层60和像素电极层70。
TFT的开态电流为 I on = μ eff ( ϵ ins ϵ 0 / t ins ) W L ( V gs - V th ) V ds ; 其中，μeff为等效载流子迁移率，tins为栅绝缘层厚度，
Figure BDA00003180994300012
为单位面积栅绝缘层的电容值，W为沟道宽度，L为沟道长度，Vgs为栅极-源极电压，Vds为漏极-源极电压，Vth为阀值电压。显然，由上述公式可知，沟道长度L越小，TFT的开态电流越大。这里沟道长度L即为源极和漏极的距离，例如图1中双箭头所示。
然而，在TFT阵列基板的制备过程中，由于现有工艺的限制，TFT的沟道长度一般最小能做到3～4um，导致TFT的开态电流不能太大。
发明内容
本发明的目的是提供一种薄膜晶体管及其制备方法、阵列基板，可减小薄膜晶体管的沟道长度，从而增大开态电流，进而提高薄膜晶体管的特性。
为达到上述目的，本发明采用如下技术方案：
一方面，提供了一种薄膜晶体管，包括设置在衬底基板上的栅极、栅绝缘层、有源层、源极、以及漏极；其中，沿垂直所述衬底基板的方向，所述源极和所述漏极分别设置于所述有源层的两侧，且所述源极和所述漏极与所述有源层接触。
可选的，所述源极设置于所述衬底基板与所述有源层之间，所述漏极设置于所述有源层远离所述衬底基板的一侧。
进一步优选的，所述栅绝缘层设置于所述漏极与所述有源层之间的，所述漏极通过设置于所述栅绝缘层上的第一过孔与所述有源层接触；所述栅极与所述漏极同层设置，且所述栅极与所述漏极不连接。
可选的，所述漏极设置于所述衬底基板与所述有源层之间，所述源极设置于所述有源层远离所述衬底基板的一侧。
进一步优选的，所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过设置于所述栅绝缘层上的所述第一过孔与所述有源层接触；所述栅极与所述源极同层设置，且所述栅极与所述源极不连接。
可选的，所述有源层包括位于中间的非晶硅半导体层、以及位于所述非晶硅半导体两侧的欧姆接触层。
另一方面，提供了一种阵列基板，包括上述的薄膜晶体管。
可选的，所述阵列基板还包括保护层与像素电极；
所述薄膜晶体管的源极设置于衬底基板与有源层之间、栅绝缘层设置于漏极与所述有源层之间，所述漏极通过所述栅绝缘层上的第一过孔与所述有源层接触，栅极与所述漏极同层设置，所述栅极和所述漏极上设置所述保护层，所述像素电极通过设置在所述保护层上的第二过孔与所述漏极连接；或者
所述薄膜晶体管的漏极设置于所述衬底基板与所述有源层之间、所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过所述栅绝缘层上的第一过孔与所述有源层接触，所述栅极与所述源极同层设置，所述栅极与所述源极上设置所述保护层，所述像素电极通过设置在所述保护层上的所述第二过孔和所述栅绝缘层上的第三过孔与所述漏极连接。
进一步可选的，所述阵列基板还包括公共电极。
再一方面，提供了一种薄膜晶体管的制备方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层、源极、以及漏极；其中，沿垂直所述衬底基板的方向，所述源极和漏极分别形成在所述有源层的两侧，且所述源极和所述漏极与所述有源层接触。
可选的，所述源极和漏极分别形成在所述有源层的两侧包括：
所述源极形成在所述衬底基板与所述有源层之间，所述漏极形成在所述有源层远离所述衬底基板的一侧；或者
所述漏极形成在所述衬底基板与所述有源层之间，所述源极形成在所述有源层远离所述衬底基板的一侧。
进一步可选的，所述漏极形成在所述有源层远离所述衬底基板的一侧包括：所述栅绝缘层形成在所述漏极与所述有源层之间，所述漏极通过形成在所述栅绝缘层上的过孔与所述有源层接触；所述栅极与所述漏极同层形成，且所述栅极与所述漏极不连接。
进一步可选的，所述源极形成在所述有源层远离所述衬底基板的一侧包括：所述栅绝缘层形成在所述源极与所述有源层之间，所述源极通过形成在所述栅绝缘层上的过孔与所述有源层接触；所述栅极与所述源极同层形成，且所述栅极与所述源极不连接。
本发明提供了一种薄膜晶体管及其制备方法、阵列基板，该薄膜晶体管包括栅极、栅绝缘层、有源层、源极、以及漏极，其中，沿垂直所述衬底基板的方向上，所述源极和所述漏极分别设置在所述有源层的两侧，且与所述有源层接触；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此可以通过合理设置位于所述源极和漏极之间的有源层厚度，以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的另一种薄膜晶体管的结构示意图；
图4为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图5为本发明实施例二提供的一种薄膜晶体管的结构示意图；
图6为本发明实施例提供的一种阵列基板的结构示意图；
图7为本发明实施例提供的另一种阵列基板的结构示意图；
图8为本发明实施例提供的一种包括公共电极的阵列基板的结构示意图；
图9为本发明实施例提供的另一种包括公共电极的阵列基板的结构示意图；
图10为本发明实施例五提供的一种薄膜晶体管的制备方法的流程示意图；
图11-图15为本发明实施例五提供的两种薄膜晶体管的制备过程示意图。
附图标记：
10-衬底基板；20-栅极；30-栅绝缘层，301-第一过孔，302-第三过孔；40-有源层；501-源极，502-漏极；60-保护层，601-第二过孔；70-像素电极；80-公共电极；90-钝化层。
具体实施方式
下面将结合附图和实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管，如图2-图5所示，该薄膜晶体管包括：设置在衬底基板10上的栅极20、栅绝缘层30、有源层40、源极501、以及漏极502；其中，沿垂直所述衬底基板的方向，所述源极501和所述漏极502分别设置于所述有源层40的两侧，且所述源极和所述漏极与所述有源层40接触。
需要说明的是，所述源极501和所述漏极502分别设置在所述有源层40的两侧，且与所述有源层接触是指包括两种形式，第一种是，在制备所述薄膜晶体管时，先形成所述源极501，之后形成所述有源层40，然后形成所述漏极502，其中所述源极501与所述有源层40的下表面接触，所述漏极502与所述有源层40的上表面接触；第二种是，在制备所述薄膜晶体管时，先形成所述漏极502，之后形成所述有源层40，然后形成所述源极501，其中所述漏极502与所述有源层40的下表面接触，所述源极501与所述有源层40的上表面接触。当然在这之间还可以形成其他图案层，在此不做限定。
这里不对所述源极501和漏极502与所述有源层40的接触方式进行限定，可以是直接接触，也可以是通过过孔接触。
本发明实施例提供了一种薄膜晶体管，该薄膜晶体管包括栅极、栅绝缘层、有源层、源极、以及漏极，其中，沿垂直所述衬底基板的方向上，所述源极和所述漏极分别设置在所述有源层的两侧，且与所述有源层接触；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此可以通过合理设置位于所述源极和漏极之间的有源层厚度，以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
需要说明的是本发明所有实施例中所描述的由有源层的厚度决定的沟道长度相当于背景技术中的薄膜晶体管的源漏极之间的沟道长度。
基于上述描述，本发明实施例提供的薄膜晶体管的其中一种优选结构可以为：所述源极501设置于所述衬底基板10与所述有源层40之间，所述漏极502设置于所述有源层40远离所述衬底基板10的一侧。
在此基础上，进一步优选地，如图2所示，所述栅绝缘层30可以设置于所述漏极502与所述有源层40之间，所述漏极502通过设置于所述栅绝缘层上的第一过孔301与所述有源层40接触；所述栅极20与所述漏极502同层设置，且所述栅极20与所述漏极502不连接。
此处需要说明的是，所述栅极20与所述漏极502同层设置，是指同一层金属薄膜经一次构图工艺处理后形成的所述栅极20与所述漏极502。这样可以减少构图工艺的次数，降低成本。
其中，所述有源层40可以为金属氧化物半导体有源层，或者为非晶硅半导体层，当为非晶硅半导体层时，所述有源层40还包括位于所述非晶硅半导体层两侧的欧姆接触层。
此外，本发明实施例提供的薄膜晶体管的其中又一种优选结构还可以为：所述漏极502设置于所述衬底基板10与所述有源层40之间，所述源极501设置于所述有源层40远离所述衬底基板10的一侧。
在此基础上，进一步优选地，如图3所示，所述栅绝缘层30可以设置于所述源极501与所述有源层40之间，所述源极501通过设置于所述栅绝缘层上的第一过孔301与所述有源层40接触；所述栅极20与所述源极501同层设置，且所述栅极20与所述源极501不连接。
此处需要说明的是，所述栅极20与所述源极501同层设置，是指同一层金属薄膜经一次构图工艺处理后形成的所述栅极20与所述源极501。这样可以减少构图工艺的次数，降低成本。
其中，所述有源层40可以为金属氧化物半导体有源层，或者为非晶硅半导体层，当为非晶硅半导体层时，所述有源层40还包括位于所述非晶硅半导体层两侧的欧姆接触层。
下面将提供两个具体实施例，以详细描述上述两种薄膜晶体管的结构。
实施例一，提供一种薄膜晶体管，如图4所示，该薄膜晶体管包括：设置在衬底基板10上的源极501、设置在所述源极上方的有源层40、设置在所述有源层上方的漏极502、以及设置在所述有源层和所述漏极之间的栅绝缘层30和设置在所述栅绝缘层上方的栅极20。
其中，所述有源层40包括位于中间的非晶硅半导体层401、位于所述非晶硅半导体层上方的第一欧姆接触层402以及位于所述非晶硅半导体层下方的第二欧姆接触层403。
所述源极501和所述有源层40的第二欧姆接触层403接触，所述漏极502与所述栅极20同层但不连接，且所述漏极502通过设置在所述栅绝缘层30上的第一过孔301与所述有源层40的第一欧姆接触层402接触。
需要说明的是，在本发明实施例中并不限于所述有源层为包括非晶硅半导体层、以及第一、第二欧姆接触层，所述有源层也可以为金属氧化物半导体有源层。
本发明实施例一提供了一种薄膜晶体管，包括依次设置在衬底基板上的源极、有源层、栅绝缘层、以及同层设置且不连接的的漏极和栅极；其中，所述有源层包括位于中间的非晶硅半导体层、以及分别位于所述非晶硅半导体层上下方的第一欧姆接触层和第二欧姆接触层，所述源极与所述第二欧姆接触层接触，所述漏极通过设置在所述栅绝缘层上的第一过孔与所述第一欧姆层接触；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此通过合理设置所述有源层的厚度，便可以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
实施例二，提供了一种薄膜晶体管，如图5所示，该薄膜晶体管包括：设置在衬底基板10上的漏极502、设置在所述漏极上方的有源层40、设置在所述有源层上方的源极501、以及设置在所述有源层和所述源极之间的栅绝缘层30和设置在所述栅绝缘层上方的栅极20。
其中，所述有源层40包括位于中间的非晶硅半导体层401、位于所述非晶硅半导体层上方的第一欧姆接触层402以及位于所述非晶硅半导体层下方的第二欧姆接触层403。
所述漏极502和所述有源层40的第二欧姆接触层403接触，所述源极501与所述栅极20同层但不连接，且所述源极501通过设置在所述栅绝缘层30上的第一过孔301与所述有源层40的第一欧姆接触层402接触。
需要说明的是，在本发明实施例中并不限于所述有源层为包括非晶硅半导体层、以及第一、第二欧姆接触层，所述有源层也可以为金属氧化物半导体有源层。
本发明实施例二提供了一种薄膜晶体管，包括依次设置在基板上的漏极、有源层、栅绝缘层、以及同层设置且不连接的源极和栅极；其中，所述有源层包括位于中间的非晶硅半导体层、以及分别位于所述非晶硅半导体层上下方的第一欧姆接触层和第二欧姆接触层，所述漏极与所述第二欧姆接触层接触，所述源极通过设置在所述栅绝缘层上的第一过孔与所述第一欧姆层接触；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此通过合理设置所述有源层的厚度，便可以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
需要说明的是，本发明实施例提供的薄膜晶体管并不限于上述两个实施例描述的薄膜晶体管的结构，也可以为其他结构，在此不再赘述。
本发明实施例还提供了一种阵列基板，如图6和图7所示，该阵列基板包括上述的薄膜晶体管、以及像素电极70，其中所述像素电极70与所述薄膜晶体管的漏极502连接。当然还可以包括保护层60。
可选的，参考图6所示，当上述薄膜晶体管的所述源极501设置于所述衬底基板10与所述有源层40之间、所述栅绝缘层30设置于所述漏极502与所述有源层40之间，所述栅绝缘层30上设置有第一过孔301，所述漏极502通过所述第一过孔301与所述有源层40接触，且所述栅极20与所述漏极502同层设置的情况下，所述像素电极70通过设置在栅极和漏极上方的所述保护层60上的第二过孔601与所述漏极502连接。
可选的，参考图7所示，当上述薄膜晶体管的所述漏极502设置于所述基板10与所述有源层40之间、所述栅绝缘层30设置于所述源极501与所述有源层40之间，所述栅绝缘层30上设置有第一过孔301，所述源极501通过所述第一过孔301与所述有源层30接触，且所述栅极20与所述源极501同层设置的情况下，所述像素电极70通过设置在栅极与源极上方的保护层60上的第二过孔601和设置在所述栅绝缘层30上的第三过孔302与所述漏极502连接。
这里，所述第二过孔601和所述第三过孔302可以通过一次刻蚀工艺形成。
下面将提供两个具体实施例，以详细描述上述两种阵列基板的结构。
实施例三，提供一种阵列基板，参考图6所示，该阵列基板从下到上依次包括：衬底基板10、设置在衬底基板上的源极501和与源极连接的数据线(图中未标识出)、设置在所述源极上方的有源层40、设置在所述有源层40上方的栅绝缘层30、以及设置在所述栅绝缘层30上方同层但不连接的漏极502和栅极20、与栅极20连接的栅线(图中未标识出)，其中，栅绝缘层30上设置有第一过孔301，所述漏极502通过第一过孔301与有源层40接触，此外，还包括：保护层60、以及设置在所述保护层上的像素电极70，且所述像素电极70通过设置在所述保护层60上的第二过孔601与所述漏极502连接。
其中，源极501、设置在源极上方的有源层40、设置在所述有源层上方的栅绝缘层30、以及设置在所述栅绝缘层上方同层但不连接的漏极502和栅极20构成薄膜晶体管。
实施例四，提供一种阵列基板，参考图7所示，该阵列基板从下到上依次包括：衬底基板10、设置在衬底基板上的漏极502、设置在所述漏极上方的有源层40、设置在所述有源层40上方的栅绝缘层30、以及设置在所述栅绝缘层30上方同层的源极501、与所述源极501连接的数据线(图中未标识出)和栅极20、与所述栅极20连接的栅线(图中未标识出)，其中所述源极501与所述栅极20不连接，栅绝缘层30上设置有第一过孔301，所述源极501通过第一过孔301与有源层40接触，此外，还包括：保护层60、以及设置在所述保护层上的像素电极70，且所述像素电极70通过设置在所述保护层60上的第二过孔601和所述栅绝缘层30上的第三过孔302与所述漏极502连接。
其中，漏极502、设置在所述漏极上方的有源层40、设置在所述有源层上方的栅绝缘层30、以及设置在所述栅绝缘层上方同层但不连接的源极501和栅极20构成薄膜晶体管。
本发明实施例提供的阵列基板，由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此通过合理设置所述有源层的厚度，便可以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
此外，本发明实施例提供的阵列基板可以适用TN模式、高级超维场转换技术(Advanced-Super Dimension Switch)、内平面转换式(In-Plane Switching，IPS)、有机电激光显示(OrganicElectroluminesence Display，OLED)等类型的液晶显示装置的生产。其中，高级超维场转换技术其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高薄膜场效应晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。OLED具有自发光的特性，且其具有可视角度大，显著节省电能等优点。
因此，对于高级超维场转换技术型液晶显示装置中适用的阵列基板，如图8和图9所示，所述阵列基板还包括：钝化层90和公共电极80。
本发明实施例提供了一种阵列基板，该阵列基板包括上述的薄膜晶体管、以及像素电极和公共电极；一方面，由于上述的薄膜晶体管的沟道长度由所述有源层的厚度决定，因此通过合理设置所述有源层的厚度，便可以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性；另一方面，由于像素电极和公共电极均位于阵列基板上，当该阵列基板应用于显示器时，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
本发明实施例还提供了一种薄膜晶体管的制备方法，该方法包括：在衬底基板10上形成栅极20、栅绝缘层30、有源层40、源极501、以及漏极502；其中，沿垂直所述衬底基板的方向，所述源极501和漏极502分别形成在所述有源层40的两侧，且所述源极501和所述漏极502与所述有源层40接触。
本发明实施例提供了一种薄膜晶体管的制备方法，该方法包括在衬底基板上形成栅极、栅绝缘层、有源层、以及在沿垂直所述衬底基板的方向上，在所述有源层的两侧分别形成与所述有源层接触的源极和漏极；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此可以通过合理设置位于所述源极和漏极之间的有源层厚度，以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
可选的，所述源极501和漏极502分别形成在所述有源层40的两侧包括：所述源极501形成在所述衬底基板10与所述有源层40之间，所述漏极502形成在所述有源层40远离所述衬底基板10的一侧。
进一步地，所述漏极502形成在所述有源层40远离所述衬底基板10的一侧包括：所述栅绝缘层30形成在所述漏极502与所述有源层40之间，所述漏极502通过形成在所述栅绝缘层30上的第一过孔301与所述有源层40接触；所述栅极20与所述漏极502同层形成，且所述栅极20与所述漏极502不连接。
下面将提供一个具体实施例，以详细描述上述的薄膜晶体管的制备方法。
实施例五，提供一种薄膜晶体管的制备方法，如图10所示，该方法包括如下步骤：
S101、在衬底基板10上制作金属薄膜，通过一次构图工艺处理，形成如图11所示的源极501。
具体的，可以使用磁控溅射方法，在衬底基板上制备一层厚度在
Figure BDA00003180994300111
至
Figure BDA00003180994300112
的金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成所述源极501。
S102、在完成步骤S101的基板上，制作有源层薄膜，通过一次构图工艺处理，形成有源层40。
具体的，可以利用化学汽相沉积法在形成有源极501的基板上沉积金属氧化物半导体薄膜。然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成如图12所示的所述有源层40。
也可以在形成有源极501的基板上沉积厚度为
Figure BDA00003180994300121
至
Figure BDA00003180994300122
的非晶硅薄膜和n+非晶硅薄膜，然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成如图13所示的，包括位于中间的非晶硅半导体层401以及分别位于所述非晶硅半导体层上下方的第一欧姆接触层402和第二欧姆接触层403的所述有源层40。
S103、在完成步骤S102的基板上制作绝缘薄膜，通过一次构图工艺处理，形成包括第一过孔301的栅绝缘层30。
其中，所述第一过孔301露出所述有源层40。
具体的，可以利用化学汽相沉积法在基板上连续沉积厚度为
Figure BDA00003180994300123
至的绝缘薄膜，绝缘薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。然后，通过曝光、显影、刻蚀形成如图14或图15所示的具有第一过孔301的栅绝缘层30。
S104、在完成步骤S103的基板上制作金属薄膜，通过一次构图工艺处理，形成参考如图2或图4所示的漏极502、以及栅极20，且所述漏极502和所述栅极20不连接；其中所述漏极502通过所述第一过孔301与所述有源层40接触。
具体的，可以使用磁控溅射方法，在玻璃基板上制备一层厚度在
Figure BDA00003180994300125
至
Figure BDA00003180994300126
的金属薄膜。金属材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。然后，通过曝光、显影、刻蚀、剥离等构图工艺处理，在基板的一定区域上形成通过所述第一过孔301与所述有源层40接触的漏极502、同时形成栅极20。
本发明实施例提供了一种薄膜晶体管的制备方法，该方法包括在基板上依次形成源极、有源层、栅绝缘层、以及形成在同层且不连接的漏极和栅极；其中，所述源极与所述有源层的下表面接触，所述漏极通过形成在所述栅绝缘层上的第一过孔与所述有源层的上表面接触；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此通过合理设置所述有源层的厚度，便可以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
对于包括通过上述方法制备的多晶硅薄膜晶体管的阵列基板，其制作方法可以为，在完成上述步骤S101-S104的基础上，还包括：在基板上形成参考图6所示的保护层60、以及像素电极70，其中所述像素电极70通过形成在所述保护层60上的第二过孔601与所述漏极502电连接。
进一步优选的，所述方法还包括：形成参考图8所示的钝化层90以及公共电极80。
需要说明的是，本发明实施例提供的薄膜晶体管的制备方法并不限于上述实施例。
此外，本发明实施例提供的薄膜晶体管的制备方法还可以为：所述漏极502形成在所述衬底基板10与所述有源层40之间，所述源极201形成在所述有源层40远离所述衬底基板的一侧。
进一步地，所述源极501形成在所述有源层40远离所述衬底基板的一侧包括：所述栅绝缘层30形成在所述源极501与所述有源层40之间，所述源极501通过形成在所述栅绝缘层30上的第一过孔301与所述有源层40接触；所述栅极20与所述源极501同层形成。
下面以一个具体实施例来说明，参考图3或图5所示的薄膜晶体管，该方法包括如下步骤：
S201、在衬底基板10上制作金属薄膜，通过一次构图工艺处理，形成漏极502。
S202、在完成步骤S201的基板上制作有源层薄膜，通过一次构图工艺处理，形成有源层40。
其中，参考图3所示，所述有源层40通过在基板上沉积金属氧化物半导体薄膜形成；或者，参考图5所示，所述有源层40包括位于中间的非晶硅半导体层401以及分别位于所述非晶硅半导体层上下方的第一欧姆接触层402和第二欧姆接触层403，即通过在基板上沉积非晶硅薄膜和n+非晶硅薄膜形成。
S203、在完成步骤S202的基板上制作绝缘薄膜，通过一次构图工艺处理，形成参考图3或图5所示的包括第一过孔301的栅绝缘层30，其中所述第一过孔301露出所述有源层40。
S204、在完成步骤S203的基板上制作金属薄膜，通过一次构图工艺处理，形成参考如图3或5所示的源极501、以及栅极20；其中所述源极501通过所述栅绝缘层上的第一过孔301与所述有源层40接触。
本发明实施例提供了一种薄膜晶体管的制备方法，该方法包括在衬底基板上依次形成漏极、有源层、栅绝缘层、以及形成在同层的源极和栅极；其中，所述漏极与所述有源层的下表面接触，所述源极通过形成在所述栅绝缘层上的第一过孔与所述有源层的上表面接触；由于所述薄膜晶体管的沟道长度由所述有源层的厚度决定，因此通过合理设置所述有源层的厚度，便可以减小沟道长度，从而增加薄膜晶体管的开态电流，进而提高薄膜晶体管的特性。
对于包括通过上述方法制备的多晶硅薄膜晶体管的阵列基板，其制作方法可以为，在完成上述步骤S201-S204的基础上，还包括：在基板上形成参考图7所示的保护层60、以及像素电极70，其中所述像素电极70通过形成在所述保护层60上的第二过孔601和设置在栅绝缘层30上的第三过孔302与所述漏极502电连接。
进一步优选的，所述方法还包括：形成参考图9所示的钝化层90以及公共电极80。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种薄膜晶体管，包括设置在衬底基板上的栅极、栅绝缘层、有源层、源极、以及漏极；其特征在于，沿垂直所述衬底基板的方向，所述源极和所述漏极分别设置在所述有源层两侧，且所述源极和所述漏极与所述有源层接触。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极设置于所述衬底基板与所述有源层之间，所述漏极设置于所述有源层远离所述衬底基板的一侧。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅绝缘层设置于所述漏极与所述有源层之间，所述漏极通过设置于所述栅绝缘层上的第一过孔与所述有源层接触；
所述栅极与所述漏极同层设置，且所述栅极与所述漏极不连接。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极设置于所述衬底基板与所述有源层之间，所述源极设置于所述有源层远离所述衬底基板的一侧。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过设置于所述栅绝缘层上的所述第一过孔与所述有源层接触；
所述栅极与所述源极同层设置，且所述栅极与所述源极不连接。
6.根据权利要求1至5任一项所述的薄膜晶体管，其特征在于，所述有源层包括位于中间的非晶硅半导体层、以及位于所述非晶硅半导体两侧的欧姆接触层。
7.一种阵列基板，其特征在于，包括权利要求1至6任一项所述的薄膜晶体管。
8.根据权利要求7所述的阵列基板，其特征在于，还包括保护层与像素电极；
所述薄膜晶体管的源极设置于衬底基板与有源层之间、栅绝缘层设置于漏极与所述有源层之间，所述漏极通过所述栅绝缘层上的第一过孔与所述有源层接触，栅极与所述漏极同层设置，所述栅极和所述漏极上设置所述保护层，所述像素电极通过设置在所述保护层上的第二过孔与所述漏极连接；或者
所述薄膜晶体管的漏极设置于所述衬底基板与所述有源层之间、所述栅绝缘层设置于所述源极与所述有源层之间，所述源极通过所述栅绝缘层上的第一过孔与所述有源层接触，所述栅极与所述源极同层设置，所述栅极与所述源极上设置所述保护层，所述像素电极通过设置在所述保护层上的所述第二过孔和所述栅绝缘层上的第三过孔与所述漏极连接。
9.根据权利要求7或8所述的阵列基板，其特征在于，还包括公共电极。
10.一种薄膜晶体管的制备方法，包括：在衬底基板上形成栅极、栅绝缘层、有源层、源极、以及漏极；其特征在于，沿垂直所述衬底基板的方向，所述源极和所述漏极分别形成在所述有源层的两侧，且所述源极和所述漏极与所述有源层接触。
11.根据权利要求10所述的制备方法，其特征在于，所述源极和所述漏极分别形成在所述有源层的两侧包括：
所述源极形成在所述衬底基板与所述有源层之间，所述漏极形成在所述有源层远离所述衬底基板的一侧；或者
所述漏极形成在所述衬底基板与所述有源层之间，所述源极形成在所述有源层远离所述衬底基板的一侧。
12.根据权利要求11所述的方法，其特征在于，所述漏极形成在所述有源层远离所述衬底基板的一侧包括：所述栅绝缘层形成在所述漏极与所述有源层之间，所述漏极通过形成在所述栅绝缘层上的过孔与所述有源层接触；
所述栅极与所述漏极同层形成，且所述栅极与所述漏极不连接。
13.根据权利要求11所述的方法，其特征在于，所述源极形成在所述有源层远离所述衬底基板的一侧包括：所述栅绝缘层形成在所述源极与所述有源层之间，所述源极通过形成在所述栅绝缘层上的过孔与所述有源层接触；
所述栅极与所述源极同层形成，且所述栅极与所述源极不连接。
CN2013101751978A 2013-05-13 2013-05-13 一种薄膜晶体管及其制备方法、阵列基板 Pending CN103311310A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2013101751978A CN103311310A (zh) 2013-05-13 2013-05-13 一种薄膜晶体管及其制备方法、阵列基板
PCT/CN2013/088543 WO2014183422A1 (zh) 2013-05-13 2013-12-04 薄膜晶体管及其制备方法、阵列基板
US14/388,634 US9620651B2 (en) 2013-05-13 2013-12-04 Thin film transistor, manufacturing method thereof and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013101751978A CN103311310A (zh) 2013-05-13 2013-05-13 一种薄膜晶体管及其制备方法、阵列基板

Publications (1)

Publication Number Publication Date
CN103311310A true CN103311310A (zh) 2013-09-18

Family

ID=49136322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013101751978A Pending CN103311310A (zh) 2013-05-13 2013-05-13 一种薄膜晶体管及其制备方法、阵列基板

Country Status (3)

Country Link
US (1) US9620651B2 (zh)
CN (1) CN103311310A (zh)
WO (1) WO2014183422A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762245A (zh) * 2013-12-13 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
WO2014183422A1 (zh) * 2013-05-13 2014-11-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN104681629A (zh) * 2015-03-18 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
WO2015090059A1 (zh) * 2013-12-18 2015-06-25 京东方科技集团股份有限公司 像素阵列结构及其制作方法、阵列基板和显示装置
CN104749848A (zh) * 2015-04-21 2015-07-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及制作方法
CN106298959A (zh) * 2016-11-01 2017-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN106910778A (zh) * 2017-03-29 2017-06-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN106972034A (zh) * 2017-05-27 2017-07-21 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
CN107221501A (zh) * 2017-05-26 2017-09-29 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
CN107611180A (zh) * 2017-07-17 2018-01-19 华南理工大学 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN111081783A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示装置
CN111445878A (zh) * 2020-04-29 2020-07-24 Tcl华星光电技术有限公司 显示面板及显示装置
CN112041798A (zh) * 2018-04-17 2020-12-04 深圳市柔宇科技股份有限公司 触控显示面板及其制备方法、显示装置
WO2024036762A1 (zh) * 2022-08-16 2024-02-22 武汉华星光电技术有限公司 垂直结构的薄膜晶体管和电子器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110718556A (zh) * 2019-08-29 2020-01-21 福建华佳彩有限公司 一种柔性阵列基板及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356940A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 液晶表示装置
CN1326178A (zh) * 2000-05-31 2001-12-12 卡西欧计算机株式会社 移位寄存器和电子设备
CN101546077A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230595B1 (ko) * 1996-12-28 1999-11-15 김영환 액정 표시 장치 및 그 제조방법
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN100461433C (zh) * 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN102224593A (zh) * 2008-11-27 2011-10-19 飞思卡尔半导体公司 功率mos晶体管器件及包括其的开关装置
CN102544049B (zh) 2010-12-22 2014-04-16 中国科学院微电子研究所 三维半导体存储器件及其制备方法
CN102646714A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
CN102842601B (zh) * 2012-08-17 2015-05-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN103165471A (zh) * 2013-02-19 2013-06-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示装置
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN103560135B (zh) * 2013-11-14 2015-12-02 北京京东方光电科技有限公司 一种x射线传感器的阵列基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0356940A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 液晶表示装置
CN1326178A (zh) * 2000-05-31 2001-12-12 卡西欧计算机株式会社 移位寄存器和电子设备
CN101546077A (zh) * 2008-03-26 2009-09-30 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620651B2 (en) 2013-05-13 2017-04-11 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and array substrate
WO2014183422A1 (zh) * 2013-05-13 2014-11-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN103762245A (zh) * 2013-12-13 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
WO2015090059A1 (zh) * 2013-12-18 2015-06-25 京东方科技集团股份有限公司 像素阵列结构及其制作方法、阵列基板和显示装置
US9985140B2 (en) 2013-12-18 2018-05-29 Boe Technologies Group Co., Ltd. Pixel array structure having doped active layer with uneven thickness and manufacturing method thereof, array substrate and display device
WO2016145914A1 (en) * 2015-03-18 2016-09-22 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and fabrication method thereof, and display apparatus
US9960188B2 (en) 2015-03-18 2018-05-01 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, and fabrication method there of, and display apparatus
CN104681629A (zh) * 2015-03-18 2015-06-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN104681629B (zh) * 2015-03-18 2017-12-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN104749848A (zh) * 2015-04-21 2015-07-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及制作方法
CN106298959A (zh) * 2016-11-01 2017-01-04 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN106910778A (zh) * 2017-03-29 2017-06-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN106910778B (zh) * 2017-03-29 2020-02-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN107221501B (zh) * 2017-05-26 2020-03-10 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
WO2018214485A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN107221501A (zh) * 2017-05-26 2017-09-29 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
US11114474B2 (en) 2017-05-26 2021-09-07 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate, and display panel
WO2018219084A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板
CN106972034A (zh) * 2017-05-27 2017-07-21 福州京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板
US11177287B2 (en) 2017-05-27 2021-11-16 Fuzhou Boe Optoelectronics Technology Co., Ltd. Thin film transistor, fabrication method therefor, and array substrate
CN107611180A (zh) * 2017-07-17 2018-01-19 华南理工大学 一种垂直沟道结构双电层薄膜晶体管及其制备方法
CN112041798A (zh) * 2018-04-17 2020-12-04 深圳市柔宇科技股份有限公司 触控显示面板及其制备方法、显示装置
CN111081783A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、显示装置
CN111445878A (zh) * 2020-04-29 2020-07-24 Tcl华星光电技术有限公司 显示面板及显示装置
CN111445878B (zh) * 2020-04-29 2022-03-08 Tcl华星光电技术有限公司 显示面板及显示装置
WO2024036762A1 (zh) * 2022-08-16 2024-02-22 武汉华星光电技术有限公司 垂直结构的薄膜晶体管和电子器件

Also Published As

Publication number Publication date
WO2014183422A1 (zh) 2014-11-20
US9620651B2 (en) 2017-04-11
US20160225914A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN102651342B (zh) 阵列基板及其制造方法
CN101770121B (zh) Tft-lcd阵列基板及其制造方法
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN202093289U (zh) 一种阵列基板及显示装置
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN102654698A (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN102709326A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
US20140138671A1 (en) Display substrate and method of manufacturing the same
CN103915451A (zh) 一种阵列基板及其制造方法、显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN102629576A (zh) 阵列基板及其制作方法
CN103730474B (zh) 一种阵列基板及其制造方法、显示装置
CN102723365A (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN102956715A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130918