CN102646714A - 一种薄膜晶体管、阵列基板及其制备方法 - Google Patents
一种薄膜晶体管、阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN102646714A CN102646714A CN2011101255714A CN201110125571A CN102646714A CN 102646714 A CN102646714 A CN 102646714A CN 2011101255714 A CN2011101255714 A CN 2011101255714A CN 201110125571 A CN201110125571 A CN 201110125571A CN 102646714 A CN102646714 A CN 102646714A
- Authority
- CN
- China
- Prior art keywords
- active layer
- film transistor
- thin
- preparation
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 63
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 54
- 239000001257 hydrogen Substances 0.000 claims abstract description 54
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims abstract description 25
- 238000009413 insulation Methods 0.000 claims abstract description 23
- 238000012545 processing Methods 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 87
- 230000008569 process Effects 0.000 claims description 67
- 239000012528 membrane Substances 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 239000013081 microcrystal Substances 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000004062 sedimentation Methods 0.000 claims description 18
- 238000005516 engineering process Methods 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 238000004050 hot filament vapor deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 13
- 239000013078 crystal Substances 0.000 abstract description 12
- 229910021424 microcrystalline silicon Inorganic materials 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000005137 deposition process Methods 0.000 abstract 1
- 230000005012 migration Effects 0.000 abstract 1
- 238000013508 migration Methods 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 238000000137 annealing Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000002800 charge carrier Substances 0.000 description 9
- 230000002950 deficient Effects 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 208000034699 Vitreous floaters Diseases 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管、阵列基板及其制备方法，包括基板、依次在所述基板上制备的栅极、栅绝缘层、有源层、欧姆接触层、源极、漏极和钝化层，其特征在于，所述有源层是由微晶硅构成，所述有源层包括有源层下部和有源层上部，其中，所述有源层下部是由至少2层非晶硅薄膜逐层经过氢等离子体处理而得到的微晶硅构成。本发明提供的薄膜晶体管及阵列基板，有源层下部是由非晶硅经过氢等离子体处理得到的微晶硅构成，目的是通过减少有源层下部的晶界和缺陷，提高薄膜晶体管中载流子的迁移率、开关响应速度，同时降低薄膜晶体管的功耗，通过连续沉积工艺制备有源层上部可以提高薄膜晶体管的制备效率。
Description
技术领域
本发明涉及薄膜晶体管的技术领域，具体地，涉及一种薄膜晶体管、阵列基板及其制备方法。
背景技术
目前，由于有源矩阵有机发光二极管面板(Active Matrix/Organic LightEmitting Diode，AMOLED)和低温多晶硅薄膜晶体管显示器(LowTemperature Poly-silicon Thin Film Transistor Liquid Crystal Display，LTPSTFT-LCD)具有高画质、移动图像响应时间短、低功耗、宽视角及超轻超薄等优点，成为了未来显示技术的最好选择之一，但是，由于目前普遍应用于LCD产业的a-Si(非晶硅)薄膜晶体管的迁移率较低、阈值电压漂移严重以及稳定性较差等原因，导致a-Si较难应用于电流型驱动的AMOLED中。
现有技术中，微晶硅具有较好的稳定性能、背板均匀性高以及工艺成本低等特点，适合应用于大尺寸的AMOLED、LTPS TFT-LCD等显示面板中，但是在采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)制备薄膜晶体管中的有源层时，有源层下部的沟道区会出现孵化层，这种孵化层为生长的微晶硅材料，该孵化层导致有源层的沟道区出现更多的晶界和缺陷，降低了载流子的迁移率，导致薄膜晶体管的动作延迟、开关响应速度慢以及工作状态不稳定。
发明内容
为解决上述问题，本发明提供一种薄膜晶体管及其制备方法和显示面板，用于解决现有技术中薄膜晶体管有源层中沟道区的载流子迁移率低、开关响应速度慢以及工作状态不稳定的问题。
为此，本发明提供一种薄膜晶体管，包括基板、依次在所述基板上制备的栅极、栅绝缘层、有源层、欧姆接触层、源极、漏极和钝化层，其特征在于，所述有源层是由微晶硅构成，所述有源层包括有源层下部和有源层上部，其中，所述有源层下部是由至少2层非晶硅薄膜逐层经过氢等离子体处理而得到的微晶硅构成。
其中，所述有源层下部的厚度在30～50nm之间，所述有源层上部的厚度在100～150nm之间。
本发明还提供一种薄膜晶体管的制备方法，在玻璃基板上制备栅极和栅绝缘层，在所述栅绝缘层上制备有源层，在所述有源层上制备欧姆接触层、源极、漏极和钝化层，其中，在所述栅绝缘层上制备有源层包括：
采用逐层生长工艺制备有源层下部，采用连续沉积工艺制备有源层上部。
其中所述采用逐层生长技术制备有源层下部包括：
通过PECVD工艺沉积非晶硅薄膜，对所述非晶硅薄膜进行氢等离子体处理，所述非晶硅薄膜的厚度小于10nm；
重复进行上述PECVD工艺和氢等离子体处理至少2次以得到所述有源层下部。
其中，所述通过PECVD工艺沉积非晶硅薄膜，采用氢等离子体对所述非晶硅薄膜进行处理中的制程条件包括：
硅烷的流量范围在100～250sccm之间、氢气的流量范围在100～250sccm之间、射频功率范围在100～300W之间、压强范围在800～1500mtorr之间、温度范围在350～380℃之间；
所述通过PECVD工艺沉积非晶硅薄膜的厚度在3～5nm之间，采用氢等离子体对所述非晶硅薄膜进行处理的时间范围在20～28s之间。
其中，所述重复进行PECVD工艺和氢等离子体处理至少2次以得到所述有源层下部包括：
每次PECVD工艺沉积得到的非晶硅薄膜层厚度为4nm，对所述非晶硅薄膜进行氢等离子体处理的时间为24s，重复进行PECVD工艺和氢等离子体处理的次数为10次，以得到所述有源层下部。
其中，所述通过PECVD工艺沉积非晶硅薄膜，采用氢等离子体对所述非晶硅薄膜进行处理的工艺条件包括：
硅烷的流量范围在100～250sccm之间、氢气的流量范围在100～250sccm之间、射频功率范围在100～300W之间、压强范围在800～1500mtorr、温度范围在240～260℃之间；
所述通过PECVD工艺沉积非晶硅薄膜的厚度在0.5～2.5nm之间，采用氢等离子体对所述非晶硅薄膜进行处理的时间范围在70～110s之间。
其中，所述重复进行PECVD工艺和氢等离子体处理至少2次以得到所述有源层下部包括：
每次PECVD工艺沉积得到非晶硅薄膜的厚度为1nm，对所述非晶硅薄膜进行氢等离子体处理的时间为90s，重复进行PECVD工艺和氢等离子体处理的次数为40次，以得到所述有源层下部。
其中，所述采用连续沉积工艺制备有源层上部包括：
采用PECVD、低压化学气相沉积LPCVD、热丝化学气相沉积HWCVD或溅射工艺连续沉积制备所述有源层上部。
其中，采用PECVD工艺制备有源层上部中的制程条件包括：
硅烷的流量范围在10～30sccm之间、氢气的流量范围在1000～3000sccm之间、射频功率范围在700～1550W之间、压强范围在800～900mtorr之间、温度范围在240～270℃之间。
本发明还提供一种阵列基板，包括上述的薄膜晶体管。
进一步地，本发明还提供一种显示器件，包括上述的阵列基板。
此外，本发明还提供一种阵列基板的制备方法，该阵列基板上的薄膜晶体管的制备方法为上述的薄膜晶体管制备方法。
本发明具有下述有益效果：
本发明提供的薄膜晶体管，有源层下部是由非晶硅经过氢等离子体处理得到的微晶硅构成，目的是通过减少有源层下部的晶界和缺陷，提高薄膜晶体管中载流子的迁移率和开关响应速度，同时降低薄膜晶体管的功耗。本发明提供的阵列基板及显示器件，具有上述优点。
本发明提供的薄膜晶体管的制备方法，薄膜晶体管中的有源层下部是由逐层生长工艺制备得到的微晶硅构成，逐层生长工艺制备得到的微晶硅可以有效减少有源层下部的晶界和缺陷，提高薄膜晶体管中载流子的迁移率和开关响应速度，同时降低薄膜晶体管的漏电流，从而能降低薄膜晶体管的功耗，通过连续沉积工艺制备有源层上部可以提高制备薄膜晶体管的效率。本发明提供的阵列基板的制备方法，也具有上述优点。
附图说明
图1为本发明薄膜晶体管实施例的结构示意图；
图2为本发明薄膜晶体管的制备方法第一实施例的流程图；
图3为本发明薄膜晶体管的制备方法第二实施例的流程图；
图4A为本实施例中薄膜晶体管产品的第一结构示意图；
图4B为本实施例中薄膜晶体管产品的第二结构示意图；
图4C为本实施例中薄膜晶体管产品的第三结构示意图；
图4D为本实施例中薄膜晶体管产品的第四结构示意图；
图4E为本实施例中薄膜晶体管产品的第五结构示意图；
图4F为本实施例中薄膜晶体管产品的第六结构示意图；
图5为第二实施例中制备的薄膜晶体管退火前和退火后的转移特性对比图谱；
图6为第二实施例中制备的薄膜晶体管与现有技术制备的薄膜晶体管在退火后的转移特性对比图谱。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的薄膜晶体管及其制备方法进行详细描述。
图1为本发明薄膜晶体管实施例的结构示意图。如图1所示，
本实施例薄膜晶体管包括基板101、以及在基板101上依次制备的栅极102、栅绝缘层103、有源层、欧姆接触层106、源极107、漏极108和钝化层109，其中，有源层包括有源层下部104和有源层上部105，有源层下部104即为有源层的沟道区域，有源层下部104是由至少2层非晶硅薄膜逐层经过氢等离子体处理而得到的微晶硅构成，有源层上部是由连续沉积工艺沉积得到的微晶硅构成；其中，构成有源层下部104的微晶硅是通过PECVD制备得到多层非晶硅薄膜，每一层非晶硅薄膜都经过氢等离子体处理而得到，由该微晶硅构成的有源层下部104的目的是通过减少有源层下部104的晶界和缺陷，提高薄膜晶体管中载流子的迁移率和开关响应速度，同时能有效降低薄膜晶体管的功耗。
在实际应用中，有源层下部104的厚度在30～50nm之间，优选的为40nm，有源层上部105的厚度在100～150nm之间，优选的为130nm。
图2为本发明薄膜晶体管的制备方法第一实施例的流程图。如图2所示，本实施例薄膜晶体管的制备方法的具体工艺流程包括如下步骤：
步骤201、在基板上制备栅极和栅绝缘层。
在本实施例中，以图1所示的薄膜晶体管的结构为例来介绍技术方案，采用玻璃基板作为基板101，依次在基板上制备栅极102和栅绝缘层103，其中，栅极102可以采用金属钼等金属材料，栅绝缘层可以采用氮化硅等绝缘材料。制备栅极102和栅绝缘层103之后，进入步骤202。
步骤202、在栅绝缘层上制备有源层。
本步骤中，在制备有源层之前，通过氢等离子体对栅绝缘层103的表面进行处理，然后通过逐层生长工艺来制备构成有源层下部104的微晶硅薄膜，逐层生长工艺包括通过PECVD工艺制备一层非晶硅薄膜层，再对该层非晶硅薄膜层进行氢等离子体处理，以将非晶硅薄膜层完全转变为微晶硅；逐层生长工艺包括至少2次PECVD工艺，每次通过PECVD工艺制备一层非晶硅薄膜层，对每一层非晶硅薄膜层进行氢等离子体处理，通过设置PECVD工艺及其相应的氢等离子体处理的次数，可以得到不同厚度的微晶硅。
在本发明提供的各实施例中，逐层生长工艺中每次通过PECVD工艺沉积得到的非晶硅薄膜层通常小于10nm，小于10nm的非晶硅薄膜层经过氢等离子体处理后可以得到高质量的微晶硅。
制备有源层下部104之后，再通过连续沉积工艺在有源层下部104上连续沉积微晶硅，以得到有源层上部105，通过连续沉积工艺制备有源层上部105可以提高制备薄膜晶体管的效率；在实际应用中，连续沉积工艺可以为PECVD、低压化学气相沉积法(Low PressureChemical Vapor Deposition，LPCVD)、热丝化学气相沉积(hot wirechemical vapor deposition，HWCVD)或溅射(Sputter)沉积中的任意一种，在本实施例中，采用PECVD方式制备得到有源层上部105之后，进入步骤203。
步骤203、在有源层上制备欧姆接触层、源极、漏极和钝化层。
在本步骤中，首先在有源层上部105之上沉积一层n+a-Si：H重掺杂非晶硅层，然后通过掩模工艺得到预设图案的有源层和欧姆接触层106，有源层包括有源层下部104和有源层上部105；在欧姆接触层106上沉积一层金属钼，然后通过对金属钼实施掩模工艺得到薄膜晶体管的源极107和漏极108，最后通过PECVD工艺在源极107和漏极108上沉积得到钝化层109，钝化层109可以由氮化硅材料构成，厚度可以为230～270nm，本实例中钝化层109的厚度为250nm，从而得到薄膜晶体管。
在本实施例中，有源层下部是由多层非晶硅逐层经过氢等离子体处理得到的微晶硅构成，目的是减少有源层下部的晶界和缺陷，以提高薄膜晶体管中载流子的迁移率和开关响应速度，同时降低薄膜晶体管的功耗，通过连续沉积工艺制备有源层上部105可以提高制备薄膜晶体管的效率。本领域的技术人员可以理解，除了步骤202有源层(包括有源层下部和有源层上部)的制备外，其他步骤均可以按现有工艺进行，所述各种材料可以根据现有技术进行变换或替换，均不脱离本实施例的设计思想。
图3为本发明薄膜晶体管的制备方法第二实施例的流程图，图4A为本实施例中薄膜晶体管产品的第一结构示意图，图4B为本实施例中薄膜晶体管产品的第二结构示意图，图4C为本实施例中薄膜晶体管产品的第三结构示意图，图4D为本实施例中薄膜晶体管产品的第四结构示意图，图4E为本实施例中薄膜晶体管产品的第五结构示意图，图4F为本实施例中薄膜晶体管产品的第六结构示意图。如图3所示，本实施例薄膜晶体管的制备方法的具体工艺流程包括如下步骤：
步骤301、在基板上制备栅极。
在本步骤中，参阅图4A，选用玻璃基板作为基板101，预先清洗基板101之后，采用金属溅射工艺在基板101上镀一层金属钼，然后对金属钼进行第一次掩模工艺，第一次掩模工艺包括在金属钼上涂覆光刻胶，然后对光刻胶曝光和显影处理以得到光刻胶的栅极图形，再对金属钼进行刻蚀和对剩余光刻胶进行剥离处理，以得到栅极102，然后进入步骤302。
步骤302、在完成上述步骤的基板上制备栅绝缘层。
在本步骤中，参阅图4B，通过PECVD工艺在制备有栅极102的基板101上沉积一层氮化硅薄膜、氧化硅薄膜或氮氧化硅薄膜作为栅绝缘层103，栅绝缘层103的厚度可以为400nm，制备得到栅绝缘层103之后，进入步骤303。
步骤303、在栅绝缘层上制备有源层下部。
本步骤中，参阅图4C，通过逐层生长工艺制备构成有源层下部104的微晶硅薄膜，本实施例中的逐层生长工艺的具体过程包括：通过PECVD工艺在栅绝缘层103上沉积一非晶硅薄膜层，沉积得到的非晶硅薄膜层厚度可以在3～5nm之间，本实施例中每次沉积得到的非晶硅薄膜层厚度为4nm，然后采用氢等离子体对非晶硅薄膜层进行处理，处理时间可以为20～28s，本实施例中氢等离子体处理的时间为24s，氢等离子体中的氢原子和非晶硅薄膜层中具有应力的Si-Si键中的一个Si原子进行键合，使非晶硅薄膜层中的Si原子重新排列，以使非晶硅薄膜层转变为微晶硅薄膜；其中，在本步骤的PECVD工艺中，硅烷(SiH4)的流量范围在100～250sccm之间、氢气(H2)的流量范围在100～250sccm之间、射频功率范围在100～300W之间、压强范围在800～1500mtorr之间、温度范围在350～380℃之间。
在本实施例中的逐层生长工艺中重复进行PECVD工艺和氢等离子体处理工艺10次，以得到厚度为40nm的微晶硅薄膜，该微晶硅薄膜即有源层下部104，然后进入步骤304。
步骤304、在有源层下部上制备有源层上部。
在本步骤中，参阅图4D，通过PECVD工艺在完成上述步骤的基板101上制备由微晶硅构成的有源层上部105；有源层上部105的厚度范围可以在100～150nm之间，优选的为130nm。本实施例中的采用PECVD工艺来连续沉积微晶硅以得到有源层上部105，通过连续沉积工艺制备有源层上部105可以提供制备薄膜晶体管的效率；本步骤中PECVD工艺的制程条件包括：硅烷的流量范围在10～30sccm之间、氢气的流量范围在1000～3000sccm之间、射频功率范围在700～1550W之间、压强范围在800～900mtorr之间、温度范围在240～270℃之间。制备得到厚度为130nm的有源层上部105之后，进入步骤305。
步骤305、在完成上述步骤的基板上制备欧姆接触层。
本步骤中，参阅图4E，在有源层上部105上沉积一层厚度为50nm的n+a-Si：H重掺杂非晶硅层，该重掺杂非晶硅层即欧姆接触层106，然后通过第二次掩模工艺对有源层和欧姆接触层106进行曝光、刻蚀和剥离处理，以得到预设图案的有源层和欧姆接触层，然后进入步骤306。
步骤306、在完成上述步骤的基板上制备源极和漏极。
在本步骤中，参阅图4F，采用溅射法沉积一层厚度为220nm的金属钼，然后通过第三次掩模工艺对该金属层进行曝光、刻蚀和剥离处理，得到源极107和漏极108，然后进入步骤307。
步骤307、在完成上述步骤的基板上制备钝化层。
在本步骤中，参阅图1，在源极107和漏极108上沉积一层氮化硅薄膜作为钝化层109，氮化硅薄膜的厚度可以为250nm，从而得到薄膜晶体管。
在本实施例中，检测通过上述步骤制备得到的薄膜晶体管在退火前和退火后的转移特性，其中，对薄膜晶体管进行退火处理的时间为2小时、退火温度为250℃。图5为第二实施例中制备的薄膜晶体管退火前和退火后的转移特性对比图谱，图6为第二实施例中制备的薄膜晶体管与现有技术制备的薄膜晶体管在退火后的转移特性对比图谱。如图5所示的是本发明实施例制备的薄膜晶体管退火前和退火后栅-源电源VGS与源-漏电流IDS之间的曲线，如图6所示是本发明实施例制备的薄膜晶体管和现有技术中通过PECVD工艺连续制备的薄膜晶体管退火后的VGS-IDS的关系曲线。本实施例制备的薄膜晶体管在退火前和退火后的电学性能以及现有技术制备的薄膜晶体管在退火后的电学性能如表1所示：
表1
如表1所示，本发明制备的薄膜晶体管与现有技术中制备的薄膜晶体管的载流子的迁移率提高了将近5倍，开关响应速度也大幅提高，同时降低了薄膜晶体管的漏电流。
步骤303的采用逐层生长工艺在栅绝缘层上制备有源层下部104的过程中，PECVD工艺中的制程条件还可以是：硅烷的流量范围在100～250sccm之间、氢气的流量范围在100～250sccm之间、射频功率范围在100～300W之间、压强范围在800～1500mtorr、温度范围在240～260℃之间，PECVD工艺沉积得到非晶硅薄膜的厚度为0.5～2.5nm之间，本实施例中工艺条件的温度为250℃，每次PECVD工艺沉积得到非晶硅薄膜的厚度为1nm的非晶硅薄膜，然后对该非晶硅薄膜进行氢等离子体处理，氢等离子体处理的时间范围在70～110s之间，本实施例中每次氢等离子体处理的为90s，重复进行PECVD工艺和氢等离子体处理工艺40次，以得到由40nm厚度的微晶硅构成的有源层下部104。
在本实施例中，薄膜晶体管中的有源层下部是由逐层生长工艺制备得到的微晶硅构成，逐层生长工艺制备得到的微晶硅可以有效减少有源层下部的晶界和缺陷，提高薄膜晶体管中载流子的迁移率和开关响应速度，同时还能降低薄膜晶体管的漏电流，从而能降低薄膜晶体管的功耗，而通过连续沉积工艺制备有源层上部可以提高制备薄膜晶体管的效率。
本发明实施例还提供一种阵列基板，包括上述的薄膜晶体管。本实施例中的阵列基板，其薄膜晶体管是上述的具有特殊结构的薄膜晶体管，薄膜晶体管中的有源层下部是由逐层生长工艺制备得到的微晶硅构成。逐层生长工艺制备得到的微晶硅可以有效减少有源层下部的晶界和缺陷，提高薄膜晶体管中载流子的迁移率和开关响应速度，同时还能降低薄膜晶体管的漏电流，从而能降低薄膜晶体管的功耗，而通过连续沉积工艺制备有源层上部可以提高制备薄膜晶体管的效率。因此，该阵列基板可以有效减少有源层下部的晶界和缺陷，提高响应速度，降低功耗。
本发明实施例还提供一种显示器件，包括上述的阵列基板。所述显示器件可以是液晶面板、有机电致发光二极管面板等显示面板以及包括上述显示面板的显示设备，如手机、电视、监视器、电脑等。
本发明的又一实施例提供一种阵列基板的制备方法，该阵列基板上的薄膜晶体管的制备方法为上述的薄膜晶体管制备方法。按这一方法制备阵列基板，逐层生长工艺制备得到的微晶硅可以有效减少有源层下部的晶界和缺陷，提高薄膜晶体管中载流子的迁移率和开关响应速度，同时还能降低薄膜晶体管的漏电流，从而能降低薄膜晶体管的功耗，而通过连续沉积工艺制备有源层上部可以提高制备薄膜晶体管的效率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (13)
1.一种薄膜晶体管，包括基板、依次在所述基板上制备的栅极、栅绝缘层、有源层、欧姆接触层、源极、漏极和钝化层，其特征在于，所述有源层是由微晶硅构成，所述有源层包括有源层下部和有源层上部，其中，所述有源层下部是由至少2层非晶硅薄膜逐层经过氢等离子体处理而得到的微晶硅构成。
2.根据权利要求1所述薄膜晶体管，其特征在于，所述有源层下部的厚度在30～50nm之间，所述有源层上部的厚度在100～150nm之间。
3.一种薄膜晶体管的制备方法，在玻璃基板上制备栅极和栅绝缘层，在所述栅绝缘层上制备有源层，在所述有源层上制备欧姆接触层、源极、漏极和钝化层，其特征在于，在所述栅绝缘层上制备有源层包括：
采用逐层生长工艺制备有源层下部，采用连续沉积工艺制备有源层上部。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，所述采用逐层生长技术制备有源层下部包括：
通过PECVD工艺沉积非晶硅薄膜，对所述非晶硅薄膜进行氢等离子体处理，所述非晶硅薄膜的厚度小于10nm；
重复进行上述PECVD工艺和氢等离子体处理至少2次以得到所述有源层下部。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述通过PECVD工艺沉积非晶硅薄膜，采用氢等离子体对所述非晶硅薄膜进行处理中的制程条件包括：
硅烷的流量范围在100～250sccm之间、氢气的流量范围在100～250sccm之间、射频功率范围在100～300W之间、压强范围在800～1500mtorr之间、温度范围在350～380℃之间；
所述通过PECVD工艺沉积非晶硅薄膜的厚度在3～5nm之间，采用氢等离子体对所述非晶硅薄膜进行处理的时间范围在20～28s之间。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述重复进行PECVD工艺和氢等离子体处理至少2次以得到所述有源层下部包括：
每次PECVD工艺沉积得到的非晶硅薄膜层厚度为4nm，对所述非晶硅薄膜进行氢等离子体处理的时间为24s，重复进行PECVD工艺和氢等离子体处理的次数为10次，以得到所述有源层下部。
7.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，
所述通过PECVD工艺沉积非晶硅薄膜，采用氢等离子体对所述非晶硅薄膜进行处理的工艺条件包括：
硅烷的流量范围在100～250sccm之间、氢气的流量范围在100～250sccm之间、射频功率范围在100～300W之间、压强范围在800～1500mtorr、温度范围在240～260℃之间；
所述通过PECVD工艺沉积非晶硅薄膜的厚度在0.5～2.5nm之间，采用氢等离子体对所述非晶硅薄膜进行处理的时间范围在70～110s之间。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述重复进行PECVD工艺和氢等离子体处理至少2次以得到所述有源层下部包括：
每次PECVD工艺沉积得到非晶硅薄膜的厚度为1nm，对所述非晶硅薄膜进行氢等离子体处理的时间为90s，重复进行PECVD工艺和氢等离子体处理的次数为40次，以得到所述有源层下部。
9.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，所述采用连续沉积工艺制备有源层上部包括：
采用PECVD、低压化学气相沉积LPCVD、热丝化学气相沉积HWCVD或溅射工艺连续沉积制备所述有源层上部。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，采用PECVD艺制备有源层上部的制程条件包括：
硅烷的流量范围在10～30sccm之间、氢气的流量范围在1000～3000sccm之间、射频功率范围在700～1550W之间、压强范围在800～900mtorr之间、温度范围在240～270℃之间。
11.一种阵列基板，其特征在于，包括权利要求1或2所述的薄膜晶体管。
12.一种显示器件，其特征在于，包括权利要求11所述的阵列基板。
13.一种阵列基板的制备方法，其特征在于，阵列基板上的薄膜晶体管的制备方法为权利要求3-10任一所述的制备方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101255714A CN102646714A (zh) | 2011-05-16 | 2011-05-16 | 一种薄膜晶体管、阵列基板及其制备方法 |
| US13/471,911 US8975124B2 (en) | 2011-05-16 | 2012-05-15 | Thin film transistor, array substrate and preparation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101255714A CN102646714A (zh) | 2011-05-16 | 2011-05-16 | 一种薄膜晶体管、阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102646714A true CN102646714A (zh) | 2012-08-22 |
Family
ID=46659424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101255714A Pending CN102646714A (zh) | 2011-05-16 | 2011-05-16 | 一种薄膜晶体管、阵列基板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8975124B2 (zh) |
| CN (1) | CN102646714A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022147A (zh) * | 2012-12-07 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、薄膜晶体管及显示装置 |
| CN103681871A (zh) * | 2012-09-21 | 2014-03-26 | 元太科技工业股份有限公司 | 薄膜晶体管、数组基板及显示装置 |
| WO2015051650A1 (zh) * | 2013-10-11 | 2015-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管制作方法、薄膜晶体管及显示设备 |
| CN115377208A (zh) * | 2021-05-20 | 2022-11-22 | 合肥京东方显示技术有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示面板和装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103293785B (zh) * | 2012-12-24 | 2016-05-18 | 上海天马微电子有限公司 | Tn型液晶显示装置及其触控方法 |
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383290A (zh) * | 2007-09-03 | 2009-03-11 | 株式会社半导体能源研究所 | 薄膜晶体管的制造方法及显示装置的制造方法 |
| US20090212289A1 (en) * | 2004-07-27 | 2009-08-27 | Feng-Yuan Gan | Thin film transistor and method for fabricating same |
| CN101861642A (zh) * | 2007-11-15 | 2010-10-13 | 夏普株式会社 | 薄膜晶体管、薄膜晶体管的制作方法以及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5706670B2 (ja) * | 2009-11-24 | 2015-04-22 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| WO2012005030A1 (ja) * | 2010-07-07 | 2012-01-12 | シャープ株式会社 | 薄膜トランジスタ、その製造方法、および表示装置 |
-
2011
- 2011-05-16 CN CN2011101255714A patent/CN102646714A/zh active Pending
-
2012
- 2012-05-15 US US13/471,911 patent/US8975124B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090212289A1 (en) * | 2004-07-27 | 2009-08-27 | Feng-Yuan Gan | Thin film transistor and method for fabricating same |
| CN101383290A (zh) * | 2007-09-03 | 2009-03-11 | 株式会社半导体能源研究所 | 薄膜晶体管的制造方法及显示装置的制造方法 |
| CN101861642A (zh) * | 2007-11-15 | 2010-10-13 | 夏普株式会社 | 薄膜晶体管、薄膜晶体管的制作方法以及显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 周顺 等: "非晶硅薄膜的沉积速率研究", 《真空》, vol. 45, no. 3, 31 May 2008 (2008-05-31), pages 48 - 50 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681871A (zh) * | 2012-09-21 | 2014-03-26 | 元太科技工业股份有限公司 | 薄膜晶体管、数组基板及显示装置 |
| CN103022147A (zh) * | 2012-12-07 | 2013-04-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、薄膜晶体管及显示装置 |
| WO2015051650A1 (zh) * | 2013-10-11 | 2015-04-16 | 京东方科技集团股份有限公司 | 薄膜晶体管制作方法、薄膜晶体管及显示设备 |
| US9711653B2 (en) | 2013-10-11 | 2017-07-18 | Boe Technology Group Co., Ltd. | Thin film transistor, method for fabricating the same and display apparatus |
| CN115377208A (zh) * | 2021-05-20 | 2022-11-22 | 合肥京东方显示技术有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示面板和装置 |
| WO2022242028A1 (zh) * | 2021-05-20 | 2022-11-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板、显示面板和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8975124B2 (en) | 2015-03-10 |
| US20120292628A1 (en) | 2012-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| CN103700665B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN107507841A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102646714A (zh) | 一种薄膜晶体管、阵列基板及其制备方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN105226015B (zh) | 一种tft阵列基板及其制作方法 | |
| CN102709326B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN104659285A (zh) | 适用于amoled的tft背板制作方法及结构 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN104465669A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN103730414A (zh) | 薄膜晶体管基板的制造方法 | |
| CN102637648B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN102654698A (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
| CN104362179A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN102651399B (zh) | 微晶非晶硅复合型薄膜晶体管及其制造方法 | |
| CN105047607A (zh) | 氧化物半导体tft基板的制作方法及其结构 | |
| CN104733323A (zh) | 一种低温多晶硅薄膜晶体管的制造方法 | |
| CN105097453A (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| CN102693938B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN103022083B (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
| CN102655115A (zh) | 一种tft阵列基板、及其制作方法和制造设备 | |
| CN102629576A (zh) | 阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Applicant after: BOE Technology Group Co., Ltd. Applicant after: BEIJING ASASHI ELECTRONIC MATERIALS CO., LTD. Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Applicant before: BOE Technology Group Co., Ltd. Applicant before: Beijng Asahi Electronic Glass Co., Ltd. |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120822 |