CN102629576A - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN102629576A CN102629576A CN2011102888589A CN201110288858A CN102629576A CN 102629576 A CN102629576 A CN 102629576A CN 2011102888589 A CN2011102888589 A CN 2011102888589A CN 201110288858 A CN201110288858 A CN 201110288858A CN 102629576 A CN102629576 A CN 102629576A
- Authority
- CN
- China
- Prior art keywords
- substrate
- active layer
- electrode
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 74
- 238000000151 deposition Methods 0.000 claims abstract description 36
- 239000011241 protective layer Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 22
- 238000001039 wet etching Methods 0.000 claims description 22
- 229910004205 SiNX Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000004062 sedimentation Methods 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及液晶显示器技术领域，具体公开了一种阵列基板及其制作方法，其中阵列基板的制作方法，包括以下步骤：步骤S1、在基板上连续沉积栅电极，绝缘层和有源层，并通过第一次掩模工艺形成栅电极、栅线和有源层图形；步骤S2、在完成步骤S1的所述基板上沉积保护层，并通过第二次掩模工艺在所述保护层上形成过孔；步骤S3、在完成步骤S2的所述基板上沉积像素电极和源漏电极，并通过第三次掩模工艺形成像素区域、源漏电极和数据线。本发明节省了一次掩模工艺，降低了生产成本；增加了TFT的充电电流，缩短了充电时间，且减少了数据线和栅线之间的电容，有效消除了寄生电容，优化了阵列基板的性能。
Description
技术领域
本发明涉及液晶显示器技术领域，特别涉及一种阵列基板及其制作方法。
背景技术
21世纪在显示领域是平板显示的时代。薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)由于具有体积小、功耗低以及无辐射等特点，在当前的平板显示器领域占据了主导地位。对于TFT-LCD来说，阵列基板及其制造工艺决定了产品性能、成品率和价格。为了有效地降低TFT-LCD的生产成本、提高成品率，TFT-LCD阵列基板的制造工艺逐步进行简化，从开始的七次掩模(7Mask)工艺已经发展到基于狭缝光刻技术的四次掩模(4Mask)工艺。
如图1所示，现有技术中采用四次掩模工艺进行阵列基板的制作主要包括以下步骤：步骤S11、在基板上形成栅电极和栅线；步骤S12、在栅电极和栅线上沉积绝缘层；步骤S13、在绝缘层上沉积有源层；步骤S14、在有源层上沉积源漏电极层；步骤S15、在源漏电极层上沉积PVX保护层，并在保护层上形成过孔；步骤S16、最后在保护层上形成ITO导电层。其中栅电极的形成、源漏电极层、过孔和氧化铟锡(Indium-Tin Oxide，ITO)导电层的形成均需要掩模工艺，因此现有技术中阵列基板的制作共需要四次掩模工艺。步骤S11利用一次掩模工艺形成栅电极和栅线使得后面的工艺复杂，并且制作的阵列基板的性能很难得到保证。另一方面，现有技术中绝缘层的厚度为400nm，这个厚度较厚，导致TFT的充电时间较长；保护层的厚度为250nm，这个厚度较薄，导致数据线与栅线之间的电容较大，容易产生寄生电容(Cgs)，导致源漏电极和栅极之间发生串扰现象，影响显示品质。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何简化阵列基板的制作工艺，减低成本，并保证其更好的性能。
(二)技术方案
为了解决上述技术问题，本发明提供了一种阵列基板的制作方法，包括以下步骤：
步骤S1、在基板上连续沉积栅电极，绝缘层和有源层，并通过第一次掩模工艺形成栅电极、栅线和有源层图形；
步骤S2、在完成步骤S1的所述基板上沉积保护层，并通过第二次掩模工艺在所述保护层上形成过孔；
步骤S3、在完成步骤S2的所述基板上沉积像素电极和源漏电极，并通过第三次掩模工艺形成像素区域、源漏电极和数据线。
其中，所述步骤S1具体包括：
在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积a-Si作为有源层；然后采用湿法刻蚀对所述有源层进行刻蚀，采用干法刻蚀对所述绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用湿法刻蚀形成有源层图形。
进一步地，所述步骤S2具体包括：
在完成步骤S1的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔，在暴露的所述有源层上形成掺杂n型非晶硅的接触层。
所述步骤S3具体包括：
在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后采用干法刻蚀去除掉像素区域的光刻胶，采用湿法刻蚀形成源漏电极和数据线。
在另一个技术方案中，所述步骤S1具体包括：
在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积金属氧化物作为有源层；然后采用干法刻蚀对所述有源层及绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用干法刻蚀形成有源层图形。
其中，所述金属氧化物包括：氧化锌、氧化铟锌镓及其混合物。
所述步骤S2具体包括：
在完成步骤S1的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔。
所述步骤S3具体包括：
在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后对像素区域的光刻胶进行灰化，再利用湿法刻蚀形成源漏电极和数据线。
其中，所述绝缘层的厚度为200nm-400nm，所述保护层的厚度为250nm-400nm。
为了解决上述技术问题，本发明还提供了一种采用上述技术方法制作的阵列基板，包括：
基板，形成于所述基板上的栅电极，形成于所述栅电极上的绝缘层，形成于所述绝缘层上的有源层，形成于所述基板上的保护层，形成于所述保护层和有源层上的像素电极，以及形成于所述像素电极上的源漏电极。
(三)有益效果
上述技术方案具有如下有益效果：通过将栅电极、绝缘层和有源层一起沉积并进行光刻，节省了一次掩模工艺，仅通过三次掩模工艺就能够实现阵列基板的制作，降低了生产成本；进一步地，通过减少绝缘层的厚度，增加了TFT的充电电流，缩短了充电时间，通过增加保护层的厚度，减少了数据线和栅线之间的电容，有效消除了Cgs，优化了阵列基板的性能。
附图说明
图1是现有技术阵列基板的制作方法的流程图；
图2是本发明实施例一的阵列基板的制作方法的流程图；
图3a-图3f是本发明实施例的阵列基板的制作过程示意图；
图4是本发明实施例二的阵列基板的制作方法的流程图；
其中，1：栅电极；2：绝缘层；3：有源层；4：保护层；5：像素电极；6：源漏电极；7：基板；8：过孔；9：TFT沟道；10：像素区域。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
如图2所示，为本发明实施例一的阵列基板的制作方法的流程图，包括以下步骤；
步骤S21、在基板7上连续沉积栅电极1，绝缘层2和有源层3，并通过第一次掩模工艺形成栅电极1、栅线和有源层3的图形；
具体地，如图3a所示，在基板7上利用磁控溅射工艺沉积一层厚度在200nm-400nm之间的金属层，作为栅电极1，栅电极1的金属可以选用Mo，Cu，Al等金属；然后利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)在金属层上沉积一层厚度在200nm-400nm之间的SiNx或SiOx作为绝缘层2，然后在绝缘层2上沉积厚度在100nm-200nm之间的有源层3，有源层3的材料选用a-Si；
如图3b所示，然后利用第一次掩模工艺形成栅电极1和栅线的图形：先采用干法刻蚀对有源层3及绝缘层2进行刻蚀，再采用湿法刻蚀对栅电极1进行刻蚀，形成栅电极1和栅线图形。最后将掩模工艺中涂敷的光刻胶(Photoresist，PR)进行灰化处理，利用干法刻蚀工艺形成有源层图形。
步骤S22、在完成步骤S21的基板7上沉积保护层4，并通过第二次掩模工艺形成过孔8；
如图3c所示，在完成步骤S21的基板7上用PECVD沉积厚度在250nm-400nm之间的SiNx或SiOx作为保护层4；如图3d所示，利用第二次掩模工艺，在有源层4上形成过孔8，以便使有源层3连接源漏电极6，并形成TFT沟道9；在形成过孔8后，在暴露的有源层3上形成掺杂n型非晶硅的(n+)接触层，以便有源层3和源漏电极6能够形成欧姆接触。
步骤S23、在完成步骤S22的基板7上沉积像素电极5和源漏电极6，并通过第三次掩模工艺形成像素区域10、源漏电极6和数据线；
具体地，如图3e所示，在完成步骤S22的基板7上用磁控溅射工艺沉积厚度为40nm-100nm之间的ITO作为像素电极5，继续沉积厚度在200nm-400nm之间的金属层作为源漏电极6。
如图3f所示，利用第三次掩模工艺形成源漏电极6，数据线和像素电极5：第一次采用湿法刻蚀将数据线，源漏电极6和像素电极5以外的金属层以及ITO去除；将PR胶灰化，第二次采用干法刻蚀去除掉像素区域10的PR胶，采用湿法刻蚀形成源漏电极6和数据线。
实施例二
如图3所示，为本发明实施例二的阵列基板的制作方法的流程图，包括以下步骤；
步骤S31、在基板7上连续沉积栅电极1，绝缘层2和有源层3，并通过第一次掩模工艺形成栅电极1、栅线和有源层3的图形；
具体地，在基板7上利用磁控溅射工艺沉积一层厚度在200nm-400nm之间的金属层，作为栅电极1，可以选用Mo，Cu，Al等金属；然后利用PECVD沉积一层厚度在200nm-400nm之间的SiNx或SiOx作为绝缘层2，和30nm-50nm的金属氧化物作为有源层3，该金属氧化物可以为ZnO、氧化铟锌镓(IGZO)、氧化铟和氧化锌掺杂的混合物及其他金属氧化物等。
然后利用第一次掩模工艺形成栅电极1和栅线图形：先采用湿法刻蚀刻去有源层3，然后利用干法刻蚀刻去绝缘层2；再进行湿刻形成栅电极1和栅线图形；然后将PR胶进行灰化处理，利用湿法刻蚀工艺形成有源层图形。
步骤S32、在完成步骤S31的基板7上沉积保护层4，并通过第二次掩模工艺形成过孔8；
在完成步骤S31的基板7上用PECVD沉积厚度在250nm-400nm之间的SiNx或SiOx作为保护层4；利用第二次掩模工艺，在有源层3上形成过孔，以便有源层3连接源漏电极6，形成TFT沟道9。
步骤S33、在完成步骤S32的基板7上沉积像素电极5和源漏电极6，并通过第三次掩模工艺形成像素区域10、源漏电极6和数据线；
具体地，在完成步骤S32的基板7上用磁控溅射工艺沉积厚度在40nm-100nm之间的ITO作为像素电极5，继续沉积厚度在200nm-400nm之间的金属层作为源漏电极6。
利用第三次掩模工艺形成源漏电极6，数据线和像素电极5：第一次采用湿法刻蚀将数据线，源漏电极6和像素电极5以外的金属层以及ITO去除；将PR胶灰化，第二次采用干法刻蚀去除掉像素区域10的PR胶，再经过湿刻形成源漏电极6和数据线。
本发明的实施例通过减少绝缘层2的厚度，能够增加TFT打开时的充电电流Ion，从而缩短充电时间，本发明的实施例通过增加保护层4的厚度，能够减少数据线与栅线之间的电容，达到消除寄生电容的目的，避免串扰现象发生，保证显示品质。
实施例三
如图3f所示，为本发明实施例的阵列基板的结构示意图，本实施例的阵列基板由上述实施例中的方法制作，其包括：
基板7，形成于基板7上的栅电极1，形成于栅电极1上的绝缘层2，形成于绝缘层2上的有源层3，形成于具有栅电极1的基板7上的保护层4，形成于保护层4和有源层3上的像素电极5，以及形成于像素电极5上的源漏电极6。
由以上实施例可以看出，本发明实施例通过将栅电极、绝缘层和有源层一起沉积并进行光刻，节省了一次掩模工艺，仅通过三次掩模工艺就能够实现阵列基板的制作，降低了生产成本；进一步地，通过减少绝缘层的厚度，增加了TFT的充电电流，缩短了充电时间，通过增加保护层的厚度，减少了数据线和栅线之间的电容，有效消除了寄生电容，保证了显示品质，优化了阵列基板的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
Claims (10)
1.阵列基板的制作方法，其特征在于，包括以下步骤：
步骤S1、在基板上连续沉积栅电极，绝缘层和有源层，并通过第一次掩模工艺形成栅电极、栅线和有源层图形；
步骤S2、在完成步骤S1的所述基板上沉积保护层，并通过第二次掩模工艺在所述保护层上形成过孔；
步骤S3、在完成步骤S2的所述基板上沉积像素电极和源漏电极，并通过第三次掩模工艺形成像素区域、源漏电极和数据线。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S1具体包括：
在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积a-Si作为有源层；然后采用干法刻蚀对所述有源层及绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用干法刻蚀形成有源层图形。
3.如权利要求2所述的阵列基板的制作方法，其特征在于，所述步骤S2具体包括：
在完成步骤S1的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔，在暴露的所述有源层上形成掺杂n型非晶硅的接触层。
4.如权利要求3所述的阵列基板的制作方法，其特征在于，所述步骤S3具体包括：
在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后采用干法刻蚀去除掉像素区域的光刻胶，采用湿法刻蚀形成源漏电极和数据线。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S1具体包括：
在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积金属氧化物作为有源层；然后采用湿法刻蚀对所述有源层进行刻蚀，采用干法刻蚀对所述绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用湿法刻蚀形成有源层图形。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述金属氧化物包括：氧化锌、氧化铟锌镓及其混合物。
7.如权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤S2具体包括：
在完成步骤S1的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔。
8.如权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤S3具体包括：
在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后对像素区域的光刻胶进行灰化，再利用湿法刻蚀形成源漏电极和数据线。
9.如权利要求3-4、6-8任一项所述的阵列基板的制作方法，其特征在于，所述绝缘层的厚度为200nm-400nm，所述保护层的厚度为250nm-400nm。
10.如权利要求1-9任一项所述的方法制作的阵列基板，其特征在于，包括：
基板，形成于所述基板上的栅电极，形成于所述栅电极上的绝缘层，形成于所述绝缘层上的有源层，形成于所述基板上的保护层，形成于所述保护层和有源层上的像素电极，以及形成于所述像素电极上的源漏电极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102888589A CN102629576A (zh) | 2011-09-26 | 2011-09-26 | 阵列基板及其制作方法 |
| PCT/CN2012/081997 WO2013044796A1 (zh) | 2011-09-26 | 2012-09-26 | 阵列基板及其制作方法 |
| US13/703,112 US9178046B2 (en) | 2011-09-26 | 2012-09-26 | Array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102888589A CN102629576A (zh) | 2011-09-26 | 2011-09-26 | 阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102629576A true CN102629576A (zh) | 2012-08-08 |
Family
ID=46587804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102888589A Pending CN102629576A (zh) | 2011-09-26 | 2011-09-26 | 阵列基板及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9178046B2 (zh) |
| CN (1) | CN102629576A (zh) |
| WO (1) | WO2013044796A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013044796A1 (zh) * | 2011-09-26 | 2013-04-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| WO2014153958A1 (zh) * | 2013-03-25 | 2014-10-02 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法以及显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019523565A (ja) * | 2016-08-29 | 2019-08-22 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． | 薄膜トランジスタの製造方法 |
| CN107591415B (zh) * | 2017-08-29 | 2021-08-06 | 惠科股份有限公司 | 一种阵列基板及其制造方法 |
| CN109065631A (zh) * | 2018-07-12 | 2018-12-21 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管结构及其制作方法 |
| CN110233109A (zh) * | 2019-06-24 | 2019-09-13 | 京东方科技集团股份有限公司 | 晶体管及其制备方法、阵列基板及其制备方法和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035527A1 (en) * | 2000-04-28 | 2001-11-01 | Nec Corporation | Active matrix substrate and manufacturing method thereof |
| JP2003179069A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
| CN101009248A (zh) * | 2006-01-24 | 2007-08-01 | 财团法人工业技术研究院 | 薄膜晶体管阵列的制造方法及其结构 |
| CN101416320A (zh) * | 2006-01-31 | 2009-04-22 | 出光兴产株式会社 | Tft基板及反射型tft基板以及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333274B1 (ko) * | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR100653467B1 (ko) * | 1999-12-24 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| CN1185534C (zh) * | 2002-05-28 | 2005-01-19 | 友达光电股份有限公司 | 液晶显示装置的有源阵列基板及其制造方法 |
| TW201214573A (en) * | 2010-09-21 | 2012-04-01 | Ying-Jia Xue | Method of fabricating a thin film transistor substrate |
| CN102629576A (zh) * | 2011-09-26 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
-
2011
- 2011-09-26 CN CN2011102888589A patent/CN102629576A/zh active Pending
-
2012
- 2012-09-26 US US13/703,112 patent/US9178046B2/en active Active
- 2012-09-26 WO PCT/CN2012/081997 patent/WO2013044796A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010035527A1 (en) * | 2000-04-28 | 2001-11-01 | Nec Corporation | Active matrix substrate and manufacturing method thereof |
| JP2003179069A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
| CN101009248A (zh) * | 2006-01-24 | 2007-08-01 | 财团法人工业技术研究院 | 薄膜晶体管阵列的制造方法及其结构 |
| CN101416320A (zh) * | 2006-01-31 | 2009-04-22 | 出光兴产株式会社 | Tft基板及反射型tft基板以及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013044796A1 (zh) * | 2011-09-26 | 2013-04-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| US9178046B2 (en) | 2011-09-26 | 2015-11-03 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof |
| WO2014153958A1 (zh) * | 2013-03-25 | 2014-10-02 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法以及显示装置 |
| US9070599B2 (en) | 2013-03-25 | 2015-06-30 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN103178119B (zh) * | 2013-03-25 | 2015-07-29 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制备方法以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140054580A1 (en) | 2014-02-27 |
| US9178046B2 (en) | 2015-11-03 |
| WO2013044796A1 (zh) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| US10192908B2 (en) | TFT array manufacturing method of optimized 4M production process | |
| CN102636927B (zh) | 阵列基板及其制造方法 | |
| CN103700706B (zh) | 薄膜晶体管制备方法和阵列基板制备方法 | |
| CN103700665B (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105529301B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
| KR20080093709A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US20100059745A1 (en) | Thin-film transistor display panel and method of fabricating the same | |
| US20110007234A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN103489918A (zh) | 一种薄膜晶体管和阵列基板及其制造方法 | |
| CN103346089B (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| CN103311310A (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN102768992A (zh) | 一种薄膜晶体管驱动背板的制作方法 | |
| CN102629576A (zh) | 阵列基板及其制作方法 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105226015A (zh) | 一种tft阵列基板及其制作方法 | |
| CN102723279A (zh) | 一种金属氧化物薄膜晶体管的制作方法 | |
| CN102890378A (zh) | 一种阵列基板及其制造方法 | |
| CN103545319A (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN105514120A (zh) | 一种双栅tft阵列基板及其制造方法和显示装置 | |
| CN102637648B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120808 |