JP2019523565A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2019523565A
JP2019523565A JP2019505517A JP2019505517A JP2019523565A JP 2019523565 A JP2019523565 A JP 2019523565A JP 2019505517 A JP2019505517 A JP 2019505517A JP 2019505517 A JP2019505517 A JP 2019505517A JP 2019523565 A JP2019523565 A JP 2019523565A
Authority
JP
Japan
Prior art keywords
layer
thin film
etching barrier
film transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019505517A
Other languages
English (en)
Inventor
ジガン ジャオ
ジガン ジャオ
ゾ ユィエン
ゾ ユィエン
シャオジュン ユ
シャオジュン ユ
ポン ウェイ
ポン ウェイ
アミット グプタ
アミット グプタ
ピン ル
ピン ル
ティナ チョン
ティナ チョン
ハオジュン ルオ
ハオジュン ルオ
エリック カイ−シャン ユ
エリック カイ−シャン ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of JP2019523565A publication Critical patent/JP2019523565A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

【課題】薄膜トランジスタの製造方法を提供する。【解決手段】基板の表面上にゲート電極を形成するステップと、ゲート電極及び基板の表面を覆ってゲート絶縁層を形成するステップと、ゲート電極の上方に活性層を形成するステップと、活性層の中部に投影されるエッチングバリア層を形成するステップと、活性層、エッチングバリア層及びゲート絶縁層の上に金属層を形成するステップと、金属層の上に感光層を形成し、感光層に覆われ且つ第一領域に接続された第三領域を形成するステップと、感光層の一部を除去して、第三領域を覆う感光層を保留して第一領域の一部を露出させるステップと、露出された第一領域を除去し、エッチングバリア層の両側に位置し且つ残った感光層に接続され且つ残った感光層と同じ高さを有する残った第一領域を保留するとともに、エッチングバリア層を露出させるステップと、残った感光層を除去するステップと、を備える。【選択図】図１

Description

本発明は、薄膜トランジスタの製造分野に関するものであり、特に薄膜トランジスタの製造方法に関するものである。
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）アレイ基板は、ＬＣＤ又はＡＭＯＬＥＤのような異なるタイプのディスプレイスクリーンに広く使用されている。ディスプレイスクリーンの寸法がますます大きくなることにつれて、より高い解像度を獲得するためにＴＦＴは大きな電流を必要とする。ボトムゲート型薄膜トランジスタである場合、活性層の電気的特性の安定を確保するように、エッチングバリア層（ｅｔｃｈｉｎｇ ｂａｒｒｉｅｒ ｌａｙｅｒ）は活性層上に設置されて、製造過程で活性層を保護するために用いられる。しかしながら、従来のＴＦＴの設置方式の影響を受けて、エッチングバリア層はソース電極/ドレイン電極と活性層との間に形成されたチャネルの長さを増加するので、ディスプレイの解像度に影響を与える。
本発明の実施形態は、薄膜トランジスタの製造方法を提供して、エッチングバリア層がソース電極及びドレイン電極に接続されてチャネルの長さを増加するので、大きな寄生容量（ｓｔｒａｙｃａｐａｃｉｔａｎｃｅ）が発生して解像度に影響を与える技術的問題を解決することができる。
本発明に係わる薄膜トランジスタの製造方法は、
基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップと、
前記ゲート絶縁層及び前記活性層の上に保護層を形成するステップと、
前記保護層をパターニングして前記活性層上にエッチングバリア層を形成するステップと、
前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップと、
前記金属層の第一領域に感光層を塗布するステップと、
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一部を露出させるステップと、
前記金属層を除去して前記エッチングバリア層の一部を露出させるステップと、
を備える。
本願の薄膜トランジスタの製造方法は、金属層の上にフォトレジスト層を覆ってから、プラズマアッシングプロセス（ｐｌａｓｍａ ａｓｈｉｎｇ ｐｒｏｃｅｓｓ）によってエッチングバリア層の一部を除去することにより、除去しようとする金属層を限定してソース電極及びドレイン電極を形成し、エッチングバリア層とソース電極、ドレイン電極の自己位置合わせによって、ソース電極及びドレイン電極の位置を正確に画定することができ；且つ本願はソース電極とドレイン電極を活性層の上に直接に形成して、即ちソース電極及びドレイン電極と活性層との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができる。
以下、本発明の実施形態に係る技術的方案をより明確に説明するために、本発明の実施形態の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
図１は、本発明の第一実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。 図２は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図３は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図４は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図５は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図６は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図７は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図８は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図９は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１０は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１１は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１２は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１３は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１４は、本発明の第二実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。 図１５は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１６は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１７は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１８は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１９は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図２０は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。
本発明は、液晶ディスプレイ又は有機ディスプレイに使用される薄膜トランジスタを提供する。
図１を参照すると、本発明の第一実施形態に係わる薄膜トランジスタの製造方法は、以下のステップを備える。
ステップＳ１：基板上にゲート電極、ゲート絶縁層及び活性層を形成する。
図２を一緒に参照すると、具体的には、ステップＳ１１を備える。ステップＳ１１：基板１０を提供し、前記基板１０の表面上にゲート電極１１を形成する。ステップＳ１２：前記ゲート電極１１及び前記基板１０の表面の上にゲート絶縁層１２を形成する（図３を参照してください）。前記基板１０は、可撓性材料からなる。前記基板１０は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）又はポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｎａｐｈｔｈａｌａｔｅ）からなる。他の実施形態において、前記基板３０は、可撓性基材層と、前記可撓性基材層を支持する支持層とを備える。前記支持層は、ガラス、金属、シリコン、又はプラスチック材料からなる。前記ゲート電極１１は、前記基板１０の表面に金属材料を塗布してから、パターニングプロセスにより余剰部分を除去することにより形成される。以下のステップにおけるパターニングプロセスは、フォトマスク、現像、エッチングなどの従来のパターンを形成するプロセスを含む。
図４と図５を参照してください。ステップＳ１３：前記ゲート絶縁層１２の上における前記ゲート電極１１の上方に活性層１３を形成する。具体的には、前記ゲート絶縁層１２における前記基板１０と背離する表面に半導体層１０２を形成し；前記半導体層１０２をパターニングして前記活性層１３を形成する。前記活性層１３は、前記ゲート電極１１の真上に位置し且つその投影は前記ゲート電極１１を覆うことができる。その中において、前記半導体層１０２の材料は、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩｎＺｎＯ）、酸化亜鉛錫（ＺｎＳｎＯ）、又は低温多結晶シリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）である。前記ゲート絶縁層１２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＮｘＯｙ）の中の一種からなる。
図６を参照してください。ステップＳ２：前記ゲート絶縁層１２及び前記活性層１３の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。
ステップＳ３：前記保護層１２をパターニングして、前記活性層１３の上にエッチングバリア層１４を形成する。このステップは、具体的に、前記活性層１３及び前記ゲート絶縁層１２の上に有機層（図示せず）を形成してから、前記有機層をパターニングして前記活性層１３の中央に位置するエッチングバリア層１４を形成する。前記エッチングバリア層１４は、前記活性層１３を保護するために用いられる。前記エッチングバリア層の材料は、フォトレジスト又は他の感光性有機材料のような有機材料であり、これらは活性層１３を損傷することなく溶剤や他の化学物質によって容易に除去されることができる。他の実施形態において、前記エッチングバリア層１４は保留することができると理解されるべきである。
図７を参照してください。ステップＳ４：前記活性層１３、前記エッチングバリア層１４及び前記ゲート絶縁層１２の上に金属層１５を形成する。前記金属層１５は第一領域１５１及び第一領域１５１の対向する両側に接続される第二領域１５２を含み、前記第一領域１５１の正投影が前記エッチングバリア層１４及び前記活性層１３を覆う。
具体的には、前記第一領域１５１及び前記第二領域１５２を形成する際、前記第一領域１５１で前記エッチングバリア層１４の外表面及び前記活性層１３の外表面全体を覆い、前記第二領域１５２は前記第一領域１５１に接続され且つ前記活性層１３の両側に位置する。
ステップＳ５：前記金属層１５の第一領域１５１の上に感光層１６を塗布する。図８を参照すると、このステップは、前記金属層１５の第一領域１５１をフォトレジスト又は感光性有機材料で覆ってから、前記フォトレジスト又は前記感光性有機材料をパターニングして前記感光層１６を形成し、前記感光層１６の正投影は前記活性層１３及び前記エッチングバリア層１４を覆う。前記感光層１６は前記金属層１５の第一領域１５１を覆う。
ステップＳ６：前記感光層１６の一部を除去して、前記エッチングバリア層１４を覆う前記金属層１５の第一領域１５１の一部を露出させる。
図９を参照してください。このステップはステップＳ６１を含み、前記感光層１６の両側に露出された前記金属層１５における第一領域１５１以外の部分を除去する。このステップは、ウェットエッチング又はドライエッチングによって前記第一領域１５１以外の金属層を除去することができ、残った前記第一領域１５１は前記感光層１６によって覆われる。
図１０を参照してください。このステップはステップＳ６２を含み、前記感光層１６の一部を除去して、前記第一領域１５１の一部を露出させる。このステップにおいて、プラズマアッシングプロセスによって前記感光層１６の一部を除去して、前記エッチングバリア層１４を覆う前記第一領域１５１の一部を露出させるとともに、残った前記感光層は前記金属層の第一領域の他の一部を覆い、且つ残った前記感光層は露出された一部の前記金属層の両側に位置し自己位置合わせ平面１６２を形成する。具体的には、前記第一領域１５１は、ちょうど前記活性層に投影される部分と、ちょうど前記活性層の両側に投影される領域１５３と、を含む。前記感光層１６の一部を除去して、ちょうど前記活性層１３に投影される前記第一領域の一部を露出させ、露出された第一領域１５１はほぼ逆Ｕ字形を呈し且つ残った前記感光層１６より高い。残った感光層１６は領域１５３の上に位置し自己位置合わせ平面１６２を形成する。このステップは、マスクモードのパターニング工程を省略する。プラズマアッシングプロセスによって前記感光層１６の一部を除去することにより、製造工程において前記活性層１３や前記金属層１５に異物などの汚染物質が混入することを避けることができる。
図１１を参照してください。ステップＳ７：前記金属層１５を除去して、前記エッチングバリア層１４の一部を露出させる。エッチングプロセスによって露出された前記金属層１５の第一領域１５１の一部を除去して前記エッチングバリア層１４を露出させる。エッチングしてから、残った前記金属層の表面１５４と前記自己位置合わせ平面１６２は同じ平面に位置する。
図１２を参照してください。ステップＳ８：残った前記感光層を除去して残った前記金属層を露出させて、ソース電極及びドレイン電極を形成する。
前記エッチングバリア層１４の片側に位置する残った第一領域とそれに接続される領域１５３はソース電極１７を形成し、前記エッチングバリア層１４の他の片側に位置する残った第一領域とそれに接続される領域１５３はドレイン電極１８を形成する。このステップは、パターニングプロセスによって露出された第一領域１５１を除去し、前記エッチングバリア層１４の両側に位置する、領域１５３に接続された残った第一領域１５１を残し、残った第一領域１５１及び前記領域１５３はドレイン電極１８及びソース電極１７を構成する。
このステップは、
露出された第一領域の表面と残った感光層の表面にフォトレジスト層を塗布するステップと、
前記フォトレジスト層をパターニングして、露出された第一領域を覆う前記フォトレジスト層の一部を除去するステップと、
残ったフォトレジスト層をマスクとして残った感光層を保護し、露出された第一領域をエッチングするステップと、
残った前記フォトレジスト層を剥離して、残った第一領域を形成するステップと、
を備える。
この方法は、さらにステップ９を備える。ステップ９：残った感光層１６を除去して前記ソース電極１７及び前記ドレイン電極１８を露出させる。残った感光層とは、残った第一領域を覆う感光層を指す。前記ソース電極１７と前記ドレイン電極１８は間隔を置いて設置され且つ前記活性層１３の対向する両側に接続される。
図１３を参照すると、この方法は、ステップＳ１０（図１に示されていない）をさらに備えることができる。ステップＳ１０：前記エッチングバリア層を除去して前記薄膜トランジスタのチャネル領域を形成する。具体的には、パターニングプロセスによって前記エッチングバリア層１４を除去して、前記ソース電極１７と前記ドレイン電極１８との間の隙間を露出させる。このステップは、同時に前記ソース電極１７及び前記ドレイン電極１８における前記エッチングバリア層１４に接続された部分を平坦化することを備える。
他の実施形態において、ステップＳ１０を備えなくてもよい。エッチングバリア層は除去されず、前記薄膜トランジスタのチャネル領域に保留される。エッチングバリア層を保留すると、最後にエッチングバリア層をフォトリソグラフィすることを必要としない。従ってマスクの使用回数を減少し、プロセスフローを減少し、保留されたエッチングバリア層は薄膜トランジスタ全体の強度を高めることができる。
本願の薄膜トランジスタの製造方法は、金属層上にエッチングバリア層を覆ってから、プラズマアッシングプロセスによって感光層１６の一部を除去することにより除去しようとする金属層を限定してソース電極１７及びドレイン電極１８を形成し、エッチングバリア層を介してソース電極１７、ドレイン電極１８の自己位置合わせによって、ソース電極とドレイン電極の位置を正確に画定することができる。また、フォトマスクによってエッチングバリア層上にエッチングバリア層の一部に接続されるソース電極及びドレイン電極を形成する従来の技術に比べて、本願はソース電極とドレイン電極を直接に活性層１３の上に形成して、ソース電極１７及びドレイン電極１８と活性層１３との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができ、さらにフォトマスクパターニングプロセスを減少するので、プロセスフローを減少し、コストを低減する。
図１４を参照すると、第一実施形態と異なり、本発明の第二実施形態において、エッチングバリア層４４を形成するとともに支持層４５及び支持層４６を形成する。本実施形態において、２つの支持層を有し、最後に活性層４３に接続されたソース電極及びドレイン電極を形成する。具体的なステップは以下の通りである。上述した第一実施形態と同じステップに関する説明を省略する。前記薄膜トランジスタの製造方法は、以下のステップを備える。
ステップＳ２０：ゲート絶縁層及び活性層の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。ステップＳ２０の前に基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップは、第一実施形態のステップＳ１の方法と同じであり、本実施形態は第一実施形態の図１〜図３を参照することができる。
図１５を参照してください。ステップＳ２１：前記保護層をパターニングして、前記ゲート絶縁層１２の上にエッチングバリア層４４及び前記エッチングバリア層４４の両側に位置する支持層４５、４６を形成する。エッチングバリア層４４及び支持層４５、４６を形成することは同じプロセスによって完成される。即ち、本実施形態において、エッチングバリア層４４を形成する際、その両側の支持層４５、４６も一緒に形成され、従ってフォトマスクの使用回数を減少し、プロセスフローを減少する。
図１６及び図１７を参照してください。ステップＳ２２：前記エッチングバリア層４４、前記支持層４５、４６の上に金属層４７を形成し、且つ前記金属層４７の上に感光層４８を形成する。感光層は、平坦化機能を有する有機層で替えることができる。このステップ、前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成する前記ステップＳ４、及び前記金属層の第一領域の上に感光層を塗布する前記ステップＳ５は、全て同じプロセスによって完成される。即ち、ステップＳ４の金属層も支持層を覆い、支持層上の金属層は感光層又は有機平坦化層に覆われるので、プロセスフローを減少することができる。
図１８を参照してください。ステップＳ２３：同じプロセスによって前記感光層４８の一部を除去して前記支持層４５、４６及び前記エッチングバリア層４４の上に位置する前記金属層４７の一部を露出させる。このステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップＳ６は同じプロセスによって完成される。このステップの別の実施形態は、有機感光性平坦化層を塗布してから、不完全露光及び対応する現像によって、支持層及びエッチングバリア層の上の有機感光性平坦化層を選択的に除去することである。
図１９を参照してください。ステップＳ２４：前記金属層４７を除去して、前記支持層４５，４６の一部と前記エッチングバリア層４４の一部を露出させる。このステップは同じプロセスによって完成されるので、フォトマスクの使用回数を減少し、プロセスプローを減少する。
本実施形態は、前記支持層を除去するステップＳ２５を備えることができる。前記支持層を除去するステップは、先ず残った感光層を除去するステップを備える。他の実施形態において、前記支持層を保留することができ、支持層を保留すると、支持層に対してフォトリソグラフィすることを必要としない。従ってフォトマスクの使用回数を減少し、プロセスプローを減少し、且つ保留された支持層は薄膜トランジスタ全体の強度を高めることができる。
以上は本発明の好適な実施形態であり、当業者であれば、本発明の原理を逸脱しない範囲内でいろいろな修正及び変更を行うことができ、このような修正及び変更も本発明の保護範囲に属することは理解されるべきである。
本発明は、薄膜トランジスタの製造分野に関するものであり、特に薄膜トランジスタの製造方法に関するものである。
薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）アレイ基板は、ＬＣＤ又はＡＭＯＬＥＤのような異なるタイプのディスプレイスクリーンに広く使用されている。ディスプレイスクリーンの寸法がますます大きくなることにつれて、より高い解像度を獲得するためにＴＦＴは大きな電流を必要とする。ボトムゲート型薄膜トランジスタである場合、活性層の電気的特性の安定を確保するように、エッチングバリア層（ｅｔｃｈｉｎｇ ｂａｒｒｉｅｒ ｌａｙｅｒ）は活性層上に設置されて、製造過程で活性層を保護するために用いられる。しかしながら、従来のＴＦＴの設置方式の影響を受けて、エッチングバリア層はソース電極/ドレイン電極と活性層との間に形成されたチャネルの長さを増加するので、ディスプレイの解像度に影響を与える。
本発明の実施形態は、薄膜トランジスタの製造方法を提供して、エッチングバリア層がソース電極及びドレイン電極に接続されてチャネルの長さを増加するので、大きな寄生容量（ｓｔｒａｙｃａｐａｃｉｔａｎｃｅ）が発生して解像度に影響を与える技術的問題を解決することができる。
本発明に係わる薄膜トランジスタの製造方法は、
基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップと、
前記ゲート絶縁層及び前記活性層の上に保護層を形成するステップと、
前記保護層をパターニングして前記活性層上にエッチングバリア層を形成するステップと、
前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップと、
前記金属層の第一領域に感光層を塗布するステップと、
前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップと、
前記金属層を除去して前記エッチングバリア層の一部を露出させるステップと、
を備える。
本願の薄膜トランジスタの製造方法は、金属層でエッチングバリア層を覆ってから、プラズマアッシングプロセス（ｐｌａｓｍａ ａｓｈｉｎｇ ｐｒｏｃｅｓｓ）によって感 光層の一部を除去することにより、除去しようとする金属層を限定してソース電極及びドレイン電極を形成し、感光層とソース電極、ドレイン電極の自己位置合わせによって、ソース電極及びドレイン電極の位置を正確に画定することができ；且つ本願はソース電極とドレイン電極を活性層の上に直接に形成して、即ちソース電極及びドレイン電極と活性層との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができる。
以下、本発明の実施形態に係る技術的方案をより明確に説明するために、本発明の実施形態の説明に使用される図面について簡単に説明する。明らかに、以下説明される図面は、本発明の一部の実施形態だけのものであり、当業者であれば、これらの図面から創造的な努力なしに他の図面を得ることができる。
図１は、本発明の第一実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。 図２は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図３は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図４は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図５は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図６は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図７は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図８は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図９は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１０は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１１は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１２は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１３は、図１に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１４は、本発明の第二実施形態に係わる薄膜トランジスタの製造方法のフローチャートである。 図１５は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１６は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１７は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１８は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図１９は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。 図２０は、図１４に示された薄膜トランジスタの製造方法における各々の製造ステップを示す断面図である。
以下、本発明の実施形態の添付の図面を参照しながら、本発明の実施形態の技術的方案を明確且つ完全に説明する。
本発明は、液晶ディスプレイ又は有機ディスプレイに使用される薄膜トランジスタを提供する。
図１を参照すると、本発明の第一実施形態に係わる薄膜トランジスタの製造方法は、以下のステップを備える。
ステップＳ１：基板上にゲート電極、ゲート絶縁層及び活性層を形成する。具体的には 、ステップＳ１は、以下のステップＳ１１〜Ｓ１３を備える。
図２を参照してください。ステップＳ１１：基板１０を提供し、前記基板１０の表面上にゲート電極１１を形成する。ステップＳ１２：前記ゲート電極１１及び前記基板１０の表面の上にゲート絶縁層１２を形成する（図３を参照してください）。前記基板１０は、可撓性材料からなる。前記基板１０は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）又はポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｎａｐｈｔｈａｌａｔｅ）からなる。他の実施形態において、前記基板１０は、可撓性基材層と、前記可撓性基材層を支持する支持層とを備える。前記支持層は、ガラス、金属、シリコン、又はプラスチック材料からなる。前記ゲート電極１１は、前記基板１０の表面に金属材料を塗布してから、パターニングプロセスにより余剰部分を除去することにより形成される。以下のステップにおけるパターニングプロセスは、フォトマスク、現像、エッチングなどの従来のパターンを形成するプロセスを含む。
図４と図５を参照してください。ステップＳ１３：前記ゲート絶縁層１２の上における前記ゲート電極１１の上方に活性層１３を形成する。具体的には、前記ゲート絶縁層１２における前記基板１０と背離する表面に半導体層１０２を形成し；前記半導体層１０２をパターニングして前記活性層１３を形成する。前記活性層１３は、前記ゲート電極１１の真上に位置し且つその投影は前記ゲート電極１１を覆うことができる。その中において、前記半導体層１０２の材料は、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩｎＺｎＯ）、酸化亜鉛錫（ＺｎＳｎＯ）、又は低温多結晶シリコン（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ）、アモルファスシリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）である。前記ゲート絶縁層１２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＮｘＯｙ）の中の一種からなる。
図６を参照してください。ステップＳ２：前記ゲート絶縁層１２及び前記活性層３の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。
ステップＳ３：前記保護層をパターニングして、前記活性層１３の上にエッチングバリア層１４を形成する。このステップは、具体的に、前記活性層１３及び前記ゲート絶縁層１２の上に有機層（図示せず）を形成してから、前記有機層をパターニングして前記活性層１３の中央に位置するエッチングバリア層１４を形成する。前記エッチングバリア層１４は、前記活性層１３を保護するために用いられる。前記エッチングバリア層１４の材料は、フォトレジスト又は他の感光性有機材料のような有機材料であり、これらは活性層１３を損傷することなく溶剤や他の化学物質によって容易に除去されることができる。他の実施形態において、前記エッチングバリア層１４は保留することができると理解されるべきである。
図７を参照してください。ステップＳ４：前記活性層１３、前記エッチングバリア層１４及び前記ゲート絶縁層１２の上に金属層１５を形成する。前記金属層１５は第一領域１５１及び第一領域１５１の対向する両側に接続される第二領域１５２を含み、前記第一領域１５１の正投影が前記エッチングバリア層１４及び前記活性層１３を覆う。
具体的には、前記第一領域１５１及び前記第二領域１５２を形成する際、前記第一領域１５１で前記エッチングバリア層１４の外表面及び前記活性層１３の外表面全体を覆い、前記第二領域１５２は前記第一領域１５１に接続され且つ前記活性層１３の両側に位置する。
ステップＳ５：前記金属層１５の第一領域１５１の上に感光層１６を塗布する。図８を参照すると、このステップは、前記金属層１５の第一領域１５１をフォトレジスト又は感光性有機材料で覆ってから、前記フォトレジスト又は前記感光性有機材料をパターニングして前記感光層１６を形成し、前記感光層１６の正投影は前記活性層１３及び前記エッチングバリア層１４を覆う。前記感光層１６は前記金属層１５の第一領域１５１を覆う。
ステップＳ６：前記感光層１６の一部を除去して、前記エッチングバリア層１４を覆う前記金属層１５の第一領域１５１の一部を露出させる。具体的には、ステップＳ６は、以 下のステップＳ６１、Ｓ６２を備える。
図９を参照してください。ステップＳ６１：前記感光層１６の両側に露出された前記金属層１５における第一領域１５１以外の部分を除去する。このステップは、ウェットエッチング又はドライエッチングによって前記第一領域１５１以外の金属層を除去することができ、保留された前記第一領域１５１は前記感光層１６によって覆われる。
図１０を参照してください。ステップＳ６２：前記感光層１６の一部を除去して、前記第一領域１５１の一部を露出させる。このステップにおいて、プラズマアッシングプロセスによって前記感光層１６の一部を除去して、前記エッチングバリア層１４を覆う前記第一領域１５１の一部を露出させるとともに、残った前記感光層１６は前記金属層１５の第一領域１５１の他の一部を覆い、且つ残った前記感光層１６は露出された一部の前記金属層１５の両側に位置し自己位置合わせ平面１６２を形成する。具体的には、前記第一領域１５１は、ちょうど前記活性層１３に投影される第一部分と、ちょうど前記活性層１３の両側に投影される第二部分１５３と、を含む。前記感光層１６の一部を除去して、ちょうど前記活性層１３に投影される前記第一領域１５１の第一部分の一部を露出させ、露出された第一領域１５１の第一部分はほぼ逆Ｕ字形を呈し且つ残った前記感光層１６より高い。残った感光層１６は前記第一領域１５１の第二部分１５３の上に位置し自己位置合わせ平面１６２を形成する。このステップは、マスクモードのパターニング工程を省略する。プラズマアッシングプロセスによって前記感光層１６の一部を除去することにより、製造工程において前記活性層１３や前記金属層１５に異物などの汚染物質が混入することを避けることができる。
図１１を参照してください。ステップＳ７：前記金属層１５を除去して、前記エッチングバリア層１４の一部を露出させる。エッチングプロセスによって露出された前記金属層１５の第一領域１５１の一部を除去して前記エッチングバリア層１４を露出させる。エッチングしてから、残った前記金属層の表面１５４と前記自己位置合わせ平面１６２は同じ平面に位置する。
図１２を参照してください。ステップＳ８：残った前記感光層１６を除去して残った前記金属層１５を露出させて、ソース電極１７及びドレイン電極１８を形成する。
前記エッチングバリア層１４の片側に位置する残った第一領域１５１の第一部分とそれに接続される第一領域１５１の第二部分１５３はソース電極１７を形成し、前記エッチングバリア層１４の他の片側に位置する残った第一領域１５１の第一部分とそれに接続される第一領域１５１の第二部分１５３はドレイン電極１８を形成する。このステップは、パターニングプロセスによって露出された第一領域１５１の第一部分を除去し、前記エッチングバリア層１４の両側に位置する、前記第一領域１５１の第二部分１５３に接続された残った第一領域１５１の第一部分を残し、残った第一領域１５１の第一部分及び前記第一 領域１５１の第二部分１５３はドレイン電極１８及びソース電極１７を構成する。
このステップは、
露出された第一領域１５１の表面と残った感光層１６の表面にフォトレジスト層を塗布するステップと、
前記フォトレジスト層をパターニングして、露出された第一領域１５１を覆う前記フォトレジスト層の一部を除去するステップと、
残ったフォトレジスト層をマスクとして残った感光層１６を保護し、露出された第一領域１５１をエッチングするステップと、
残った前記フォトレジスト層を剥離して、残った第一領域１５１を形成するステップと、
を備える。
残った感光層１６とは、残った第一領域１５１を覆う感光層１６を指す。前記ソース電極１７と前記ドレイン電極１８は間隔を置いて設置され且つ前記活性層１３の対向する両側に接続される。
図１３を参照すると、この方法は、ステップＳ９（図１に示されていない）をさらに備えることができる。ステップＳ９：前記エッチングバリア層１４を除去して前記薄膜トランジスタのチャネル領域を形成する。具体的には、パターニングプロセスによって前記エッチングバリア層１４を除去して、前記ソース電極１７と前記ドレイン電極１８との間の隙間を露出させる。このステップは、同時に前記ソース電極１７及び前記ドレイン電極１８における前記エッチングバリア層１４に接続された部分を平坦化することを備える。
他の実施形態において、ステップＳ９を備えなくてもよい。エッチングバリア層１４は除去されず、前記薄膜トランジスタのチャネル領域に保留される。エッチングバリア層１ ４を保留すると、最後にエッチングバリア層１４をフォトリソグラフィすることを必要としない。従ってマスクの使用回数を減少し、プロセスフローを減少し、保留されたエッチングバリア層１４は薄膜トランジスタ全体の強度を高めることができる。
本願の薄膜トランジスタの製造方法は、金属層１５でエッチングバリア層１４を覆ってから、プラズマアッシングプロセスによって感光層１６の一部を除去することにより除去しようとする金属層１５を限定してソース電極１７及びドレイン電極１８を形成し、感光 層１６とソース電極１７、ドレイン電極１８の自己位置合わせによって、ソース電極とドレイン電極の位置を正確に画定することができる。また、フォトマスクによってエッチングバリア層上にエッチングバリア層の一部に接続されるソース電極及びドレイン電極を形成する従来の技術に比べて、本願はソース電極１７とドレイン電極１８を直接に活性層１３の上に形成して、ソース電極１７及びドレイン電極１８と活性層１３との間に形成されたチャネルの長さを短縮するので、寄生容量の生成を減少することができ、さらにフォトマスクパターニングプロセスを減少するので、プロセスフローを減少し、コストを低減する。
図１４を参照すると、第一実施形態と異なり、本発明の第二実施形態において、エッチングバリア層４４を形成するとともに支持層４５及び支持層４６を形成する。本実施形態において、２つの支持層を有し、最後に活性層４３に接続されたソース電極及びドレイン電極を形成する。具体的なステップは以下の通りである。上述した第一実施形態と同じステップに関する説明を省略する。本発明の第二実施形態に係わる薄膜トランジスタの製造方法は、以下のステップを備える。
ステップＳ２０：ゲート絶縁層１２及び活性層４３の上に保護層を形成する。前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物ことができる。ステップＳ２０の前に基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップは、第一実施形態のステップＳ１と同じであり、本実施形態は第一実施形態の図１〜図５を参照することができる。
図１５を参照してください。ステップＳ２１：前記保護層をパターニングして、前記ゲート絶縁層１２の上にエッチングバリア層４４及び前記エッチングバリア層４４の両側に位置する支持層４５、４６を形成する。エッチングバリア層４４及び支持層４５、４６を形成することは同じプロセスによって完成される。即ち、本実施形態において、エッチングバリア層４４を形成する際、その両側の支持層４５、４６も一緒に形成され、従ってフォトマスクの使用回数を減少し、プロセスフローを減少する。
図１６及び図１７を参照してください。ステップＳ２２：前記エッチングバリア層４４、前記支持層４５、４６の上に金属層４７を形成し、且つ前記金属層４７の上に感光層４８を形成する。感光層は、平坦化機能を有する有機層で替えることができる。このステップ、前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成する前記ステップＳ４、及び前記金属層の第一領域の上に感光層を塗布する前記ステップＳ５は、全て同じプロセスによって完成される。即ち、ステップＳ４の金属層も支持層を覆い、支持層上の金属層は感光層又は有機平坦化層に覆われるので、プロセスフローを減少することができる。
図１８を参照してください。ステップＳ２３：同じプロセスによって前記感光層４８の一部を除去して前記支持層４５、４６及び前記エッチングバリア層４４の上に位置する前記金属層４７の一部を露出させる。このステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップＳ６は同じプロセスによって完成される。このステップの別の実施形態は、有機感光性平坦化層を塗布してから、不完全露光及び対応する現像によって、支持層及びエッチングバリア層の上の有機感光性平坦化層を選択的に除去することである。
図１９を参照してください。ステップＳ２４：前記金属層４７を除去して、前記支持層４５，４６の一部と前記エッチングバリア層４４の一部を露出させる。このステップは同じプロセスによって完成されるので、フォトマスクの使用回数を減少し、プロセスプローを減少する。
本実施形態は、前記支持層を除去するステップＳ２５を備えることができる。前記支持層を除去するステップは、先ず残った感光層を除去するステップを備える。他の実施形態において、前記支持層を保留することができ、支持層を保留すると、支持層に対してフォトリソグラフィすることを必要としない。従ってフォトマスクの使用回数を減少し、プロセスプローを減少し、且つ保留された支持層は薄膜トランジスタ全体の強度を高めることができる。
以上は本発明の好適な実施形態であり、当業者であれば、本発明の原理を逸脱しない範囲内でいろいろな修正及び変更を行うことができ、このような修正及び変更も本発明の保護範囲に属することは理解されるべきである。

Claims (14)

  1. 薄膜トランジスタの製造方法であって、
    基板上にゲート電極、ゲート絶縁層及び活性層を形成するステップと、
    前記ゲート絶縁層及び前記活性層の上に保護層を形成するステップと、
    前記保護層をパターニングして前記活性層上にエッチングバリア層を形成するステップと、
    前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップと、
    前記金属層の第一領域の上に感光層を塗布するステップと、
    前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の第一領域の一部を露出させるステップと、
    前記金属層を除去して前記エッチングバリア層の一部を露出させるステップと、を備える、
    ことを特徴とする薄膜トランジスタの製造方法。
  2. 前記方法は、残った前記感光層を除去して残った金属層を露出させてソース電極及びドレイン電極を形成するステップをさらに備える、
    ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記方法は、前記エッチングバリア層を除去して前記薄膜トランジスタのチャネル領域を形成するステップをさらに備える、
    ことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  4. 前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一部を露出させるステップ及び前記金属層を除去して前記エッチングバリア層の一部を露出させるステップは、
    プラズマアッシングプロセスによって前記感光層の一部を除去して、前記エッチングバリア層を覆う前記第一領域の一部を露出させるとともに、残った前記感光層は前記金属層の第一領域の他の一部を覆い、且つ残った前記感光層は露出された一部の前記金属層の両側に位置し自己位置合わせ平面を形成するステップと、
    エッチングプロセスによって露出された前記の第一領域の一部を除去して前記エッチングバリア層を露出させ、エッチングしてから残った前記金属層の表面と前記自己位置合わせ平面は同じ平面に位置するステップと、を備える、
    ことを特徴とする請求項２又は３に記載の薄膜トランジスタの製造方法。
  5. 前記金属層の第一領域の上に感光層を塗布するステップは、
    前記金属層の第一領域の上にフォトレジストを形成し、前記フォトレジストをパターニングして前記感光層を形成し、前記感光層の正投影が前記活性層及び前記エッチングバリア層を覆うようにすることを備える、
    ことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  6. 前記方法は、前記感光層の両側に露出された前記金属層における前記第一領域以外の部分を除去するステップをさらに備える、
    ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
  7. 前記感光層の両側に露出された前記金属層の一部を除去することは、ウェットエッチング又はドライエッチングを採用することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記保護層は、有機材料、無機材料、又は有機材料と無機材料の混合物であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  9. 前記方法は、
    前記保護層をパターニングして、前記ゲート絶縁層の上に前記エッチングバリア層の両側に位置する支持層を形成するステップと、
    前記支持層の上に金属層を形成し且つ前記金属層の上に感光層を形成するステップと、
    前記感光層の一部を除去して前記支持層の上に位置する前記金属層の一部を露出させるステップと、
    前記金属層を除去して前記支持層の一部を露出させるステップと、
    前記支持層を除去するステップと、をさらに備える、
    ことを特徴とする請求項１〜４のいずれか一項に記載の薄膜トランジスタの製造方法。
  10. 前記保護層をパターニングして、前記ゲート絶縁層の上にエッチングバリア層及び前記エッチングバリア層の両側に位置する支持層を形成するステップは、同じプロセスによって完成されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記支持層の上に金属層を形成し且つ前記金属層の上に感光層を形成するステップ、前記活性層、前記エッチングバリア層及び前記ゲート絶縁層の上に金属層を形成するステップ及び前記金属層の第一領域の上に感光層を塗布するステップは、同じプロセスによって完成されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  12. 前記感光層の一部を除去して前記支持層の上に位置する前記金属層の一部を露出させるステップ及び前記感光層の一部を除去して前記エッチングバリア層を覆う前記金属層の一部を露出させるステップは、同じプロセスによって完成されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  13. 前記金属層を除去して前記支持層の一部を露出させるステップ及び前記金属層を除去して前記エッチングバリア層の一部を露出させるステップは、同じプロセスによって完成されることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  14. 前記支持層を除去するステップは、先ず残った感光層を除去するステップを備えることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。

JP2019505517A 2016-08-29 2016-08-29 薄膜トランジスタの製造方法 Pending JP2019523565A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/097132 WO2018039856A1 (zh) 2016-08-29 2016-08-29 薄膜晶体管制造方法

Publications (1)

Publication Number Publication Date
JP2019523565A true JP2019523565A (ja) 2019-08-22

Family

ID=60458850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019505517A Pending JP2019523565A (ja) 2016-08-29 2016-08-29 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US20190252414A1 (ja)
JP (1) JP2019523565A (ja)
KR (1) KR20190031543A (ja)
CN (1) CN107438903B (ja)
WO (1) WO2018039856A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085625B (zh) * 2018-06-19 2021-12-21 广东聚华印刷显示技术有限公司 顶发射型显示器件及其制作方法
WO2019242384A1 (zh) * 2018-06-19 2019-12-26 广东聚华印刷显示技术有限公司 显示面板背板结构、其制备方法及顶发射型显示面板
CN111244033B (zh) * 2020-01-14 2023-05-12 重庆京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
CN113745288A (zh) * 2021-08-18 2021-12-03 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065624A (ja) * 1992-06-18 1994-01-14 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2001127307A (ja) * 1999-09-30 2001-05-11 Internatl Business Mach Corp <Ibm> 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法
JP2007221022A (ja) * 2006-02-20 2007-08-30 Mitsubishi Electric Corp 薄膜トランジスタ、ｔｆｔアレイ基板、及び薄膜トランジスタの製造方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010192560A (ja) * 2009-02-17 2010-09-02 Hitachi Ltd 酸化物半導体を有する電界効果トランジスタの製造方法
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
JP2013110394A (ja) * 2011-10-24 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069781A (ko) * 2005-12-28 2007-07-03 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
KR20070076653A (ko) * 2006-01-19 2007-07-25 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20100244032A1 (en) * 2009-03-31 2010-09-30 Samsung Electronics Co., Ltd. Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
CN102484137B (zh) * 2009-08-26 2015-06-17 株式会社爱发科 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法
KR101750381B1 (ko) * 2011-04-06 2017-06-26 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함한 유기발광표시장치 및 유기발광표시장치의 제조방법
CN102629576A (zh) * 2011-09-26 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI471948B (zh) * 2012-10-18 2015-02-01 Chunghwa Picture Tubes Ltd 氧化物薄膜電晶體製程方法
KR20140106042A (ko) * 2013-02-25 2014-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN103715096A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN103715270B (zh) * 2013-12-31 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
KR102204397B1 (ko) * 2014-07-31 2021-01-19 엘지디스플레이 주식회사 박막트랜지스터 및 이를 이용한 표시장치
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065624A (ja) * 1992-06-18 1994-01-14 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2001127307A (ja) * 1999-09-30 2001-05-11 Internatl Business Mach Corp <Ibm> 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法
JP2007221022A (ja) * 2006-02-20 2007-08-30 Mitsubishi Electric Corp 薄膜トランジスタ、ｔｆｔアレイ基板、及び薄膜トランジスタの製造方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010192560A (ja) * 2009-02-17 2010-09-02 Hitachi Ltd 酸化物半導体を有する電界効果トランジスタの製造方法
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2013110394A (ja) * 2011-10-24 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
CN107438903B (zh) 2020-07-28
WO2018039856A1 (zh) 2018-03-08
US20190252414A1 (en) 2019-08-15
CN107438903A (zh) 2017-12-05
KR20190031543A (ko) 2019-03-26

Similar Documents

Publication Publication Date Title
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
WO2015143839A1 (zh) 氧化物薄膜晶体管阵列基板的制造方法
WO2015089964A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置
TW201622158A (zh) 薄膜電晶體以及其製作方法
JP2019523565A (ja) 薄膜トランジスタの製造方法
WO2015149482A1 (zh) 阵列基板及其制作方法、显示装置
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2015100879A1 (zh) 薄膜晶体管及其制备方法、显示器件及电子产品
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
WO2016078169A1 (zh) 薄膜晶体管的制造方法
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
US9653578B2 (en) Thin film transistor, its manufacturing method and display device
WO2018077239A1 (zh) 显示基板及其制造方法、显示装置
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
US11152403B2 (en) Method for manufacturing array substrate, array substrate and display panel
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
WO2021175189A1 (zh) 阵列基板及其制造方法、显示装置
US9741861B2 (en) Display device and method for manufacturing the same
TW201627738A (zh) 畫素結構的製作方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
CN107735853B (zh) 薄膜晶体管制造方法及阵列基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200804