KR101578694B1 - 산화물 박막 트랜지스터의 제조방법 - Google Patents

산화물 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101578694B1
KR101578694B1 KR1020090048770A KR20090048770A KR101578694B1 KR 101578694 B1 KR101578694 B1 KR 101578694B1 KR 1020090048770 A KR1020090048770 A KR 1020090048770A KR 20090048770 A KR20090048770 A KR 20090048770A KR 101578694 B1 KR101578694 B1 KR 101578694B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
layer
amorphous zinc
photoresist pattern
oxide
Prior art date
Application number
KR1020090048770A
Other languages
English (en)
Other versions
KR20100130098A (ko
Inventor
김대원
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090048770A priority Critical patent/KR101578694B1/ko
Priority to CN200910266314.5A priority patent/CN101908489B/zh
Priority to US12/648,872 priority patent/US7981720B2/en
Publication of KR20100130098A publication Critical patent/KR20100130098A/ko
Application granted granted Critical
Publication of KR101578694B1 publication Critical patent/KR101578694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명의 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물(ZnO)계 반도체를 액티브층으로 사용하여 박막 트랜지스터를 제작할 때, 스퍼터(sputter)를 이용하여 산화물 반도체를 증착한 후 산소(O2) 유량의 조절을 통해 인-시추(in-situ)로 산화물 특성을 가지는 절연층을 증착하는 것을 특징으로 한다. 이러한 본 발명에 의하면, 택 타임(tact time)을 감소시키는 한편 향상된 소자특성을 확보할 수 있는 효과를 가진다.
산화물 박막 트랜지스터, 산소 유량, 인-시추, 액티브층, 절연층

Description

산화물 박막 트랜지스터의 제조방법{METHOD OF FABRICATING OXIDE THIN FILM TRANSISTOR}
본 발명은 산화물 박막 트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기의 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성 된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 전술한 액정표시장치는 가볍고 전력소모가 작아 가장 주목받는 디스플레이 소자였지만, 상기 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio) 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다.
최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
전술한 액정표시장치에 사용되는 비정질 실리콘 박막 트랜지스터는 저온 공정에서 제작할 수 있지만 이동도(mobility)가 매우 작고 정전류 테스트(constant current bias) 조건을 만족하지 않는다. 반면에 다결정 실리콘 박막 트랜지스터는 높은 이동도와 만족스러운 정전류 테스트 조건을 가지는 반면에 균일한 특성 확보가 어려워 대면적화가 어렵고 고온 공정이 필요하다.
이에 산화물 반도체로 액티브층을 형성한 산화물 반도체 박막 트랜지스터를 개발하고 있는데, 이때 산화물 반도체를 기존의 바텀 게이트(bottom gate) 구조의 박막 트랜지스터에 적용하는 경우 소오스/드레인전극의 식각공정 중에 산화물 반도체가 손상을 받아 변성을 일으키는 문제점이 있다.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 산화물 박막 트랜지스터는 기판(10) 위에 게이트전극(21)과 게이트절연층(15a)이 형성되고, 상기 게이트절연층(15a) 위에 산화물 반도체로 이루어진 액티브층(24)이 형성되게 된다.
이후, 상기 액티브층(24) 상부에 상기 액티브층(24)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(22, 23)이 형성되게 된다.
이때, 상기 액티브층(24)을 구성하는 산화물 반도체는 스퍼터(sputter)를 이용하여 증착 되는데, 후속공정 진행 중에 상기 액티브층(24)의 백 채널(back channel) 영역이 포토공정에 의한 화학물질과 접촉, 습식 또는 건식 식각 및 플라즈마 공정 등에 노출되어 반도체 박막의 특성이 변하게 되어 소자특성의 저하를 유발하게 된다.
이와 같이 산화물 반도체는 약한 결합구조를 가지고 있어서 상기 산화물 반도체의 증착 후 후속공정에 의한 백 채널 영역의 손상을 방지하기 위해 배리어 층(barrier layer)으로 에치 스타퍼(etch stopper)(50)를 액티브층(24) 상부에 추가로 형성하기도 하는데, 공정이 복잡해지고 가격이 상승하게 되는 단점이 있다.
즉, 종래기술은 산화물 반도체의 증착 후 포토공정을 통해 아일랜드(island) 형태의 액티브층(24)을 형성한 다음 에치 스타퍼(50)를 형성하기 위한 절연층을 증착하게 된다. 그리고, 또 다른 포토공정을 통해 상기 절연층을 패터닝함으로써 에치 스타퍼(50)를 형성하게 된다.
이때, 이러한 액티브층(24)의 패터닝 및 절연층의 증착은 진공 챔버의 진공을 해제한 상태에서 진행됨에 따라 산화물 반도체가 대기에 노출되는 한편, 포토공정을 거치면서 화학물질과 접촉함으로써 백 채널 영역이 손상을 받게 된다. 그 결과 소자특성이 저하되게 되며, 또한 절연층의 증착시 챔버 장비간 이동에 의해 택 타임(tact time)이 증가하게 된다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 제조방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 산화물 반도체를 증착한 후 산소(O2) 유량의 조절을 통해 인-시추(in-situ)로 산화물 특성을 가지는 절연층을 증착함으로써 산화물 반도체가 열화되는 문제없이 단순공정으로 채널 보호층을 형성하도록 한 산화물 박막 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 산화물 박막 트랜지스터의 제조방법은 게이트 절연층 위에 비정질 아연 산화물계 반도체로 이루어진 비정질 아연 산화물계 반도체층과 산화물 특성을 가지는 비정질 아연 산화물계 절연층을 인-시추로 증착하는 단계 및 상기 게이트전극 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하며, 상기 액티브층의 채널영역 위에 상기 비정질 아연 산화물계 절연층으로 이루어진 채널 보호층을 형성하는 단계를 포함하여 구성될 수 있다.
상술한 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 비정질 아연 산화물계 반도체를 액티브층으로 사용함에 따라 균일도가 우수하여 대면적 디스플레이에 적용 가능한 효과를 제공한다.
이때, 상기의 비정질 아연 산화물계 반도체는 후속공정 진행 중에 백 채널 영역이 손상 받게 되는데, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법은 상기 산화물 반도체를 증착한 후 산소 유량의 조절을 통해 인-시추로 산화물 특성을 가지는 절연층을 스퍼터 내에서 일괄 증착함으로써 산화물 반도체가 열화되는 문제없이 단순공정으로 채널 보호층을 형성할 수 있게 된다. 그 결과 택 타임 및 마스크수의 감소에 의한 제조공정 및 비용이 절감되는 효과를 제공하는 동시에 소자특성이 향상되는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막 트랜지스터 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도로써, 비정질 아연 산화물계 반도체를 액티브층으로 사용한 산화물 박막 트랜지스터의 구조를 개략적으로 나타내고 있다.
도면에 도시된 바와 같이, 본 발명에 따른 산화물 박막 트랜지스터는 소정의 기판(110) 위에 형성된 게이트전극(121), 상기 게이트전극(121) 위에 형성된 게이트 절연층(115a), 상기 게이트전극(121) 상부에 비정질 아연 산화물계 반도체로 형성된 액티브층(124) 및 상기 액티브층(124)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(122, 123)으로 이루어져 있다.
이때, 상기 본 발명에 따른 산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 액티브층(124)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
상기 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 상기 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 상기 투명 전자회로에 사용될 수 있는 장점이 있다.
특히, 본 발명에 따른 산화물 박막 트랜지스터는 상기 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO 반도체로 액티브층을 형성하는 것을 특징으로 한다.
상기 a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 상기 a- IGZO 반도체로 제작된 산화물 박막 트랜지스터는 1~100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다.
또한, 상기 a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색 순도를 갖는 UV 발광 다이오드(Light Emitting Diode; LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다.
더욱이 상기 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타냄에 따라 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있는 장점을 가지고 있다.
이와 같은 특징을 가진 상기 본 발명에 따른 산화물 박막 트랜지스터는 상기 액티브층(124)의 채널영역 상부의 상기 소오스전극(122)과 드레인전극(123) 사이에 소정의 절연물질로 이루어진 채널 보호층(135)이 추가로 형성되어 있는데, 상기 채널 보호층(135)은 후속공정에 의한 백 채널(back channel) 영역의 손상을 방지하기 역할을 한다. 즉, 상기 본 발명에 따른 채널 보호층(135)은 상기 액티브층(124)의 백 채널 영역 상부에 형성되어 후속공정 진행 중에 상기 액티브층(124)의 백 채널 영역이 포토공정에 의한 화학물질과 접촉, 습식 또는 건식 식각 및 플라즈마 공정 등에 노출되는 것을 방지하는 역할을 하게 된다.
특히, 상기 본 발명에 따른 채널 보호층(135)은 산화물 반도체를 증착한 후 산소 유량의 조절을 통해 인-시추로 산화물 특성을 가지는 절연층을 스퍼터 내에서 일괄 증착하여 형성함으로써 상기 산화물 반도체가 열화되는 문제없이 단순공정으로 채널 보호층을 형성할 수 있게 된다. 그 결과 소자특성이 향상되는 동시에 챔버 장비간 이동이 필요 없어 택 타임이 감소하는 효과를 얻게 된다.
또한, 본 발명의 경우에는 감광막의 애싱을 이용하거나 상기 소오스/드레인영역에 회절패턴이 적용된 회절마스크(이하, 회절마스크를 지칭하는 경우에는 하프-톤 마스크를 포함하는 것으로 한다)를 이용하여 액티브층(124)과 채널 보호층(135)을 동시에 패터닝함으로써 마스크수를 줄여 제조공정 및 비용을 절감할 수 있게 되는데, 이를 다음의 산화물 박막 트랜지스터의 제조방법을 통해 상세히 설명한다.
도 4a 내지 도 4c는 상기 도 3에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도이다.
도 4a에 도시된 바와 같이, 투명한 절연물질로 이루어진 기판(110) 위에 소정의 게이트전극(121)을 형성한다.
이때, 본 발명의 산화물 박막 트랜지스터에 적용되는 비정질 아연 산화물계 복합 반도체는 저온 증착이 가능하여, 플라스틱 기판, 소다라임 글라스 등의 저온 공정에 적용이 가능한 기판(110)을 사용할 수 있다. 또한, 비정질 특성을 나타냄으로 인해 대면적 디스플레이용 기판(110)의 사용이 가능하다.
또한, 상기 게이트전극(121)은 위에 제 1 도전막을 상기 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형 성하게 된다.
여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
다음으로, 도 4b에 도시된 바와 같이, 상기 기판(110) 전면에 상기 게이트 전극(121)을 덮도록 게이트 절연층(115a)을 형성한다.
그리고, 상기 게이트 절연층(115a)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체층과 소정의 절연층을 형성한 후, 본 발명의 제 2 마스크공정을 이용하여 선택적으로 패터닝함으로써 상기 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)을 형성하는 동시에 상기 액티브층(124) 위에 상기 절연층으로 이루어진 채널 보호층(135)을 형성하게 된다.
이때, 상기 비정질 아연 산화물계 반도체층과 소정의 절연층은 동일한 스퍼터 내에서 산소 유량의 조절을 통해 인-시추로 일괄 증착하며, 감광막의 애싱과 2번의 패터닝을 통해 채널 보호층을 형성하거나 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 이용하여 먼저 액티브층을 형성한 다음 애싱공정을 통해 상기 소오스/드레인영역의 감광막을 제거하는 방법으로 채널 보호층을 형성하게 되는데, 이하 도면을 참조하여 상기 제 2 마스크공정을 상세히 설명한다.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 5a에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트 절연층(115a)을 형성한다.
이때, 상기 게이트 절연층(115a)은 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD) 장비를 이용한 CVD방법으로 형성하거나 스퍼터 장비를 이용한 물리기상증착(Physical Vapour Deposition; PVD)방법으로 형성할 수 있다.
이후, 스퍼터 장비를 이용하여 상기 게이트 절연층(115a)이 형성된 기판(110) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화물계 반도체층(120)을 형성한다. 그리고, 동일한 스퍼터 장비 내에서 상기 비정질 아연 산화물계 반도체층(120) 위에 인-시추로 산화물 특성을 가지는 소정의 비정질 아연 산화물계 절연층(130)을 형성한다.
이때, 전술한 바와 같이 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있으므로 비정질 아연 산화물계 반도체층(120)을 증착한 후 실질적으로 동일한 공정조건에서 산소 유량의 조절을 통해 인 -시추로 산화물 특성을 가지는 비정질 아연 산화물계 절연층(130)을 증착할 수 있게 된다.
여기서, 상기 비정질 아연 산화물계 복합 반도체, 특히 a-IGZO 반도체는 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있다.
이때, 본 발명의 제 1 실시예의 경우에는 갈륨, 인듐, 아연의 원자비가 각각 1:1:1, 2:2:1, 3:2:1 및 4:2:1인 복합 산화물 타겟을 사용하여 비정질 아연 산화물계 반도체층(120)을 형성할 수 있으며, 이때 상기 갈륨, 인듐, 아연의 원자비가 2:2:1인 복합 산화물 타겟을 사용하는 경우 상기 갈륨, 인듐, 아연의 당량(equivalent weight)비는 대략 2.8:2.8:1을 가지는 것을 특징으로 한다.
그리고, 상기 본 발명의 제 1 실시예에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층(120)을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1 ~ 10% 및 두께 500 ~ 1000Å 조건에서 균일한 소자특성의 확보가 가능하다. 또한, 상기 본 발명의 제 1 실시예에 따른 비정질 아연 산화물계 반도체층(120)은 공정조건에 따라 다소 변동될 수 있지만 DC 또는 RF 스퍼터링에 대해서 증착속도를 1 ~ 200Å/sec의 범위에서 산소 농도를 1 ~ 40%로 하여 형성할 수 있으며, 상기 비정질 아연 산화물계 절연층(130)은 공정조건에 따라 다소 변동될 수 있지만 상기와 같은 DC 또는 RF 스퍼터링에 대해서 증착속도를 1 ~ 200Å/sec의 범위 에서 산소 농도를 30 ~ 70%로 하여 형성할 수 있다.
이때, 상기 산소 농도는 투입한 산소 유량과 아르곤 유량의 총합에 대한 산소 유량의 비를 나타낸다.
그리고, 도 5b에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막을 형성한 후, 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 통해 소정의 제 1 감광막 패턴(170)을 형성한다.
다음으로, 도 5c에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170)을 마스크로 하여, 그 하부에 형성된 비정질 아연 산화물계 반도체층과 절연층을 선택적으로 제거하게 되면, 상기 기판(110)의 게이트전극(121) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(124)이 형성되게 된다. 이때, 상기 액티브층(124)의 상부에는 상기 절연층으로 이루어지며, 상기 액티브층(124)과 실질적으로 동일하게 패터닝된 절연막패턴(130')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(170)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 5d에 도시된 바와 같이, 상기 절연막패턴(130') 위에 소정의 제 2 감광막패턴(170')이 형성되게 된다.
이때, 상기 제 2 감광막패턴(170')은 애싱공정을 통해 폭과 두께 일부가 제거됨에 따라 상기 제 1 감광막패턴보다 폭이 줄어든 형태로 채널영역에만 남아있게 된다.
이후, 도 5e에 도시된 바와 같이, 상기 남아있는 제 2 감광막패턴(170')을 마스크로 하여 상기 절연막패턴의 일부를 선택적으로 제거함으로써 상기 기판(110) 에 상기 절연층으로 이루어진 채널 보호층(135)이 형성되게 된다.
다음으로, 도 4c에 도시된 바와 같이, 상기 액티브층(124)과 채널 보호층(135)이 형성된 기판(110) 전면에 제 2 도전막을 형성한다.
이때, 상기 제 2 도전막은 소오스전극과 드레인전극을 형성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 2 도전막은 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 불투명한 도전물질을 사용할 수 있으며, 상기 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.
그리고, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 2 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124)의 소오스영역 및 드레인영역과 전기적으로 접속하는 소오스전극(122) 및 드레인전극(123)을 형성하게 된다.
한편, 상기 액티브층과 채널 보호층은 회절마스크를 이용하여 형성할 수도 있는데, 이를 다음의 본 발명의 제 2 실시예를 통해 상세히 설명한다.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도이다.
도 6a에 도시된 바와 같이, 게이트전극(221)이 형성된 기판(210) 전면에 실리콘질화막, 실리콘산화막과 같은 무기절연막 또는 하프늄 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트 절연층(215a)을 형성한다.
이후, 스퍼터 장비를 이용하여 상기 게이트 절연층(215a)이 형성된 기판(210) 전면에 비정질 아연 산화물계 반도체를 증착하여 소정의 비정질 아연 산화 물계 반도체층(220)을 형성한다. 그리고, 동일한 스퍼터 장비 내에서 상기 비정질 아연 산화물계 반도체층(220) 위에 인-시추로 산화물 특성을 가지는 소정의 비정질 아연 산화물계 절연층(230)을 형성한다.
이때, 전술한 본 발명의 제 1 실시예와 같이 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있으므로 비정질 아연 산화물계 반도체층(220)을 증착한 후 실질적으로 동일한 공정조건에서 산소 유량의 조절을 통해 인-시추로 산화물 특성을 가지는 비정질 아연 산화물계 절연층(230)을 증착할 수 있게 된다.
또한, 상기 본 발명의 제 2 실시예에 따른 산화물 박막 트랜지스터는 상기 비정질 아연 산화물계 반도체층(220)을 형성하기 위한 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층의 캐리어 농도를 조절할 수 있는데, 이때 산소 농도 1 ~ 10% 및 두께 500 ~ 1000Å 조건에서 균일한 소자특성의 확보가 가능하다. 또한, 상기 본 발명의 제 2 실시예에 따른 비정질 아연 산화물계 절연층(230)은 공정조건에 따라 다소 변동될 수 있지만 산소 농도를 10 ~ 90%로 하여 형성할 수 있다.
그리고, 도 6b에 도시된 바와 같이, 상기 기판(210) 전면에 포토레지스트와 같은 감광성물질로 이루어진 감광막(270)을 형성한 후, 본 발명의 제 2 실시예에 따른 회절마스크(280)를 통해 상기 감광막(270)에 선택적으로 광을 조사한다.
이때, 상기 회절마스크(280)에는 조사된 광을 모두 투과시키는 제 1 투과영역(I)과 회절패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 제 2 투과 영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(280)를 투과한 광만이 감광막(270)에 조사되게 된다.
이어서, 상기 회절마스크(280)를 통해 노광된 감광막(270)을 현상하고 나면, 도 6c에 도시된 바와 같이, 상기 차단영역(III)과 제 2 투과영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)이 남아있게 되고, 모든 광이 투과된 제 1 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 절연층(230) 표면이 노출되게 된다.
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(270a)은 제 2 투과영역(II)을 통해 형성된 제 2 감광막패턴(270b)과 제 3 감광막패턴(270c)보다 두껍게 형성된다. 또한, 상기 제 1 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
특히, 본 발명의 제 2 실시예의 경우에는 후에 패터닝될 액티브층의 소오스영역과 드레인영역에 상기 본 발명의 제 2 실시예에 따른 회절마스크의 제 2 투과영역(II)이 적용되고 상기 액티브층의 채널영역에 상기 차단영역(III)이 적용되는 것을 특징으로 한다.
다음으로, 도 6d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)을 마스크로 하여, 그 하부에 형성된 비정질 아연 산화물계 반도체층과 절연층을 선택적으로 제거하게 되면, 상기 기판(210)의 게이트전극(221) 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층(224)이 형성되게 된다. 이때, 상기 액티브층(224)의 상부에는 상기 절연층으로 이루어지며, 상기 액티브층(224)과 실질적으로 동일하게 패터닝된 절연막패턴(230')이 형성되게 된다.
이후, 상기 제 1 감광막패턴(270a) 내지 제 3 감광막패턴(270c)의 일부를 제거하는 애싱공정을 진행하게 되면, 도 6e에 도시된 바와 같이, 상기 제 2 투과영역(II)의 제 2 감광막패턴과 제 3 감광막패턴이 완전히 제거되게 된다.
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴과 제 3 감광막패턴의 두께만큼이 제거된 제 4 감광막패턴(270a')으로 상기 차단영역(III)에 대응하는 채널영역에만 남아있게 된다.
이후, 도 6f에 도시된 바와 같이, 상기 남아있는 제 4 감광막패턴(270a')을 마스크로 하여 상기 절연막패턴의 일부를 선택적으로 제거함으로써 상기 기판(210)에 상기 절연층으로 이루어진 채널 보호층(235)이 형성되게 된다.
이와 같이 본 발명의 제 2 실시예의 경우에는 소오스/드레인영역에 회절패턴이 적용된 회절마스크를 적용함으로써 추가적인 마스크공정 없이 한번의 마스크공정을 통해 액티브층과 채널 보호층을 형성할 수 있게 된다.
한편, 도면으로 도시하지 않았지만, 상기 비정질 아연 산화물계 반도체층 및 비정질 아연 산화물계 절연층을 동시에 식각하는 경우에는 그 상부의 소오스/드레인전극은 측면이 노출된 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층의 측면과 콘택 하게 된다.
전술한 바와 같이 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
또한, 본 발명은 높은 이동도를 가지는 한편 저온에서 공정이 가능한 비정질 아연 산화물계 반도체 물질을 액티브층으로 적용함에 따라 투명 전자회로나 플렉서블(flexible) 디스플레이에 사용될 수 있는 장점이 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 3은 본 발명에 따른 산화물 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도.
도 4a 내지 도 4c는 상기 도 3에 도시된 산화물 박막 트랜지스터의 제조공정을 순차적으로 나타내는 단면도.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
도 6a 내지 도 6f는 본 발명의 제 2 실시예에 따른 제 2 마스크공정을 구체적으로 나타내는 단면도.
** 도면의 주요부분에 대한 부호의 설명 **
110,210 : 어레이 기판 121,221 : 게이트전극
122,222 : 소오스전극 123,223 : 드레인전극
124,224 : 액티브층 135,235 : 채널 보호층

Claims (10)

  1. 기판 위에 게이트전극을 형성하는 단계;
    상기 게이트전극 위에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 위에 비정질 아연 산화물계 반도체로 이루어진 비정질 아연 산화물계 반도체층과 산화물 특성을 가지는 비정질 아연 산화물계 절연층을 인-시추(in-situ)로 증착하는 단계;
    상기 게이트전극 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하며, 상기 액티브층의 채널영역 위에 상기 비정질 아연 산화물계 절연층으로 이루어진 채널 보호층을 형성하는 단계; 및
    상기 액티브층 상부에 상기 액티브층의 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트전극과 상기 소오스전극 및 상기 드레인전극은 인듐-틴-옥사이드, 인듐-징크-옥사이드의 투명한 도전물질로 형성하는 산화물 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 액티브층은 a-IGZO 반도체로 형성하는 산화물 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서, 상기 기판은 유리기판 또는 플라스틱 기판으로 형성하는 산화물 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서, 상기 비정질 아연 산화물계 반도체층과 상기 비정질 아연 산화물계 절연층은 동일한 스퍼터 장비 내에서 산소 유량을 조절하여 인-시추로 형성하는 산화물 박막 트랜지스터의 제조방법.
  6. 제 1 항에 있어서, 상기 비정질 아연 산화물계 반도체층은 DC 또는 RF 스퍼터링에 대해서 증착속도를 1 ~ 200Å/sec의 범위에서 상기 스퍼터링 중의 반응 가스 내의 산소 농도를 1 ~ 40%로 하여 형성하는 산화물 박막 트랜지스터의 제조방법.
  7. 제 1 항에 있어서, 상기 비정질 아연 산화물계 절연층은 DC 또는 RF 스퍼터링에 대해서 증착속도를 1 ~ 200Å/sec의 범위에서 상기 스퍼터링 중의 반응 가스 내의 산소 농도를 30 ~ 70%로 하여 형성하는 산화물 박막 트랜지스터의 제조방법.
  8. 제 1 항에 있어서, 상기 액티브층과 상기 채널 보호층을 형성하는 단계는
    상기 비정질 아연 산화물계 반도체층과 상기 비정질 아연 산화물계 절연층이 형성된 기판 위에 소정의 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막패턴을 마스크로 상기 비정질 아연 산화물계 반도체층과 상기 비정질 아연 산화물계 절연층을 선택적으로 제거하여 상기 게이트전극 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하며, 상기 액티브층의 상부에 상기 비정질 아연 산화물계 절연층으로 이루어진 절연막패턴을 형성하는 단계;
    상기 제 1 감광막패턴의 일부를 제거하는 애싱공정을 진행하여 상기 절연막패턴 위에 소정의 제 2 감광막패턴을 형성하는 단계; 및
    상기 제 2 감광막패턴을 마스크로 상기 절연막패턴의 일부를 선택적으로 제거하여 상기 비정질 아연 산화물계 절연층으로 이루어진 채널 보호층을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  9. 제 1 항에 있어서, 상기 액티브층과 상기 채널 보호층을 형성하는 단계는
    액티브층의 소오스/드레인영역에 회절패턴이 적용되는 회절마스크를 이용하여 상기 기판 위에 제 1 두께의 제 1 감광막패턴 및 제 2 두께의 제 2 감광막패턴과 제 3 감광막패턴을 형성하는 단계;
    상기 제 1 감광막패턴 내지 상기 제 3 감광막패턴을 마스크로 상기 비정질 아연 산화물계 반도체층을 선택적으로 패터닝하여 상기 게이트전극 상부에 상기 비정질 아연 산화물계 반도체로 이루어진 액티브층을 형성하는 단계;
    상기 제 2 감광막패턴과 상기 제 3 감광막패턴을 제거하는 동시에 상기 제 1 감광막패턴의 두께 일부를 제거하여 제 3 두께의 제 4 감광막패턴을 형성하는 단계; 및
    상기 제 4 감광막패턴을 마스크로 상기 비정질 아연 산화물계 절연층을 선택적으로 패터닝하여 상기 액티브층의 채널영역 위에 채널 보호층을 형성하는 단계를 포함하는 산화물 박막 트랜지스터의 제조방법.
  10. 제 1 항에 있어서, 상기 액티브층과 상기 채널 보호층은 동시에 식각되어 그 상부의 상기 소오스/드레인전극은 상기 액티브층의 측면과 콘택되도록 형성되는 산화물 박막 트랜지스터의 제조방법.
KR1020090048770A 2009-06-02 2009-06-02 산화물 박막 트랜지스터의 제조방법 KR101578694B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090048770A KR101578694B1 (ko) 2009-06-02 2009-06-02 산화물 박막 트랜지스터의 제조방법
CN200910266314.5A CN101908489B (zh) 2009-06-02 2009-12-24 氧化物薄膜晶体管的制造方法
US12/648,872 US7981720B2 (en) 2009-06-02 2009-12-29 Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048770A KR101578694B1 (ko) 2009-06-02 2009-06-02 산화물 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20100130098A KR20100130098A (ko) 2010-12-10
KR101578694B1 true KR101578694B1 (ko) 2015-12-21

Family

ID=43220706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048770A KR101578694B1 (ko) 2009-06-02 2009-06-02 산화물 박막 트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US7981720B2 (ko)
KR (1) KR101578694B1 (ko)
CN (1) CN101908489B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR20190038687A (ko) * 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102694052B (zh) * 2011-03-22 2016-01-06 中国科学院微电子研究所 半导体器件及其制造方法
CN102694053B (zh) * 2011-03-22 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014513425A (ja) * 2011-04-07 2014-05-29 アリゾナ・ボード・オブ・リージェンツ，フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステート・ユニバーシティ 半導体デバイス用の二重活性層及びその製造方法
KR101425064B1 (ko) 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN102831850A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种用于检测igzo-tft驱动特性的装置
US9177872B2 (en) * 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
US8728861B2 (en) 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
KR20130050829A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
TWI483344B (zh) 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
TWI479663B (zh) 2011-12-22 2015-04-01 Au Optronics Corp 陣列基板及其製作方法
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
CN103050441B (zh) * 2012-12-10 2014-09-24 华映视讯（吴江）有限公司 氧化物薄膜晶体管制程方法
CN103311130B (zh) * 2013-05-14 2014-03-05 广州新视界光电科技有限公司 一种非晶金属氧化物薄膜晶体管及其制备方法
CN103545378B (zh) * 2013-11-05 2016-09-07 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN103730510B (zh) * 2013-12-24 2016-12-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN103915379B (zh) * 2014-03-24 2017-07-04 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板的制造方法
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
KR102427675B1 (ko) * 2015-04-20 2022-08-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
TWI594440B (zh) * 2015-05-22 2017-08-01 鴻海精密工業股份有限公司 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
CN104900711B (zh) * 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
CN105161541A (zh) * 2015-08-04 2015-12-16 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN105118864B (zh) * 2015-08-14 2018-06-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示器件
CN105575776B (zh) * 2016-01-04 2019-03-15 京东方科技集团股份有限公司 掩膜图案的形成方法、薄膜晶体管及形成方法、显示装置
JP2019523565A (ja) * 2016-08-29 2019-08-22 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． 薄膜トランジスタの製造方法
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN107195659B (zh) 2017-05-27 2020-07-24 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN107195688A (zh) * 2017-07-04 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107749422A (zh) * 2017-09-21 2018-03-02 信利（惠州）智能显示有限公司 氧化物半导体薄膜晶体管
TWI694521B (zh) 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
CN110047738B (zh) * 2019-04-24 2022-04-26 合肥鑫晟光电科技有限公司 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置
CN113838801A (zh) * 2020-06-24 2021-12-24 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板
CN114141881A (zh) * 2021-11-24 2022-03-04 深圳市华星光电半导体显示技术有限公司 一种驱动基板和显示面板
CN115035854A (zh) * 2022-06-24 2022-09-09 惠科股份有限公司 像素驱动电路、驱动方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166716A (ja) 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
JP2009021554A (ja) 2007-06-11 2009-01-29 Fujifilm Corp 電子ディスプレイ
JP2009060095A (ja) 2007-08-07 2009-03-19 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US8222076B2 (en) * 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166716A (ja) 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
JP2009021554A (ja) 2007-06-11 2009-01-29 Fujifilm Corp 電子ディスプレイ
JP2009060095A (ja) 2007-08-07 2009-03-19 Semiconductor Energy Lab Co Ltd 表示装置及び当該表示装置を具備する電子機器

Also Published As

Publication number Publication date
CN101908489B (zh) 2013-06-05
US20100304528A1 (en) 2010-12-02
US7981720B2 (en) 2011-07-19
KR20100130098A (ko) 2010-12-10
CN101908489A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101578694B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20140134530A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110051582A (ko) 액정표시장치 및 그 제조방법
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101463028B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375855B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101375854B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110073038A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20140129818A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101322314B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110055271A (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 5