TWI594440B - 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法 - Google Patents

薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法 Download PDF

Info

Publication number
TWI594440B
TWI594440B TW104116578A TW104116578A TWI594440B TW I594440 B TWI594440 B TW I594440B TW 104116578 A TW104116578 A TW 104116578A TW 104116578 A TW104116578 A TW 104116578A TW I594440 B TWI594440 B TW I594440B
Authority
TW
Taiwan
Prior art keywords
layer
sides
barrier layer
thin film
film transistor
Prior art date
Application number
TW104116578A
Other languages
English (en)
Other versions
TW201642476A (zh
Inventor
方國龍
高逸群
林欣樺
施博理
李誌隆
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW104116578A priority Critical patent/TWI594440B/zh
Priority to US14/788,251 priority patent/US9893198B2/en
Publication of TW201642476A publication Critical patent/TW201642476A/zh
Application granted granted Critical
Publication of TWI594440B publication Critical patent/TWI594440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
本發明涉及一種薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法。
薄膜電晶體(Thin Film Transistor，TFT)作為開關元件已被廣泛應用於顯示、觸控領域。例如，顯示裝置(如液晶電視、筆記型電腦及顯示器)中的陣列基板通常採用薄膜電晶體作為驅動元件。其中，氧化物半導體因其為非晶結構能夠低溫成膜及較高的遷移率利於大尺寸顯示，而被廣泛應用於TFT中。目前，氧化物半導體TFT通常採用蝕刻阻擋(Etch Stopper,ES)結構，以防止在製作過程中損傷氧化物半導體。
常見的氧化物半導體TFT的製作過程包括如下步驟：在基板上依次形成閘極、閘極絕緣層及覆蓋閘極絕緣層的氧化物半導體層(即溝道層)；再通過掩膜對該氧化物半導體層進行圖案化以形成氧化物半導體溝道層；然後在氧化物半導體溝道層上覆蓋蝕刻阻擋層，並通過另一道掩膜對該蝕刻阻擋層進行圖案化；最後在圖案化後的蝕刻阻擋層上形成源/汲極。因此，在形成該氧化物半導體TFT過程中，需分別對氧化物半導體層及蝕刻阻擋層進行掩膜制程，掩膜次數較多。
有鑑於此，還有必要提供一種減少掩膜次數的薄膜電晶體製造方法。
還有必要提供一種採用上述方法得到的薄膜電晶體。
還有必要提供一種減少掩膜次數的陣列基板的製造方法。
一種薄膜電晶體的製造方法，該製造方法包括：於一基板上形成閘極及閘極絕緣層，並依序在該閘極絕緣層上覆蓋半導體層、阻擋層及光阻層；圖案化該光阻層以形成圖案化光阻層，該圖案化光阻層具有呈階梯結構的第一部分及第二部分，該第一部分的高度大於該第二部分的高度且該第二部分至少包括位於該第一部分的兩相對側的部分；蝕刻以去除未被該圖案化光阻層覆蓋的半導體層及阻擋層，以於該半導體層形成溝道層；去除該圖案化光阻層的第二部分，以暴露出部分所述阻擋層；去除與該第二部分對應的阻擋層，以形成蝕刻阻擋層，並暴露出部分溝道層；去除該圖案化光阻層並形成源極和汲極，該源極及該汲極分別覆蓋於該蝕刻阻擋層兩相對側且分別與該溝道層接觸。
一種使用上述製造方法得到的薄膜電晶體，包括：閘極、覆蓋該閘極的閘極絕緣層、設置於該閘極絕緣層上且與該閘極對應的溝道層、位於該溝道層上的蝕刻阻擋層、覆蓋位於該蝕刻阻擋層兩相對側且分別與該溝道層接觸的源極及汲極，該溝道層包括二相對的第一側及二相對的第二側，該二第一側均凸露於該蝕刻阻擋層外以分別與該源極及該汲極接觸，該二第二側均被該蝕刻阻擋層所覆蓋。
一種陣列基板的製造方法，該製造方法包括：在一基板上形成閘極、第一金屬線，並在形成有該閘極及第一金屬線的基板上形成閘極絕緣層；依序在該閘極絕緣層上形成半導體層、阻擋層及光阻層； 圖案化該光阻層以形成圖案化光阻層，該圖案化光阻層具有呈階梯結構的第一部分及第二部分，該第一部分的高度大於該第二部分的高度，且該第二部分至少包括位於該第一部分的兩相對側的部分；蝕刻以去除未被該圖案化光阻層覆蓋的半導體層及阻擋層，以於該半導體層形成溝道層；去除該圖案化光阻層的第二部分，以暴露出部分所述阻擋層；去除與該第二部分對應的阻擋層，以形成蝕刻阻擋層，並暴露出部分溝道層；去除該圖案化光阻層並形成源極和汲極，該源極及該汲極分別覆
蓋於該蝕刻阻擋層兩相對側且分別與該溝道層接觸。
相較於習知技術，本發明的陣列基板及陣列基板製造方法通過形成高度不同的圖案化光阻層將蝕刻阻擋層與溝道層的製作結合至一道掩膜制程中，以節省掩膜制程次數，有利於簡化制程。
10‧‧‧陣列基板
11‧‧‧第一金屬線
12‧‧‧數據線
13‧‧‧畫素電極
P‧‧‧畫素區域
100‧‧‧薄膜電晶體
101‧‧‧基板
102‧‧‧閘極
103‧‧‧閘極絕緣層
104’‧‧‧半導體層
104‧‧‧溝道層
1041‧‧‧第一側
1042‧‧‧第二側
105’‧‧‧阻擋層
105‧‧‧蝕刻阻擋層
106’‧‧‧光阻層
106‧‧‧圖案化光阻層
106a‧‧‧第一部分
106b‧‧‧第二部分
107‧‧‧源極
108‧‧‧汲極
S‧‧‧空隙
H1，H2‧‧‧高度
S101-S108‧‧‧步驟
圖1為本發明一實施方式的陣列基板中一畫素區域的平面示意圖。
圖2為圖1中的薄膜電晶體沿II-II線的截面剖視圖。
圖3為圖1中的薄膜電晶體沿虛線框III的局部放大圖。
圖4為圖3沿IV-IV線的截面剖視圖。
圖5至圖11描述了圖2所示的薄膜電晶體各製作步驟之截面剖視圖。
圖12為圖2所示的薄膜電晶體的製造流程示意圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明，其中，本發明以底閘極型薄膜電晶體為例進行說明。
請參閱圖1，圖1為本發明一實施方式的陣列基板中一畫素區域的平面示意圖。該陣列基板10包括多條相互平行的第一金屬線11、多條相互平行並分別與該第一金屬線11絕緣相交的資料線12。該多條第一金屬線11與多條資料線12共同界定多個畫素區域P，且由相鄰二第一金屬線11及相鄰二資料線12共同界定的最小區域定義一畫素區域P。在每一個畫素區域P中，該陣列基板10進一步包括一公共電極線(圖未示)、設置於該第一金屬線11與該資料線12交叉處的一薄膜電晶體(thin film transistor,TFT)100、一畫素電極13及一公共電極(圖未示)。該公共電極與該畫素電極13之間用於形成水準電場，以驅動液晶顯示裝置的液晶分子旋轉。可以理解，本實施例的液晶顯示裝置以一IPS(In-plane switching)型液晶顯示裝置為例，該第一金屬線11為掃描線，但並不局限於此。
請一併參照圖2及圖3，圖2為圖1中的薄膜電晶體沿II-II線的截面剖視圖。圖3為圖1中的薄膜電晶體沿虛線框III的局部放大圖。該薄膜電晶體100包括基板101及依次形成於該基板101上的閘極102、閘極絕緣層103、溝道層104、蝕刻阻擋層105、源極107及汲極108。該溝道層104與該閘極102通過該閘極絕緣層103呈彼此絕緣設置，且該閘極絕緣層103覆蓋該閘極102。該蝕刻阻擋層105位於該溝道層104上並部分覆蓋該溝道層104。該源極107與該汲極108分別形成於該蝕刻阻擋層105的兩相對側上方且分別與該溝道層104及所述閘極絕緣層103接觸。具體地，該源極107與該汲極108呈彼此分離設置，該蝕刻阻擋層105部分顯露於該源極107與該汲極108之間。其中，該溝道層104為氧化物半導體材質，例如可以為銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)、銦鋅氧化物(Indium Zinc Oxide，IZO)、鎵鋅氧化物(Gallium Zinc Oxide，GZO)、鋅錫氧化物(Zinc Tin Oxide，ZTO)，或氧化鋅(Zinc Oxide，ZnO)等。
進一步地，請一併參照圖4，圖4為圖3沿IV-IV線的截面剖視圖。本實施方式中，該溝道層104包括二相對的第一側1041(如圖2所示)及二相對的第二側1042。該二第一側1041分別凸露於該蝕刻阻擋層105外以分別與該源極107及該汲極108接觸，該二第二側 1042被該蝕刻阻擋層105覆蓋在內，而不與該源極107及該汲極108接觸。每一該第二側1042與對應的該蝕刻阻擋層105的側緣之間形成一空隙S。由於該二第二側1042分別與對應的該蝕刻阻擋層105的二側緣之間形成所述空隙S，而不與該源極107及該汲極108接觸，因而可避免在沿該二第二側1042連線的方向上產生電流流通路徑而影響該薄膜電晶體100的開關準確度。
較佳地，該薄膜電晶體100還包括覆蓋於該閘極絕緣層103、該蝕刻阻擋層105、該源極107及該汲極108上的平坦層(圖未示)，該平坦層為半固化材料經固化後成型，該平坦層在成型過程中將該蝕刻阻擋層105下方的所述空隙S填充，以避免形成空氣間隙而導致該薄膜電晶體100破薄。更進一步地，該平坦層上方覆蓋一鈍化層(未圖示)，以起保護的作用。
在本實施例中，每一所述畫素電極13排布在每一所述畫素區域P內，每一畫素電極13為具有多個間隙且彎折的梳狀電極結構，且與一所述薄膜電晶體100的汲極108電性連接。同時，每一所述薄膜電晶體100的閘極102與源極107分別與一所述第一金屬線11及一所述資料線12電性連接。另外，每一所述公共電極與一所述公共電極線電性連接，外部的公共電壓經由該公共電極線傳送至該公共電極。
當該多行第一金屬線11接收自外界提供的掃描電壓並載入至該薄膜電晶體100的閘極102時，該多列資料線12接收自外界提供的資料電壓，並載入至相應的薄膜電晶體100的源極107。若此時該薄膜電晶體100處於開啟狀態，則該資料電壓傳送至該薄膜電晶體100並自其汲極108載入至所述畫素電極13。與此同時，該公共電極自公共電極線接收自外界提供的公共電壓，由此在該畫素電極13與該公共電極間會產生水準電場以控制液晶分子轉動，從而實現圖像顯示。
請一併參閱圖5-11，圖5至圖11描述了圖2所示的薄膜電晶體100各製作步驟之截面剖視圖。圖12為圖2所示薄膜電晶體100的製造流程圖。
步驟S101，請首先參閱圖5，提供一基板101，在基板101上依次形成閘極102及覆蓋該閘極102的閘極絕緣層103。具體地，在 基板101上沉積一第一金屬層(圖未示)，通過圖案化的光刻制程形成該閘極102。繼續沉積一閘極絕緣層103，該閘極絕緣層103覆蓋該閘極102及該基板101。該基板101可以為玻璃基板或者石英基板，該第一金屬層材質可以為銅、鋁、鉻等。
步驟S102，請進一步參閱圖6，在閘極絕緣層103上依序形成半導體層104’、覆蓋該半導體層104’的阻擋層105’及覆蓋該阻擋層105’的光阻層106’。該半導體層104’可以是氧化物半導體層，例如可以為銦鎵鋅氧化物(Indium Gallium Zinc Oxide，IGZO)、銦鋅氧化物(Indium Zinc Oxide，IZO)、鎵鋅氧化物(Gallium Zinc Oxide，GZO)、鋅錫氧化物(Zinc Tin Oxide，ZTO)，或氧化鋅(Zinc Oxide，ZnO)等。
步驟S103，請進一步參閱圖7，通過一掩膜進行黃光顯影制程，對該光阻層106’進行圖案化以形成圖案化光阻層106，並暴露出該阻擋層105’的兩側，該圖案化光阻層106具有呈階梯狀第一部分106a和第二部分106b。其中，該第一部分106a的高度H1大於該第二部分106b的高度H2，該第二部分106b分別設置於該第一部分106a的兩相對側。具體地，通過一灰階掩膜對該光阻層106’進行曝光、顯影及蝕刻工藝，以形成該圖案化光阻層106。在其他實施方式中，該掩膜也可以為一半色調掩膜，通過該半色調掩膜對該光阻層106’進行曝光、顯影及蝕刻工藝形成所述圖案化光阻層106。可以理解，當採用半色調掩膜時，該第一部分106a的高度H1為該第二部分106b的高度H2的2倍。
步驟S104，請進一步參閱圖8，蝕刻以去除未被該圖案化光阻層106覆蓋的阻擋層105’及半導體層104’，未被蝕刻去除的該半導體層104’形成薄膜電晶體100的溝道層104。
步驟S105，請進一步參閱圖9，灰化去除該圖案化光阻層106的第二部分106b的部分。優選地，採用氧氣或者臭氧進行灰化制程，以去除該圖案化光阻層106中該第二部分106b的部分，以暴露出剩餘的阻擋層105’側緣區域。
步驟S106，請進一步參閱圖10，去除該第二部分106b對應的阻擋層105’以形成蝕刻阻擋層105，並暴露出部分溝道層104。
步驟S107，請進一步參閱圖11，去除剩餘的圖案化光阻層106，以暴露蝕刻阻擋層105。
步驟S108，請進一步參閱圖2，形成源極107和汲極108。具體地，依序形成覆蓋該蝕刻阻擋層105、該溝道層104及該閘極絕緣層103的第二金屬層(未圖示)及另一光阻層(未圖示)。通過一掩膜對該另一光阻層進行曝光、顯影及蝕刻工藝，以圖案化該另一光阻層。該另一光阻層經過圖案化後，該第二金屬層的中間部分顯露出來，該另一光阻層覆蓋於該第二金屬層的兩相對。接著將顯露出的該第二金屬進行蝕刻除，以形成源極107及汲極108。最後去除剩餘的該另一光阻層，得到所述薄膜電晶體100。其中，所述該第二金屬層材質可以為銅、鋁、鉻等導電金屬。在本實施方式中，該源極107和該汲極108分設於該溝道層104的相對兩側並分別與閘極絕緣層103及蝕刻阻擋層105接觸。
在後續制程中，在該薄膜電晶體100上還可形成平坦層、鈍化層等習知技術，在此不再贅述。
本實施方式的陣列基板的製造方法與上述薄膜電晶體100的製造流程基本相同，不同之處在於，在進行步驟S101時，先在基板101上沉積一第一金屬層(圖未示)，通過圖案化的光刻制程同時形成該閘極102、第一金屬線11及公共電極(圖未示)。再繼續沉積一閘極絕緣層103，該閘極絕緣層103覆蓋該閘極102、該第一金屬線11、該公共電極及該基板101。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
S101-S108‧‧‧步驟

Claims (7)

  1. 一種薄膜電晶體的製造方法，其中，該製造方法包括：於一基板上形成閘極及閘極絕緣層，並依序在該閘極絕緣層上覆蓋半導體層、阻擋層及光阻層；圖案化該光阻層以形成圖案化光阻層，該圖案化光阻層具有呈階梯結構的第一部分及第二部分，該第一部分的高度大於該第二部分的高度且該第二部分至少包括位於該第一部分的兩相對側的部分；蝕刻以去除未被該圖案化光阻層覆蓋的半導體層及阻擋層，以形成溝道層；去除該圖案化光阻層的第二部分，以暴露出部分所述阻擋層；去除與該第二部分對應的阻擋層，以形成蝕刻阻擋層，並暴露出該溝道層的兩側；去除該圖案化光阻層並形成源極和汲極，該源極及該汲極分別覆蓋於該蝕刻阻擋層兩相對側且分別與該溝道層接觸；該溝道層包括二相對的第一側及二相對的第二側，該二第一側凸露於該阻擋層外以分別與該源極及該汲極接觸，該二第二側均被該阻擋層所覆蓋；該阻擋層的二相對側緣分別凸出該二第二側外，從而刻阻擋層的一側緣與對應的一該第二側之間形成有一空隙。
  2. 如請求項1所述的薄膜電晶體的製造方法，其中，通過一灰階掩膜或半色調掩膜圖案化該光阻層以形成圖案化光阻層。
  3. 如請求項1所述的薄膜電晶體的製造方法，其中，去除該圖案化光阻層的第二部分是通過氧氣或者臭氧進行灰化處理而去除。
  4. 一種薄膜電晶體，包括：閘極、覆蓋該閘極的閘極絕緣層、設置於該閘極絕緣層上且與該閘極對應的溝道層、位於該溝道層上的蝕刻阻擋層、覆蓋位於該蝕刻阻擋層兩相對側且分別與該溝道層接觸的源極及汲極，其中：該溝道層包括二相對的第一側及二相對的第二側，該二第一側均凸露於該蝕刻阻擋層外以分別與該源極及該汲極接觸，該 二第二側均被該蝕刻阻擋層所覆蓋；該蝕刻阻擋層的二相對側緣分別凸出該二第二側外，從而該蝕刻阻擋層的一側緣與對應的一該第二側之間形成有一空隙。
  5. 如請求項4所述的薄膜電晶體，其中，進一步包括一覆蓋該蝕刻阻擋層、該源極及該汲極的平坦層，該平坦層為半固化材料經固化後成型，該平坦層在成型過程中填充該二空隙。
  6. 一種陣列基板的製造方法，其中，該製造方法包括：在一基板上形成閘極、第一金屬線，並在形成有該閘極及第一金屬線的基板上形成閘極絕緣層，該閘極與該第一金屬線電性連接；依序在該閘極絕緣層上形成半導體層、阻擋層及光阻層；圖案化該光阻層以形成圖案化光阻層，該圖案化光阻層具有呈階梯結構的第一部分及第二部分，該第一部分的高度大於該第二部分的高度,且該第二部分至少包括位於該第一部分的兩相對側的部分；蝕刻以去除未被該圖案化光阻層覆蓋的半導體層及阻擋層，以形成溝道層；去除該圖案化光阻層的第二部分，以暴露出部分所述阻擋層；去除與該第二部分對應的阻擋層，以形成蝕刻阻擋層，並顯露出該溝道層的兩側；去除該圖案化光阻層並形成源極和汲極，該源極及該汲極分別覆蓋於該蝕刻阻擋層兩相對側且分別與該溝道層接觸；該溝道層包括二相對的第一側及二相對的第二側，該二第一側凸露於該阻擋層外以分別與該源極及該汲極接觸，該二第二側均被該阻擋層所覆蓋；該阻擋層的二相對側緣分別凸出該二第二側外，從而該阻擋層的一側緣與對應的一該第二側之間形成有一空隙。
  7. 如請求項6所述的陣列基板的製造方法，其中，通過一灰階掩膜或半色調掩膜圖案化該光阻層以形成圖案化光阻層。
TW104116578A 2015-05-22 2015-05-22 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法 TWI594440B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104116578A TWI594440B (zh) 2015-05-22 2015-05-22 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
US14/788,251 US9893198B2 (en) 2015-05-22 2015-06-30 Thin film transistor utilized in array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104116578A TWI594440B (zh) 2015-05-22 2015-05-22 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法

Publications (2)

Publication Number Publication Date
TW201642476A TW201642476A (zh) 2016-12-01
TWI594440B true TWI594440B (zh) 2017-08-01

Family

ID=57325660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116578A TWI594440B (zh) 2015-05-22 2015-05-22 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法

Country Status (2)

Country Link
US (1) US9893198B2 (zh)
TW (1) TWI594440B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021102904A1 (zh) 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100304528A1 (en) * 2009-06-02 2010-12-02 Kim Dae-Won Method of fabricating oxide thin film transistor
CN104112711A (zh) * 2014-07-22 2014-10-22 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
KR101555967B1 (ko) 2013-02-22 2015-09-25 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100304528A1 (en) * 2009-06-02 2010-12-02 Kim Dae-Won Method of fabricating oxide thin film transistor
CN104112711A (zh) * 2014-07-22 2014-10-22 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法

Also Published As

Publication number Publication date
TW201642476A (zh) 2016-12-01
US9893198B2 (en) 2018-02-13
US20160343865A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
US11257849B2 (en) Display panel and method for fabricating the same
US9711542B2 (en) Method for fabricating display panel
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
WO2019205440A1 (zh) Tft基板的制作方法及tft基板
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
WO2016197502A1 (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
TW201909394A (zh) 陣列基板及其製造方法
WO2017024640A1 (zh) 阵列基板及其制造方法
EP2757589A2 (en) Methods for fabricating a thin film transistor and an array substrate
US20140042444A1 (en) Pixel structure and fabricating method of pixel structure
TW201622158A (zh) 薄膜電晶體以及其製作方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
US9741861B2 (en) Display device and method for manufacturing the same
CN106298523B (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
TWI578546B (zh) 薄膜電晶體的製造方法
WO2015096374A1 (zh) 阵列基板及其制作方法、显示装置和薄膜晶体管
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
KR20060105802A (ko) 박막 트랜지스터 집적 회로 장치, 액티브 매트릭스 표시장치 및 그들의 제조 방법
WO2019223076A1 (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN107735853B (zh) 薄膜晶体管制造方法及阵列基板
TWI594440B (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
WO2021097995A1 (zh) 一种阵列基板及其制备方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR101903671B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법