CN106298523B - 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 - Google Patents
薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN106298523B CN106298523B CN201510264905.4A CN201510264905A CN106298523B CN 106298523 B CN106298523 B CN 106298523B CN 201510264905 A CN201510264905 A CN 201510264905A CN 106298523 B CN106298523 B CN 106298523B
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- sides
- patterned photoresist
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000009413 insulation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Abstract
本发明提供了一种薄膜晶体管的制造方法，包括：于一基板上形成栅极及栅极绝缘层，依序在栅极绝缘层上覆盖半导体层、阻挡层及光阻层；图案化该光阻层以形成具有呈阶梯结构的第一、二部分的图案化光阻层，第一部分的高度大于第二部分的高度且第二部分至少包括位于第一部分的两相对侧的部分；去除未被图案化光阻层覆盖的半导体层及阻挡层，以形成通道层；去除第二部分，以暴露出部分阻挡层；去除第二部分对应的阻挡层，以形成蚀刻阻挡层；去除剩余的图案化光阻层并形成分别覆盖于蚀刻阻挡层两相对侧且分别与通道层接触的源/漏极。通过形成高度不同的图案化光阻层以将蚀刻阻挡层与通道层结合至一道光罩制程中，可节省一道光罩次数。
Description
技术领域
本发明涉及一种薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)作为开关组件已被广泛应用于显示、触控领域。例如，显示设备（如液晶电视、笔记本电脑及显示器）中的阵列基板通常采用薄膜晶体管作为驱动组件。其中，氧化物半导体因其为非晶结构能够低温成膜及较高的迁移率利于大尺寸显示，而被广泛应用于TFT中。目前，氧化物半导体TFT通常采用蚀刻阻挡（EtchStopper, ES）结构，以防止在制作过程中损伤氧化物半导体。
常见的氧化物半导体TFT的制作过程包括如下步骤：在基板上依次形成栅极、栅极绝缘层及覆盖栅极绝缘层的氧化物半导体层（即通道层）；再通过光罩对该氧化物半导体层进行图案化以形成氧化物半导体通道层；然后在氧化物半导体通道层上覆盖蚀刻阻挡层，并通过另一道光罩对该蚀刻阻挡层进行图案化；最后在图案化后的蚀刻阻挡层上形成源/漏极。因此，在形成该氧化物半导体TFT过程中，需分别对氧化物半导体层及蚀刻阻挡层进行光罩制程，光罩次数较多。
发明内容
有鉴于此，还有必要提供一种减少光罩次数的薄膜晶体管制造方法。
还有必要提供一种采用上述方法得到的薄膜晶体管。
还有必要提供一种减少光罩次数的阵列基板的制造方法。
一种薄膜晶体管的制造方法，该制造方法包括：
于一基板上形成栅极及栅极绝缘层，并依序在该栅极绝缘层上覆盖半导体层、阻挡层及光阻层；
图案化该光阻层以形成图案化光阻层，该图案化光阻层具有呈阶梯结构的第一部分及第二部分，该第一部分的高度大于该第二部分的高度且该第二部分至少包括位于该第一部分的两相对侧的部分；
蚀刻以去除未被该图案化光阻层覆盖的半导体层及阻挡层，以于该半导体层形成通道层；
去除该图案化光阻层的第二部分，以暴露出部分所述阻挡层；
去除与该第二部分对应的阻挡层，以形成蚀刻阻挡层，并暴露出部分通道层；
去除该图案化光阻层并形成源极和漏极，该源极及该漏极分别覆盖于该蚀刻阻挡层两相对侧且分别与该通道层接触。
一种使用上述制造方法得到的薄膜晶体管，包括：栅极、覆盖该栅极的栅极绝缘层、设置于该栅极绝缘层上且与该栅极对应的通道层、位于该通道层上的蚀刻阻挡层、覆盖位于该蚀刻阻挡层两相对侧且分别与该通道层接触的源极及漏极，该通道层包括二相对的第一侧及二相对的第二侧，该二第一侧均凸露于该蚀刻阻挡层外以分别与该源极及该漏极接触，该二第二侧均被该蚀刻阻挡层所覆盖。
一种阵列基板的制造方法，该制造方法包括：
在一基板上形成栅极、第一金属线，并在形成有该栅极及第一金属线的基板上形成栅极绝缘层；
依序在该栅极绝缘层上形成半导体层、阻挡层及光阻层；
图案化该光阻层以形成图案化光阻层，该图案化光阻层具有呈阶梯结构的第一部分及第二部分，该第一部分的高度大于该第二部分的高度，且该第二部分至少包括位于该第一部分的两相对侧的部分；
蚀刻以去除未被该图案化光阻层覆盖的半导体层及阻挡层，以于
该半导体层形成通道层；
去除该图案化光阻层的第二部分，以暴露出部分所述阻挡层；
去除与该第二部分对应的阻挡层，以形成蚀刻阻挡层，并暴露出部分通道层；
去除该图案化光阻层并形成源极和漏极，该源极及该漏极分别覆
盖于该蚀刻阻挡层两相对侧且分别与该通道层接触。
相较于现有技术，本发明的阵列基板及阵列基板制造方法通过形成高度不同的图案化光阻层将蚀刻阻挡层与通道层的制作结合至一道光罩制程中，以节省光罩制程次数，有利于简化制程。
附图说明
图1为本发明一实施方式的阵列基板中一像素区域的平面示意图。
图2为图1中的薄膜晶体管沿II-II线的截面剖视图。
图3为图1中的薄膜晶体管沿虚线框III的局部放大图。
图4为图3沿IV-IV线的截面剖视图。
图5至图11描述了图2所示的薄膜晶体管各制作步骤之截面剖视图。
图12为图2所示的薄膜晶体管的制造流程示意图。
主要元件符号说明
| 阵列基板 | 10 |
| 第一金属线 | 11 |
| 数据线 | 12 |
| 像素电极 | 13 |
| 像素区域 | P |
| 薄膜晶体管 | 100 |
| 基板 | 101 |
| 栅极 | 102 |
| 栅极绝缘层 | 103 |
| 半导体层 | 104’ |
| 通道层 | 104 |
| 第一侧 | 1041 |
| 第二侧 | 1042 |
| 阻挡层 | 105’ |
| 蚀刻阻挡层 | 105 |
| 光阻层 | 106’ |
| 图案化光阻层 | 106 |
| 第一部分 | 106a |
| 第二部分 | 106b |
| 源极 | 107 |
| 漏极 | 108 |
| 空隙 | S |
| 高度 | H1，H2 |
| 步骤 | S101-S108 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，图1为本发明一实施方式的阵列基板中一像素区域的平面示意图。该阵列基板10包括多条相互平行的第一金属线11、多条相互平行并分别与该第一金属线11绝缘相交的数据线12。该多条第一金属线11与多条数据线12共同界定多个像素区域P，且由相邻二第一金属线11及相邻二数据线12共同界定的最小区域定义一像素区域P。在每一个像素区域P中，该阵列基板10进一步包括一公共电极线（图未示）、设置于该第一金属线11与该数据线12交叉处的一薄膜晶体管（thin film transistor, TFT）100、一像素电极13及一公共电极（图未示）。该公共电极与该像素电极13之间用于形成水平电场，以驱动液晶显示装置的液晶分子旋转。可以理解，本实施例的液晶显示装置以一IPS（In-plane switching）型液晶显示装置为例，该第一金属线11为扫描线，但并不局限于此。
请一并参照图2及图3，图2为图1中的薄膜晶体管沿II-II线的截面剖视图。图3为图1中的薄膜晶体管沿虚线框III的局部放大图。该薄膜晶体管100包括基板101及依次形成于该基板101上的栅极102、栅极绝缘层103、通道层104、蚀刻阻挡层105、源极107及漏极108。该通道层104与该栅极102通过该栅极绝缘层103呈彼此绝缘设置，且该栅极绝缘层103覆盖该栅极102。该蚀刻阻挡层105位于该通道层104上并部分覆盖该通道层104。该源极107与该漏极108分别形成于该蚀刻阻挡层105的两相对侧上方且分别与该通道层104及所述栅极绝缘层103接触。具体地，该源极107与该漏极108呈彼此分离设置，该蚀刻阻挡层105部分显露于该源极107与该漏极108之间。其中，该通道层104为氧化物半导体材质，例如可以为铟镓锌氧化物（Indium Gallium Zinc Oxide，IGZO）、铟锌氧化物(Indium Zinc Oxide，IZO)、镓锌氧化物(Gallium Zinc Oxide，GZO)、锌锡氧化物(Zinc Tin Oxide，ZTO)，或氧化锌(Zinc Oxide，ZnO)等。
进一步地，请一并参照图4，图4为图3沿IV-IV线的截面剖视图。本实施方式中，该通道层104包括二相对的第一侧1041（如图2所示）及二相对的第二侧1042。该二第一侧1041分别凸露于该蚀刻阻挡层105外以分别与该源极107及该漏极108接触，该二第二侧1042被该蚀刻阻挡层105覆盖在内，而不与该源极107及该漏极108接触。每一该第二侧1042与对应的该蚀刻阻挡层105的侧缘之间形成一空隙S。由于该二第二侧1042分别与对应的该蚀刻阻挡层105的二侧缘之间形成所述空隙S，而不与该源极107及该漏极108接触，因而可避免在沿该二第二侧1042连线的方向上产生电流流通路径而影响该薄膜晶体管100的开关准确度。
较佳地，该薄膜晶体管100还包括覆盖于该栅极绝缘层103、该蚀刻阻挡层105、该源极107及该漏极108上的平坦层（图未示），该平坦层为半固化材料经固化后成型，该平坦层在成型过程中将该蚀刻阻挡层105下方的所述空隙S填充，以避免形成空气间隙而导致该薄膜晶体管100破薄。更进一步地，该平坦层上方覆盖一钝化层（未图示），以起保护的作用。
在本实施例中，每一所述像素电极13排布在每一所述像素区域P内，每一像素电极13为具有多个间隙且弯折的梳状电极结构，且与一所述薄膜晶体管100的漏极108电性连接。同时，每一所述薄膜晶体管100的栅极102与源极107分别与一所述第一金属线11及一所述数据线12电性连接。另外，每一所述公共电极与一所述公共电极线电性连接，外部的公共电压经由该公共电极线传送至该公共电极。
当该多行第一金属线11接收自外界提供的扫描电压并加载至该薄膜晶体管100的栅极102时，该多列数据线12接收自外界提供的数据电压，并加载至相应的薄膜晶体管100的源极107。若此时该薄膜晶体管100处于开启状态，则该数据电压传送至该薄膜晶体管100并自其漏极108加载至所述像素电极13。与此同时，该公共电极自公共电极线接收自外界提供的公共电压，由此在该像素电极13与该公共电极间会产生水平电场以控制液晶分子转动，从而实现图像显示。
请一并参阅图5-11，图5至图11描述了图2所示的薄膜晶体管100各制作步骤之截面剖视图。图12为图2所示薄膜晶体管100的制造流程图。
步骤S101，请首先参阅图5，提供一基板101，在基板101上依次形成栅极102及覆盖该栅极102的栅极绝缘层103。具体地，在基板101上沉积一第一金属层（未图示），通过图案化的光刻制程形成该栅极102。继续沉积一栅极绝缘层103，该栅极绝缘层103覆盖该栅极102及该基板101。该基板101可以为玻璃基板或者石英基板，该第一金属层材质可以为铜、铝、铬等。
步骤S102，请一并参阅图6，在栅极绝缘层103上依序形成半导体层104’、覆盖该半导体层104’的阻挡层105’及覆盖该阻挡层105’的光阻层106’。该半导体层104’可以是氧化物半导体层，例如可以为铟镓锌氧化物（Indium Gallium Zinc Oxide，IGZO）、铟锌氧化物(Indium Zinc Oxide，IZO)、镓锌氧化物(Gallium Zinc Oxide，GZO)、锌锡氧化物(ZincTin Oxide，ZTO)，或氧化锌(Zinc Oxide，ZnO)等。
步骤S103，请一并参阅图7，通过一光罩进行黄光显影制程，对该光阻层106’进行图案化以形成图案化光阻层106，并暴露出该阻挡层105’的两侧，该图案化光阻层106具有呈阶梯状第一部分106a和第二部分106b。其中，该第一部分106a的高度H1大于该第二部分106b的高度H2，该第二部分106b分别设置于该第一部分106a的两相对侧。具体地，通过一灰阶掩膜对该光阻层106’进行曝光、显影及蚀刻工艺，以形成该图案化光阻层106。在其他实施方式中，该光罩也可以为一半色调掩膜，通过该半色调掩膜对该光阻层106’进行曝光、显影及蚀刻工艺形成所述图案化光阻层106。可以理解，当采用半色调掩膜时，该第一部分106a的高度H1为该第二部分106b的高度H2的2倍。
步骤S104，请一并参阅图8，蚀刻以去除未被该图案化光阻层106覆盖的阻挡层105’及半导体层104’，未被蚀刻去除的该半导体层104’形成薄膜晶体管100的通道层104。
步骤S105，请一并参阅图9，灰化去除该图案化光阻层106的第二部分106b的部分。优选地，采用氧气或者臭氧进行灰化制程，以去除该图案化光阻层106中该第二部分106b的部分，以暴露出剩余的阻挡层105’侧缘区域。
步骤S106，请一并参阅图10，去除该第二部分106b对应的阻挡层105’以形成蚀刻阻挡层105，并暴露出部分通道层104。
步骤S107，请一并参阅图11，去除剩余的图案化光阻层106，以暴露蚀刻阻挡层105。
步骤S108，请一并参阅图2，形成源极107和漏极108。具体地，依序形成覆盖该蚀刻阻挡层105、该通道层104及该栅极绝缘层103的第二金属层（未图示）及另一光阻层（未图示）。通过一光罩对该另一光阻层进行曝光、显影及蚀刻工艺，以图案化该另一光阻层。该另一光阻层经过图案化后，该第二金属层的中间部分显露出来，该另一光阻层覆盖于该第二金属层的两相对。接着将显露出的该第二金属进行蚀刻除，以形成源极107及漏极108。最后去除剩余的该另一光阻层，得到所述薄膜晶体管100。其中，所述该第二金属层材质可以为铜、铝、铬等导电金属。在本实施方式中，该源极107和该漏极108分设于该通道层104的相对两侧并分别与栅极绝缘层103及蚀刻阻挡层105接触。
在后续制程中，在该薄膜晶体管100上还可形成平坦层、钝化层等习知技术，在此不再赘述。
本实施方式的阵列基板的制造方法与上述薄膜晶体管100的制造流程基本相同，不同之处在于，在进行步骤S101时，先在基板101上沉积一第一金属层（未图示），通过图案化的光刻制程同时形成该栅极102、第一金属线11及公共电极（未图示）。再继续沉积一栅极绝缘层103，该栅极绝缘层103覆盖该栅极102、该第一金属线11、该公共电极及该基板101。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。
Claims (7)
1.一种薄膜晶体管的制造方法，其特征在于，该制造方法包括：
于一基板上形成栅极及栅极绝缘层，并依序在该栅极绝缘层上覆盖半导体层、阻挡层及光阻层；
图案化该光阻层以形成图案化光阻层，该图案化光阻层具有呈阶梯结构的第一部分及第二部分，该第一部分的高度大于该第二部分的高度且该第二部分至少包括位于该第一部分的两相对侧的部分；
蚀刻以去除未被该图案化光阻层覆盖的半导体层及阻挡层，以形成通道层；
去除该图案化光阻层的第二部分，以暴露出部分所述阻挡层；
去除与该第二部分对应的阻挡层，以形成蚀刻阻挡层，并暴露出该通道层的两侧；
去除该图案化光阻层并形成源极和漏极，该源极及该漏极分别覆盖于该蚀刻阻挡层两相对侧且分别与该通道层接触，该通道层包括相对的二第一侧及相对的二第二侧，该二第一侧凸露于该蚀刻阻挡层外以分别与该源极及该漏极接触，该二第二侧均被该蚀刻阻挡层所覆盖，该蚀刻阻挡层的二相对侧缘分别凸出该二第二侧外，从而该蚀刻阻挡层的一侧缘与对应的一该第二侧之间形成有一空隙。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，通过一灰阶掩膜或半色调掩膜图案化该光阻层以形成图案化光阻层。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，去除该图案化光阻层的第二部分是通过氧气或者臭氧进行灰化处理而去除。
4.一种薄膜晶体管，包括：栅极、覆盖该栅极的栅极绝缘层、设置于该栅极绝缘层上且与该栅极对应的通道层、位于该通道层上的蚀刻阻挡层、覆盖位于该蚀刻阻挡层两相对侧且分别与该通道层接触的源极及漏极，其特征在于：该通道层包括二相对的第一侧及二相对的第二侧，该二第一侧均凸露于该蚀刻阻挡层外以分别与该源极及该漏极接触，该二第二侧均被该蚀刻阻挡层所覆盖，该蚀刻阻挡层的二相对侧缘分别凸出该二第二侧外，从而该蚀刻阻挡层的一侧缘与对应的一该第二侧之间形成有一空隙。
5.如权利要求4所述的薄膜晶体管，其特征在于，进一步包括一覆盖该蚀刻阻挡层、该源极及该漏极的平坦层，该平坦层为半固化材料经固化后成型，该平坦层在成型过程中填充该二空隙。
6.一种阵列基板的制造方法，其特征在于，该制造方法包括：
在一基板上形成栅极、第一金属线，并在形成有该栅极及第一金属线的基板上形成栅极绝缘层，该栅极与该第一金属线电性连接；
依序在该栅极绝缘层上形成半导体层、阻挡层及光阻层；
图案化该光阻层以形成图案化光阻层，该图案化光阻层具有呈阶梯结构的第一部分及第二部分，该第一部分的高度大于该第二部分的高度，且该第二部分至少包括位于该第一部分的两相对侧的部分；
蚀刻以去除未被该图案化光阻层覆盖的半导体层及阻挡层，以形成通道层；
去除该图案化光阻层的第二部分，以暴露出部分所述阻挡层；
去除与该第二部分对应的阻挡层，以形成蚀刻阻挡层，并显露出该通道层的两侧；
去除该图案化光阻层并形成源极和漏极，该源极及该漏极分别覆盖于该蚀刻阻挡层两相对侧且分别与该通道层接触，该通道层包括相对的二第一侧及相对的二第二侧，该二第一侧均凸露于该蚀刻阻挡层外以分别与该源极及该漏极接触，该二第二侧均被该蚀刻阻挡层所覆盖，该蚀刻阻挡层的二相对侧缘分别凸出该二第二侧外，从而该蚀刻阻挡层的一侧缘与对应的一该第二侧之间形成有一空隙。
7.如权利要求6所述的阵列基板的制造方法，其特征在于，通过一灰阶掩膜或半色调掩膜图案化该光阻层以形成图案化光阻层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510264905.4A CN106298523B (zh) | 2015-05-22 | 2015-05-22 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510264905.4A CN106298523B (zh) | 2015-05-22 | 2015-05-22 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298523A CN106298523A (zh) | 2017-01-04 |
| CN106298523B true CN106298523B (zh) | 2019-12-17 |
Family
ID=57633937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510264905.4A Active CN106298523B (zh) | 2015-05-22 | 2015-05-22 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298523B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107706115A (zh) * | 2017-10-09 | 2018-02-16 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法 |
| CN108417580B (zh) * | 2018-01-30 | 2020-12-18 | 上海天马有机发光显示技术有限公司 | 阵列基板及其制作方法和显示面板 |
| CN111244186A (zh) * | 2018-11-29 | 2020-06-05 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| TWI732444B (zh) * | 2020-02-05 | 2021-07-01 | 凌巨科技股份有限公司 | 太陽能電池緩坡結構及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1713057A (zh) * | 2004-06-25 | 2005-12-28 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
| CN1797773A (zh) * | 2004-12-30 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
| US7824939B2 (en) * | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101578694B1 (ko) * | 2009-06-02 | 2015-12-21 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터의 제조방법 |
| JP5766467B2 (ja) * | 2011-03-02 | 2015-08-19 | 株式会社東芝 | 薄膜トランジスタ及びその製造方法、表示装置 |
-
2015
- 2015-05-22 CN CN201510264905.4A patent/CN106298523B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1713057A (zh) * | 2004-06-25 | 2005-12-28 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
| CN1797773A (zh) * | 2004-12-30 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| US7824939B2 (en) * | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298523A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US8298878B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US9825069B2 (en) | Array substrate manufacturing method | |
| WO2018176829A1 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
| US20160013210A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN104134671A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US9117915B2 (en) | Thin film transistor, pixel structure and method for fabricating the same | |
| CN108400110B (zh) | 薄膜晶体管阵列基板及其制备方法 | |
| US8502946B2 (en) | Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| CN106298523B (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| US20180166562A1 (en) | Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device | |
| KR20140025577A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| CN106298951B (zh) | 薄膜晶体管的制作方法 | |
| TWI594440B (zh) | 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法 | |
| CN109920805B (zh) | 电子装置及其制造方法 | |
| CN110676267A (zh) | 一种显示面板及其制造方法 | |
| TWI569456B (zh) | 薄膜電晶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |