CN108417580B - 阵列基板及其制作方法和显示面板 - Google Patents

阵列基板及其制作方法和显示面板 Download PDF

Info

Publication number
CN108417580B
CN108417580B CN201810090552.4A CN201810090552A CN108417580B CN 108417580 B CN108417580 B CN 108417580B CN 201810090552 A CN201810090552 A CN 201810090552A CN 108417580 B CN108417580 B CN 108417580B
Authority
CN
China
Prior art keywords
region
electrode
width
oxide semiconductor
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810090552.4A
Other languages
English (en)
Other versions
CN108417580A (zh
Inventor
晏国文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201810090552.4A priority Critical patent/CN108417580B/zh
Publication of CN108417580A publication Critical patent/CN108417580A/zh
Application granted granted Critical
Publication of CN108417580B publication Critical patent/CN108417580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法和显示面板。阵列基板，包括多个薄膜晶体管，薄膜晶体管包括：栅极、氧化物半导体层和刻蚀阻挡层；刻蚀阻挡层位于氧化物半导体层之上；氧化物半导体层包括沟道区和非沟道区，非沟道区包括电极区和连接区，电极区包括第一电极区和第二电极区，连接区包括第一连接区和第二连接区，第一电极区、第一连接区、沟道区、第二连接区和第二电极区沿第一方向依次排列，第一方向与阵列基板平行，其中，氧化物半导体层被刻蚀阻挡层覆盖的区域为沟道区；栅极位于氧化物半导体层远离刻蚀阻挡层一侧；沿第二方向上，至少一个连接区的宽度小于沟道区的宽度。本发明减小了栅极与非沟道区的交叠面积，减小了寄生电容。

Description

阵列基板及其制作方法和显示面板
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其制作方法和显示面板。
背景技术
目前显示面板主要包括两大类：LCD显示面板(Liquid Crystal Display，液晶显示面板)和OLED(Organic Light-Emitting Diode，有机发光二极管) 显示面板。在显示面板技术中，TFT(Thin Film Transistor，薄膜场效应晶体管)是显示面板的核心部件，一般呈阵列排布制作在基板上，作为显示面板像素单元的开关器件。薄膜晶体管包括：栅极、源极、漏极和有源层，源极和漏极分别与有源层连接，当对栅极施加电压后，随着栅极电压增加，有源层表面将由耗尽层转变为电子积累层，形成反型层，当达到强反型时 (即达到开启电压时)，有源层有载流子移动实现源极和漏极之间的导通。就结构而言，根据栅极的位置，薄膜晶体管通常分为顶栅和底栅两种结构。
薄膜晶体管中有源层的制作材料包括非晶硅材料、多晶硅材料、氧化物半导体材料等，其中，氧化物半导体薄膜晶体管成为驱动超高精细液晶面板、有机发光显示面板以及电子纸等新一代显示器的薄膜晶体管材料最佳候选之一。
薄膜晶体管作为控制子像素的开关器件，对显示器件的工作性能具有十分重要的作用。目前显示器件中常存在暗态不暗或亮态不亮的现象，显示器件显示均匀性较差。
因此，提供一种阵列基板及其制作方法和显示面板，提高显示器件显示均匀性是本领域亟待解决的问题。
发明内容
有鉴于此，本发明提供了一种阵列基板及其制作方法和显示面板，解决了显示器件显示均匀性较差的技术问题。
为了解决上述技术问题，本发明提出一种阵列基板，包括多个薄膜晶体管，薄膜晶体管包括：栅极、氧化物半导体层和刻蚀阻挡层；
刻蚀阻挡层位于氧化物半导体层之上；
氧化物半导体层包括沟道区和非沟道区，非沟道区包括电极区和连接区，电极区包括第一电极区和第二电极区，连接区包括第一连接区和第二连接区，第一电极区、第一连接区、沟道区、第二连接区和第二电极区沿第一方向依次排列，第一方向与阵列基板平行，其中，氧化物半导体层被刻蚀阻挡层覆盖的区域为沟道区；
栅极位于氧化物半导体层远离刻蚀阻挡层一侧；
沿第二方向上，至少一个连接区的宽度小于沟道区的宽度，第二方向与阵列基板平行，且与第一方向相交。
进一步地，为了解决上述技术问题，本发明提出一种阵列基板的制作方法，阵列基板包括多个薄膜晶体管，薄膜晶体管包括：栅极、氧化物半导体层和刻蚀阻挡层，制作方法包括：
制作栅极；
制作氧化物半导体层，氧化物半导体层包括沟道区和非沟道区，非沟道区包括电极区和连接区，电极区包括第一电极区和第二电极区，连接区包括第一连接区和第二连接区，第一电极区、第一连接区、沟道区、第二连接区和第二电极区沿第一方向依次排列，沿第二方向上，至少一个连接区的宽度小于沟道区的宽度，第二方向与第一方向相交，且第一方向和第二方向均与阵列基板平行；
在氧化物半导体层之上制作刻蚀阻挡层，氧化物半导体层被刻蚀阻挡层覆盖的区域为沟道区。
进一步地，为了解决上述技术问题，本发明提出一种显示面板，包括本发明提出的任意一种阵列基板。
与现有技术相比，本发明的阵列基板及其制作方法和显示面板，实现了如下的有益效果：
本发明提供的阵列基板，薄膜晶体管中氧化物半导体层包括沟道区和非沟道区，非沟道区位于沟道区的两侧，其中，刻蚀阻挡层覆盖的区域为沟道区，非沟道区经过导电化处理过程成为导体，非沟道区包括连接区和电极区，也即连接区和电极区都是导体，而沟道区为半导体，两个电极区分别与薄膜晶体管的源极和漏极电连接。当栅极通入电压后，沟道区内由于栅压的作用产生载流子的迁移，实现沟道区的导通，进而实现源漏极之间的导通。本发明中，第一电极区、第一连接区、沟道区、第二连接区和第二电极区依次排列。栅极与半导体氧化物层交叠的区域包括沟道区和部分非沟道区区，与栅极交叠的部分非沟道区域为第一连接区和/或第二连接区。即在位于沟道区两侧的第一连接区和第二连接区内均存在寄生电容。本发明中，沿第二方向上至少一个连接区的宽度小于沟道区的宽度，相当于减小了至少一个连接区沿第二方向上与栅极交叠的宽度，进而减小了栅极与至少一侧非沟道区的交叠面积，减小了寄生电容，提升了薄膜晶体管器件性能可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1为相关技术中一种底栅结构的薄膜晶体管示意图；
图2为本发明实施例提供的阵列基板膜层结构图；
图3为本发明实施例提供的阵列基板中薄膜晶体管俯视示意图；
图4为本发明实施例提供的阵列基板中薄膜晶体管一种可选实施方式俯视示意图；
图5为本发明实施例提供的阵列基板中薄膜晶体管另一种可选实施方式俯视示意图；
图6为本发明实施例提供的阵列基板中薄膜晶体管另一种可选实施方式俯视示意图；
图7为本发明提供的阵列基板中氧化物半导体层一种可选实施方式俯视示意图；
图8为本发明提供的阵列基板中氧化物半导体层另一种可选实施方式俯视示意图；
图9为本发明实施例提供的阵列基板的制作方法的流程图；
图10为本发明实施例提供的阵列基板的制作方法的一种可选实施方式流程图；
图11为图10提供的阵列基板的制作方法各步骤结构示意图；
图12为本发明实施例提供的显示面板示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为相关技术中一种底栅结构的薄膜晶体管示意图，如图1所示，在底栅结构的氧化物半导体薄膜晶体管中，氧化物半导体层T4′包括沟道区Z′和位于沟道区Z′两侧的非沟道区FZ′，在栅极T1′与氧化物半导体层T4′交叠的区域包括沟道区Z′和部分非沟道区FZ′，非沟道区FZ′都经过导电化处理过程成为导体。发明人发现，在栅极T1′通入电压后，在栅极T1′与部分非沟道区FZ′交叠的区域Q′存在寄生电容，寄生电容会对电路中的电位产生影响，若薄膜晶体管为控制子像素的发光器件时，寄生电容会引起子像素暗态不暗或亮态不亮的现象，从而导致显示器件显示不均。由此，发明人提出一种阵列基板及其制作方法和显示面板，提升显示器件显示均匀性。
图2为本发明实施例提供的阵列基板膜层结构图，图3为本发明实施例提供的阵列基板中薄膜晶体管俯视示意图。
同时参考图2和图3所示，阵列基板为多膜层堆叠结构，阵列基板包括多个薄膜晶体管T，图1仅示出两个薄膜晶体管T，薄膜晶体管T包括：栅极T1、源极T2、漏极T3、氧化物半导体层T4和刻蚀阻挡层T5；刻蚀阻挡层T5位于氧化物半导体层T4之上；氧化物半导体层T4包括沟道区Z 和非沟道区FZ，非沟道区FZ位于沟道区Z的两侧，非沟道区FZ包括电极区FZ1和连接区FZ2，电极区FZ1包括第一电极区FZ11和第二电极区 FZ12，连接区FZ2包括第一连接区FZ21和第二连接区FZ22，第一电极区 FZ11、第一连接区FZ21、沟道区Z、第二连接区FZ22和第二电极区FZ12 沿第一方向a依次排列，第一方向a与阵列基板平行，其中，对于第一电极区FZ11和第二电极区FZ12的定义仅是为了区分位于沟道区Z的左右两个电极区，可选的，第一电极区FZ11与源极T2电连接，第二电极区FZ12 与漏极T3电连接。其中，氧化物半导体层T4被刻蚀阻挡层T5覆盖的区域为沟道区Z；栅极T1位于氧化物半导体层T4远离刻蚀阻挡层T5一侧；如图3所示，俯视图中仅示意出薄膜晶体管的部分结构，在俯视图中沟道区Z完全被刻蚀阻挡层T5覆盖，沿第二方向b上，至少一个连接区FZ2 的宽度d FZ2小于沟道区Z的宽度dZ，第二方向b与阵列基板平行，且与第一方向a相交。
本发明中连接区FZ2包括第一连接区FZ21和第二连接区FZ22共两个连接区，可以仅有其中一个连接区的宽度d FZ2小于沟道区Z的宽度dZ，或者两个连接区的宽度d FZ2均小于沟道区Z的宽度dZ。图3中示出了两个连接区的宽度d FZ2均小于沟道区Z的宽度dZ的情况。图4为本发明实施例提供的阵列基板中薄膜晶体管一种可选实施方式俯视示意图。图4示出了仅有一个连接区的宽度d FZ2小于沟道区Z的宽度dZ的情况，图4仅以第二连接区FZ22的宽度d FZ22小于沟道区Z的宽度dZ为例进行说明，而第一连接区FZ21的宽度d FZ21与沟道区Z的宽度dZ相同。另外，第一连接区FZ21 和第二连接区FZ22的宽度可以相同，也可以不相同，图5为本发明实施例提供的阵列基板中薄膜晶体管另一种可选实施方式俯视示意图。图5示出了两个连接区的宽度d FZ2均小于沟道区Z的宽度dZ，且第一连接区FZ21 和第二连接区FZ22的宽度不相同的情况。
本发明提供的阵列基板，薄膜晶体管中氧化物半导体层包括沟道区和非沟道区，非沟道区位于沟道区的两侧，其中，刻蚀阻挡层覆盖的区域为沟道区，非沟道区经过导电化处理过程成为导体，非沟道区包括连接区和电极区，也即连接区和电极区都是导体，而沟道区为半导体，两个电极区分别与薄膜晶体管的源极和漏极电连接。当栅极通入电压后，沟道区内由于栅压的作用产生载流子的迁移，实现沟道区的导通，进而实现源漏极之间的导通。本发明中，第一电极区、第一连接区、沟道区、第二连接区和第二电极区依次排列。栅极与半导体氧化物层交叠的区域包括沟道区和部分非沟道区区，与栅极交叠的部分非沟道区域为第一连接区和/或第二连接区。即在位于沟道区两侧的第一连接区和第二连接区内均存在寄生电容。本发明中，沿第二方向上至少一个连接区的宽度小于沟道区的宽度，相当于减小了至少一个连接区沿第二方向上与栅极交叠的宽度，进而减小了如图3所示的栅极T1与至少一侧非沟道区的交叠面积Q，减小了寄生电容，提升了薄膜晶体管器件性能可靠性，进而薄膜晶体管作为显示子像素的开关器件时，保证了显示器件显示均匀性。
可选的，氧化物半导体层的制作材料包括铟镓锌氧化物(IGZO)，采用铟镓锌氧化物作为薄膜晶体管的半导体材料，铟镓锌氧化物中载流子迁移率是非晶硅的20～30倍，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，提高显示分辨率。
在一些可选的实施方式中，以图3所示的薄膜晶体管俯视示意图进行说明，如图3所示，沿第二方向b上，沟道区Z的宽度dZ与连接区FZ2的宽度d FZ2的比值为X，其中1＜X≤100。沟道区的宽度dZ与连接区FZ2 的宽度d FZ2的比值X越大，则连接区FZ2的宽度d FZ2相对于沟道区Z的宽度dZ减小的越多，相当于栅极T1与连接区FZ2交叠面积减少的越多，进而对寄生电容的减小越有利。该实施方式中，沟道区Z的宽度dZ与连接区的宽度d FZ2的比值X的最大值为100，连接区的宽度可选择范围大，在实际生产中可以根据具体的工艺需求设计沟道区的宽度和连接区的宽度的比值，以实现减小栅极与非沟道区的交叠面积，从而减小薄膜晶体管器件的寄生电容。
可选的，继续参考图3所示，沿第二方向b上连接区FZ2的宽度d FZ2为0.5μm～3μm。该实施方式中，至少一个连接区的宽度小于沟道区的宽度，减小了栅极与连接区的交叠面积，从而减小了寄生电容，提升薄膜晶体管器件性能可靠性；同时设置沿第二方向上连接区的宽度为0.5μm～3μm，避免了连接区的宽度过小(小于0.5μm)时，影响源漏极之间的导通性，该实施方式提供了一个比较宽泛的范围，在该范围之内能够保证薄膜晶体管器件正常的导通性能。
可选的，如图3、或图5所示，沿第二方向b上，第一连接区FZ21的宽度d FZ21和第二连接区FZ22的宽度d FZ22均小于沟道区Z的宽度d Z。在栅极与第一连接区和第二连接区均存在交叠区域时，在栅极与第一连接区的交叠区域和栅极与第二连接区的交叠区域内都存在寄生电容，该实施方式中，第一连接区和第二连接区的宽度均小于沟道区的宽度，相当于同时减小了栅极与第一连接区的交叠面积和栅极与第二连接区的交叠面积，减小了沟道区两侧的寄生电容，提升了薄膜晶体管器件性能。
可选的，沿第二方向上，第一连接区和第二连接区的宽度均小于沟道区的宽度，且第一连接区的宽度等于第二连接区的宽度。薄膜晶体管结构中，第一连接区和第二连接区分别位于沟道区的两侧，设计沿第二方向上，第一连接区的宽度等于第二连接区的宽度，减小了沟道区两侧的寄生电容，同时，氧化物半导体层中连接区的宽度尺寸一致，在刻蚀形成连接区的图案时，不需要多两个连接区进行区别设计，工艺相对简单。
继续参考图3所示，本发明中，沿第一方向a上，栅极T1的长度L T1与沟道区Z的长度LZ的差值为L，其中0μm≤L≤4μm。沿第一方向a 上栅极T1的长度L T1与沟道区Z的长度LZ的差值L越小，栅极与非沟道区的交叠区域越小，薄膜晶体管的寄生电容越少。沿第一方向a上栅极T1 的长度L T1与沟道区Z的长度LZ的差值L为0时，也即栅极T1的长度L T1与沟道区Z的长度LZ相等，在这种情况下，栅极T1与非沟道区没有交叠，此时理论上寄生电容为零。但实际制作过程中，常规的需要首先制作栅极层，然后在栅极之上制作栅极绝缘层，然后在栅极绝缘层之上制作氧化物半导体层，然后在氧化物半导体层之上制作刻蚀阻挡层，而刻蚀阻挡层覆盖的区域为沟道区，那么在栅极以沟道区所在膜层之间有其他膜层和多道制作工艺，膜层对位上较难保证沿第一方向上，栅极的长度刚好等于沟道区的长度，而本发明中保证栅极的长度与沟道区的长度小于等于4μm，能够在不改变薄膜晶体管器件结构情况下保证栅极与非沟道区的交叠面积较小，在此种情况下，进一步设置薄膜晶体管器件结构，即至少一个连接区的宽度小于沟道区的宽度，能够进一步减小了栅极与连接区(非沟道区) 的交叠面积，进一步减小了寄生电容。
在一些可选的实施方式中，在薄膜晶体管中，沿第二方向上，设置至少一个连接区的宽度小于沟道区的宽度，从而减小了寄生电容，同时与连接区相连的电极区的宽度可以大于连接区的宽度，或者也可以等于连接区的宽度。
可选的，沿第二方向上，电极区的宽度大于连接区的宽度。两个电极区的宽度均大于与其相连的连接区的宽度，或者只有位于沟道区一侧的电极区的宽度均大于连接区的宽度。参考图3或图5所示，两个电极区的宽度均大于连接区的宽度，该实施方式中，在设置沿第二方向上，至少一个连接区的宽度小于沟道区的宽度，从而减小了寄生电容。同时保证与薄膜晶体管的源极或漏极电连接的电极区的宽度大于连接区的宽度，保证了电极区与源极或漏极的接触面积。
可选的，继续参考图3所示，沿第二方向b上，电极区FZ1的宽度d FZ1与连接区FZ2的宽度d FZ2的比值为Y，其中1<Y≤20。若电极区的宽度比连接区的宽度要小，则可能导致电极区与源极或漏极接触的性能变差，而影响薄膜晶体管器件的导通；若电极区的宽度与连接区的宽度的比值过大，在满足电极区与源极或漏极接触的性能的情况下不能带来更进一步的效果，反而可能会由于电极区过大而影响薄膜晶体管器件整体占据空间过大，进而影响薄膜晶体管应用时电路的设计。而电极区的宽度与连接区的宽度的比值在本发明提供的范围内，保证了电极区的宽度较大能够满足电极区与源极或漏极之间的接触性能，同时保证应用时薄膜晶体管器件整体占据空间较小。
可选的，沿第二方向上，电极区的宽度等于连接区的宽度。图6为本发明实施例提供的阵列基板中薄膜晶体管另一种可选实施方式俯视示意图。如图6所示，沿第二方向b上，电极区FZ1的宽度等于连接区FZ2的宽度，也即沿第二方向b上，位于沟道区两侧的非沟道区的宽度一致，且均小于沟道区的宽度。在底栅结构的薄膜晶体管中，制作过程通常为在氧化物半导体薄膜制作完成之后制作刻蚀阻挡薄膜，然后首先刻蚀出刻蚀阻挡层的图案后再进行氧化物半导体层的非沟道区的图案的刻蚀。该实施方式中，电极区的宽度等于连接区的宽度，也即在刻蚀沟道区两侧的非沟道区的图案时，不需要特殊的形状设计，仅保证沿第二方向上非沟道区的宽度小于沟道区的宽度即可，刻蚀非沟道区的掩膜板不需要进行特殊的形状设计，工艺相对简单。
可选的，沿第二方向上，第一电极区的宽度等于第二电极区的宽度。阵列基板的薄膜晶体管中，氧化物半导体层包括沟道区和位于沟道区两侧的非沟道区，非沟道区包括电极区和连接区，连接区包括第一连接区和第二连接区，电极区包括第一电极区和第二电极区，沿第二方向上，至少一个连接区的宽度小于沟道区的宽度，减小了栅极与非沟道区的交叠面积，减小了寄生电容。同时第一电极区的宽度等于第二电极区的宽度，氧化物半导体层中电极区的宽度尺寸一致，在刻蚀形成电极区的图案时，不用对两个电极区进行区别设计，简化了制作工艺。
需要说明的是，本发明中主要通过对氧化物半导体层的形状设计，以实现减小与栅极交叠的非沟道区的面积，进而实现减小薄膜晶体管器件的寄生电容。本发明中对于非沟道区中电极区和连接区所做的划分，只是为了更好的示意出本发明的技术方案和更清楚的描述技术效果。图7为本发明提供的阵列基板中氧化物半导体层一种可选实施方式俯视示意图，图7 中示意出沿第二方向b上，非沟道区FZ的宽度一致，但非沟道区FZ的宽度小于沟道区Z的宽度。图8为本发明提供的阵列基板中氧化物半导体层另一种可选实施方式俯视示意图，图8示意出对非沟道区FZ的形状进行设计，保证沿第二方向b上，非沟道区FZ中与沟道区Z直接连接的部分的宽度小于沟道区Z的宽度。本发明中氧化物半导体层的形状包括但不限于上述两种形状，主要保证对氧化物半导体层中与沟道区直接连接的部分的宽度小于沟道区的宽度即可实现本发明中减小寄生电容的技术效果。
本发明还提供一种阵列基板的制作方法，阵列基板包括多个薄膜晶体管，薄膜晶体管包括：栅极、氧化物半导体层和刻蚀阻挡层，图9为本发明实施例提供的阵列基板的制作方法的流程图，如图9所示，
步骤S101：制作栅极；
步骤S102：制作氧化物半导体层，氧化物半导体层包括沟道区和非沟道区，非沟道区包括电极区和连接区，电极区包括第一电极区和第二电极区，连接区包括第一连接区和第二连接区，第一电极区、第一连接区、沟道区、第二连接区和第二电极区沿第一方向依次排列，沿第二方向上，至少一个连接区的宽度小于沟道区的宽度，第二方向与第一方向相交，且第一方向和第二方向均与阵列基板平行；
步骤S103：在氧化物半导体层之上制作刻蚀阻挡层，氧化物半导体层被刻蚀阻挡层覆盖的区域为沟道区。
采用该实施方式制作的阵列基板可以参考图2至图6所示。本发明中，第一电极区、第一连接区、沟道区、第二连接区和第二电极区依次排列。栅极与半导体氧化物层交叠的区域包括沟道区和部分非沟道区，与栅极交叠的部分非沟道区域为第一连接区和/或第二连接区。即在位于沟道区两侧的第一连接区和第二连接区内均存在寄生电容。本发明中，沿第二方向上至少一个连接区的宽度小于沟道区的宽度，相当于减小了至少一个连接区沿第二方向上与栅极交叠的宽度，进而减小了栅极与至少一侧非沟道区的交叠面积，减小了寄生电容，提升了薄膜晶体管器件性能可靠性。
图10为本发明实施例提供的阵列基板的制作方法的一种可选实施方式流程图。图11为图10提供的阵列基板的制作方法各步骤结构示意图。如图10和图11所示，
步骤S201：制作栅极T1；可以采用物理气相沉积工艺制作栅极薄膜，然后采用刻蚀工艺刻蚀出栅极的图案，在栅极T1之上设置有栅极绝缘层 201；栅极绝缘层的制作可以采用等离子体气相沉积工艺制作，栅极绝缘层 201的制作材料可以包括氧化硅、氮化硅等。
步骤S202：制作氧化物半导体薄膜202，在氧化物半导体薄膜202之上制作刻蚀阻挡薄膜203；其中，氧化物半导体薄膜202可以采用物理气相沉积工艺制作，蚀阻挡薄膜203可以采用等离子体气相沉积工艺制作。
步骤S203：在刻蚀阻挡薄膜203之上进行光刻胶204的涂布、显影和曝光，通过控制曝光量，使光刻胶204形成薄胶区域204B和厚胶区域204H，薄胶区域204B的厚度小于厚胶区域204H的厚度，薄胶区域204B在氧化物半导体薄膜202的投影覆盖非沟道区FZ，厚胶区域204H在氧化物半导体薄膜202的投影覆盖沟道区Z；
步骤S204：对刻蚀阻挡薄膜203进行刻蚀，形成刻蚀阻挡薄膜的第一图案A1，第一图案A1覆盖氧化物半导体层T4；
步骤S205：对氧化物半导体薄膜202进行刻蚀，形成氧化物半导体层 T4的图案A2；
步骤S206：对光刻胶204进行薄化处理，去除薄胶区域204B的光刻胶暴露部分第一图案A1，保留厚胶区域204H的光刻胶，厚胶区域204H 覆盖的刻蚀阻挡薄膜203为薄膜晶体管的刻蚀阻挡层；其中，可以采用氧等离子体工艺对光刻胶进行薄化处理。
步骤S207：对第一图案A1进行刻蚀暴露非沟道区FZ，也即再次对刻蚀阻挡薄膜203进行刻蚀暴露非沟道区FZ，其中，非沟道区包括电极区和连接区，电极区包括第一电极区和第二电极区，连接区包括第一连接区和第二连接区，第一电极区、第一连接区、沟道区、第二连接区和第二电极区沿第一方向依次排列。
步骤S208：去除厚胶区域204H的光刻胶204，暴露刻蚀阻挡层T5，氧化物半导体层T4被刻蚀阻挡层T5覆盖的区域为沟道区Z。
在步骤S208之后，阵列基板的制作方法还包括对非沟道区FZ进行导电化处理，使非沟道区FZ内的氧化物半导体导电化成为导体。其中导电化处理工艺可以采用包括氦、氩或者氮气等等离子体处理工艺。薄膜晶体管还包括源极和漏极，阵列基板的制作方法还包括制作在刻蚀阻挡层之上制作源漏极膜层，然后对源漏极膜层进行刻蚀形成薄膜晶体管的源极和漏极图案。该实施方式中，在刻蚀氧化物半导体层和刻蚀阻挡层时，通过对在刻蚀阻挡薄膜上涂覆的光刻胶，进行曝光量的控制，实现不同的曝光区域光刻胶厚度的不同，光刻胶涂覆的区域分为薄胶区和厚胶区，其中厚胶区覆盖最终的刻蚀阻挡层，而薄胶区覆盖薄膜晶体管的非沟道区，实现了采用同一道工艺制程制作氧化物半导体层和刻蚀阻挡层，简化了制作工艺，提高生产效率，节省工艺成本。
本发明还提供一种显示面板，包括本发明任意实施例提供的阵列基板。图12为本发明实施例提供的显示面板示意图。显示面板包括显示区AA和包围显示区AA的非显示区BA。本发明提供的显示面板可以是液晶显示面板或者有机发光显示面板。显示面板为液晶显示面板时，显示面板还包括与阵列基板相对设置的彩膜基板，在阵列基板和彩膜基板之间还设置有液晶层。显示面板为有机发光显示面板时，在阵列基板上方还设置有有机发光层，有机发光层包括多个有机发光器件，有机发光器件包括依次设置的阳极、发光层和阴极。本发明提供的显示面板中，薄膜晶体管器件的寄生电容相对较小，薄膜晶体管作为控制子像素的发光器件，降低了寄生电容引起子像素暗态不暗或亮态不亮的风险，进而降低了显示不均的风险，提升了显示效果。
通过上述实施例可知，本发明的阵列基板及其制作方法和显示面板，达到了如下的有益效果：
阵列基板中，薄膜晶体管的氧化物半导体层包括沟道区和非沟道区，非沟道区位于沟道区的两侧，其中，刻蚀阻挡层覆盖的区域为沟道区，非沟道区包括连接区和电极区，本发明中第一电极区、第一连接区、沟道区、第二连接区和第二电极区依次排列。栅极与半导体氧化物层交叠的区域包括沟道区和部分非沟道区，与栅极交叠的部分非沟道区域为第一连接区和/ 或第二连接区。即在位于沟道区两侧的第一连接区和第二连接区内均存在寄生电容。本发明中，沿第二方向上至少一个连接区的宽度小于沟道区的宽度，相当于减小了至少一个连接区沿第二方向上与栅极交叠的宽度，进而减小了栅极与至少一侧非沟道区的交叠面积，减小了寄生电容，提升了薄膜晶体管器件性能可靠性。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种阵列基板，其特征在于，包括多个薄膜晶体管，所述薄膜晶体管包括：栅极、氧化物半导体层和刻蚀阻挡层；
所述刻蚀阻挡层位于所述氧化物半导体层之上；
所述氧化物半导体层包括沟道区和非沟道区，所述非沟道区包括电极区和连接区，所述电极区包括第一电极区和第二电极区，所述连接区包括第一连接区和第二连接区，所述第一电极区、所述第一连接区、所述沟道区、所述第二连接区和所述第二电极区沿第一方向依次排列，所述第一方向与所述阵列基板平行，其中，所述氧化物半导体层被所述刻蚀阻挡层覆盖的区域为所述沟道区；
所述栅极位于所述氧化物半导体层远离所述刻蚀阻挡层一侧；
沿第二方向上，所述第一连接区的宽度和所述第二连接区的宽度均小于所述沟道区的宽度，所述第一连接区的宽度等于所述第二连接区的宽度，所述第二方向与所述阵列基板平行，且与所述第一方向相交。
2.根据权利要求1所述的阵列基板，其特征在于，
沿所述第二方向上，所述沟道区的宽度与所述连接区的宽度的比值为X，其中1＜X≤100。
3.根据权利要求1所述的阵列基板，其特征在于，
沿所述第二方向上，所述连接区的宽度为0.5μm～3μm。
4.根据权利要求1所述的阵列基板，其特征在于，
沿所述第一方向上，所述栅极的长度与所述沟道区的长度的差值为L，其中0μm≤L≤4μm。
5.根据权利要求1所述的阵列基板，其特征在于，
沿所述第二方向上，所述电极区的宽度大于或等于所述连接区的宽度。
6.根据权利要求5所述的阵列基板，其特征在于，
沿所述第二方向上，所述电极区的宽度等于所述连接区的宽度。
7.根据权利要求5所述的阵列基板，其特征在于，
沿所述第二方向上，所述电极区的宽度大于所述连接区的宽度。
8.根据权利要求7所述的阵列基板，其特征在于，
沿所述第二方向上，所述电极区的宽度与所述连接区的宽度的比值为Y，其中1＜Y≤20。
9.根据权利要求1所述的阵列基板，其特征在于，
沿所述第二方向上，所述第一电极区的宽度等于所述第二电极区的宽度。
10.一种阵列基板的制作方法，其特征在于，所述阵列基板包括多个薄膜晶体管，所述薄膜晶体管包括：栅极、氧化物半导体层和刻蚀阻挡层，所述制作方法包括：
制作所述栅极；
制作所述氧化物半导体层，所述氧化物半导体层包括沟道区和非沟道区，所述非沟道区包括电极区和连接区，所述电极区包括第一电极区和第二电极区，所述连接区包括第一连接区和第二连接区，所述第一电极区、所述第一连接区、所述沟道区、所述第二连接区和所述第二电极区沿第一方向依次排列，沿第二方向上，所述第一连接区的宽度和所述第二连接区的宽度均小于所述沟道区的宽度，所述第一连接区的宽度等于所述第二连接区的宽度，所述第二方向与所述第一方向相交，且所述第一方向和所述第二方向均与所述阵列基板平行；
在所述氧化物半导体层之上制作所述刻蚀阻挡层，所述氧化物半导体层被所述刻蚀阻挡层覆盖的区域为所述沟道区。
11.根据权利要求10所述的阵列基板的制作方法，其特征在于，制作所述氧化物半导体层和在所述氧化物半导体层之上制作所述刻蚀阻挡层的步骤具体为：
制作氧化物半导体薄膜，在所述氧化物半导体薄膜之上制作刻蚀阻挡薄膜；
在所述刻蚀阻挡薄膜之上进行光刻胶的涂布、显影和曝光，通过控制曝光量，使所述光刻胶形成薄胶区域和厚胶区域，所述薄胶区域的厚度小于所述厚胶区域的厚度，所述薄胶区域在所述氧化物半导体薄膜的投影覆盖所述非沟道区，所述厚胶区域在所述氧化物半导体薄膜的投影覆盖所述沟道区；
对所述刻蚀阻挡薄膜进行刻蚀，形成所述刻蚀阻挡薄膜的第一图案，所述第一图案覆盖所述氧化物半导体层；
对所述氧化物半导体薄膜进行刻蚀，形成所述氧化物半导体层的图案；
对所述光刻胶进行薄化处理，去除所述薄胶区域的所述光刻胶暴露部分所述第一图案；
对所述第一图案进行刻蚀暴露所述非沟道区，其中，所述非沟道区包括电极区和连接区，所述电极区包括第一电极区和第二电极区，所述连接区包括第一连接区和第二连接区，所述第一电极区、所述第一连接区、所述沟道区、所述第二连接区和所述第二电极区沿第一方向依次排列；
去除所述厚胶区域的所述光刻胶，暴露所述刻蚀阻挡层。
12.一种显示面板，其特征在于，包括权利要求1至9任一项所述的阵列基板。
CN201810090552.4A 2018-01-30 2018-01-30 阵列基板及其制作方法和显示面板 Active CN108417580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810090552.4A CN108417580B (zh) 2018-01-30 2018-01-30 阵列基板及其制作方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810090552.4A CN108417580B (zh) 2018-01-30 2018-01-30 阵列基板及其制作方法和显示面板

Publications (2)

Publication Number Publication Date
CN108417580A CN108417580A (zh) 2018-08-17
CN108417580B true CN108417580B (zh) 2020-12-18

Family

ID=63127370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810090552.4A Active CN108417580B (zh) 2018-01-30 2018-01-30 阵列基板及其制作方法和显示面板

Country Status (1)

Country Link
CN (1) CN108417580B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037345B (zh) * 2018-07-27 2022-06-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN109659313B (zh) 2018-11-12 2021-04-02 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
CN109742088B (zh) 2018-12-29 2021-03-16 武汉华星光电技术有限公司 一种tft阵列基板
CN111540780B (zh) * 2020-04-23 2022-10-18 昆山国显光电有限公司 薄膜晶体管、显示面板和显示装置
CN112786707B (zh) * 2021-01-28 2023-05-12 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示面板、显示设备
CN113540128B (zh) * 2021-07-20 2023-09-22 合肥鑫晟光电科技有限公司 驱动电路、显示基板、显示装置及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656328A (zh) * 2013-11-15 2015-05-27 群创光电股份有限公司 显示面板及显示装置
CN106298523A (zh) * 2015-05-22 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN106415801A (zh) * 2014-06-03 2017-02-15 夏普株式会社 半导体装置及其制造方法
US20170110528A1 (en) * 2015-10-16 2017-04-20 Samsung Display Co., Ltd., Thin film transistor substrate and organic light-emitting display using the same
CN206619596U (zh) * 2017-03-24 2017-11-07 上海天马微电子有限公司 阵列基板和显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656328A (zh) * 2013-11-15 2015-05-27 群创光电股份有限公司 显示面板及显示装置
CN106415801A (zh) * 2014-06-03 2017-02-15 夏普株式会社 半导体装置及其制造方法
CN106298523A (zh) * 2015-05-22 2017-01-04 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
US20170110528A1 (en) * 2015-10-16 2017-04-20 Samsung Display Co., Ltd., Thin film transistor substrate and organic light-emitting display using the same
CN206619596U (zh) * 2017-03-24 2017-11-07 上海天马微电子有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
CN108417580A (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
CN108417580B (zh) 阵列基板及其制作方法和显示面板
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US8659017B2 (en) Array substrate and method of fabricating the same
US11355519B2 (en) Array substrate, manufacturing method thereof, and display device
US9064905B2 (en) Array substrate and method of fabricating the same
CN110993610A (zh) 阵列基板及其制备方法、显示面板
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US20230253410A1 (en) Array substrate, manufacturing method thereof, and display panel
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN108054172B (zh) 阵列基板及其制作方法和显示装置
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
US10249763B2 (en) Array substrate, and display device, and fabrication methods
EP3605613A1 (en) Manufacturing method of tft panel, and tft panel
CN107680975B (zh) 显示面板的制造方法、显示面板和显示装置
CN106711155B (zh) 一种阵列基板、显示面板及显示装置
CN113224172B (zh) 薄膜晶体管及其制备方法
TWI513001B (zh) 薄膜電晶體基板及應用其之顯示面板與其製造方法
US20240047538A1 (en) Thin film transistor and manufacturing method thereof
CN108172631B (zh) 薄膜晶体管及其制作方法和阵列基板
CN105742298A (zh) 一种显示基板及其制备方法、显示装置
JPS63289946A (ja) Ｎ↑＋非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211021

Address after: No.8, liufangyuanheng Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430074

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right