CN110649043B - 阵列基板、显示面板、显示装置及阵列基板的制备方法 - Google Patents

阵列基板、显示面板、显示装置及阵列基板的制备方法 Download PDF

Info

Publication number
CN110649043B
CN110649043B CN201910944054.6A CN201910944054A CN110649043B CN 110649043 B CN110649043 B CN 110649043B CN 201910944054 A CN201910944054 A CN 201910944054A CN 110649043 B CN110649043 B CN 110649043B
Authority
CN
China
Prior art keywords
layer
electrode
substrate
metal layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910944054.6A
Other languages
English (en)
Other versions
CN110649043A (zh
Inventor
戴嘉翔
曹兆铿
禹少荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN201910944054.6A priority Critical patent/CN110649043B/zh
Priority to US16/730,930 priority patent/US10916185B1/en
Publication of CN110649043A publication Critical patent/CN110649043A/zh
Application granted granted Critical
Publication of CN110649043B publication Critical patent/CN110649043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

本发明实施例公开了阵列基板、显示面板、显示装置及阵列基板的制备方法，包括：衬底以及包括多个像素电路的驱动电路层；至少一个像素电路包括第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，第一有源层包括低温多晶硅有源层；第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；第二有源层包括氧化物半导体有源层；第一有源层、第一甲电极、第一乙电极、第一栅极分别所在膜层均位于第二有源层所在膜层与衬底之间；第二甲电极、第二乙电极分别所在膜层均位于第二有源层所在膜层背离衬底的一侧，可以避免损伤氧化物半导体有源层。

Description

阵列基板、显示面板、显示装置及阵列基板的制备方法
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板、显示装置及阵列基板的制备方法。
背景技术
低温多晶氧化物((Low Temperature Polycrystalline Oxide；LTPO)技术是在同一背板上同时制备低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管的技术。其中，低温多晶硅薄膜晶体管具有开关速度高、功耗小的优点；氧化物半导体薄膜晶体管具有载流子迁移率高、沉积温度低以及透明度高的优点。LTPO技术可以充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。
但是由于目前的制备工艺会存在损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，难以发挥出LTPO技术最佳的性能。
发明内容
本发明实施例提供一种阵列基板、显示面板、显示装置及阵列基板的制备方法，以解决现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题。
第一方面，本发明实施例提供了一种阵列基板，包括：衬底以及位于所述衬底上的驱动电路层；
所述驱动电路层包括多个像素电路；
至少一个所述像素电路包括第一薄膜晶体管、第二薄膜晶体管和电容器；
所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；
在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；
所述第二甲电极所在膜层、所述第二乙电极所在膜层均位于所述第二有源层所在膜层背离所述衬底的一侧；
所述第二栅极位于所述第二有源层朝向所述衬底的一侧；
所述第一甲电极与所述第一乙电极异层设置；
所述第一甲电极与所述第二栅极同层设置。
第二方面，本发明实施例还提供了一种显示面板，包括第一方面所述的阵列基板，还包括与所述阵列基板对向设置的对向基板以及设置于所述阵列基板与所述对向基板之间的多个发光元件；
所述像素电路用于驱动所述发光元件发光。
第三方面，本发明实施例还提供了一种显示装置，包括第二方面所述的显示面板。
第四方面，本发明实施例还提供了一种阵列基板的制备方法，包括：
提供一衬底；
在所述衬底上形成驱动电路层；所述驱动电路层包括多个像素电路；至少一个所述像素电路均包括第一薄膜晶体管、第二薄膜晶体管和电容器；所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；所述第二甲电极所在膜层、所述第二乙电极所在膜层均位于所述第二有源层所在膜层背离所述衬底的一侧；所述第一甲电极与所述第一乙电极异层设置；所述第一甲电极与所述第二栅极同层设置。
本发明实施例提供的阵列基板、显示面板、显示装置及阵列基板的制备方法，通过在垂直于衬底所在平面的方向上，第一有源层所在膜层、第一甲电极所在膜层、第一乙电极所在膜层、第一栅极所在膜层均位于第二有源层所在膜层与衬底之间，如此可以避免损伤第二有源层，即氧化物半导体有源层，解决了现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，实现了可以充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能的效果。此外，由于第一甲电极与第二栅极同层设置，可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一甲电极与第二栅极单独制作掩膜板，因此，可减少阵列基板的制作方法中使用的掩膜数量，降低工艺成本，简化工艺步骤。此外，由于第一甲电极和第一乙电极分别位于不同的膜层，可以避免当第一甲电极和第一乙电极位于同一膜层时，需要在平行于膜层的方向上，预留出一定的空间，从而，减小像素电路的占用空间，进而提高显示装置的像素分辨率。
附图说明
图1是现有技术中一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的结构示意图；
图3是本发明实施例提供的又一种阵列基板的结构示意图；
图4是本发明实施例提供的一种阵列基板的平面结构示意图；
图5是图4沿剖面线A-A’的剖面结构示意图；
图6是本发明实施例提供的又一种阵列基板的结构示意图；
图7是本发明实施例提供的又一种阵列基板的结构示意图；
图8是本发明实施例提供的又一种阵列基板的结构示意图；
图9是本发明实施例提供的一种显示面板的结构示意图；
图10是本发明实施例提供的一种像素电路的电路结构示意图；
图11是本发明实施例提供的又一种显示面板的结构示意图；
图12是本发明实施例提供的一种显示装置的结构示意图；
图13是本发明实施例提供的一种阵列基板的制备方法的流程图；
图14是本发明实施例提供的又一种阵列基板的制备方法的流程图；
图15是图14对应的阵列基板的制备流程的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是现有技术中一种阵列基板的结构示意图。参见图1，该阵列基板包括衬底10’以及位于衬底10’一侧的低温多晶硅薄膜晶体管21’和氧化物半导体薄膜晶体管22’，其中，低温多晶硅薄膜晶体管21’包括低温多晶硅有源层211’、第一源极212’和第一漏极213’，氧化物半导体薄膜晶体管22’包括氧化物半导体有源层221’、第二源极222’和第二漏极223’。其中，低温多晶硅有源层211’位于第一源极212’和第一漏极213’靠近衬底10’的一侧，氧化物半导体有源层221’位于第二源极222’和第二漏极223’靠近衬底10’的一侧，且第一源极212’、第一漏极213’、第二源极222’和第二漏极223’同层设置。在制备第一源极212’和第一漏极213’时需要使用氢氟酸清洗低温多晶硅有源层211’，避免低温多晶硅有源层211’表面的杂质影响第一源极212’、第一漏极213’与低温多晶硅有源层211’的电接触效果。但是由于第一源极212’、第一漏极213’、第二源极222’和第二漏极223’同层设置，在制备工艺中同时制备各自与有源层连接的过孔，因此在使用氢氟酸清洗低温多晶硅有源层211’时氢氟酸会损伤氧化物半导体有源层221’，影响氧化物半导体薄膜晶体管性能发挥，进而影响整个显示装置的显示效果。
基于上述技术问题，本发明实施例提供一种阵列基板，包括：衬底以及位于所述衬底上的驱动电路层；所述驱动电路层包括多个像素电路；至少一个所述像素电路包括第一薄膜晶体管、第二薄膜晶体管和电容器；所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；所述第二甲电极所在膜层、所述第二乙电极所在膜层均位于所述第二有源层所在膜层背离所述衬底的一侧；所述第二栅极位于所述第二有源层朝向所述衬底的一侧；所述第一甲电极与所述第一乙电极异层设置；所述第一甲电极与所述第二栅极同层设置。
采用上述技术方案，由于第一有源层所在膜层、第一甲电极所在膜层、第一乙电极所在膜层、第一栅极所在膜层均位于第二有源层所在膜层与衬底之间，在使用氢氟酸清洗低温多晶硅有源层时可以避免氢氟酸损伤第二有源层，即氧化物半导体有源层，可充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能的效果。此外，由于第一甲电极与第二栅极同层设置，可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一甲电极与第二栅极单独制作掩膜板，因此，可减少阵列基板的制作方法中使用的掩膜数量，降低工艺成本，简化工艺步骤。此外，由于第一甲电极和第一乙电极分别位于不同的膜层，可以避免当第一甲电极和第一乙电极位于同一膜层时，需要在平行于膜层的方向上，预留出一定的空间，从而，减小像素电路的占用空间，进而提高显示装置的像素分辨率。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明实施例保护的范围。
图2是本发明实施例提供的一种阵列基板的结构示意图。参见图2，该阵列基板包括：衬底10以及位于衬底10上的驱动电路层20；驱动电路层20包括多个像素电路；至少一个像素电路包括第一薄膜晶体管21、第二薄膜晶体管22和电容器；第一薄膜晶体管21包括第一有源层211、第一栅极214、第一甲电极213和第一乙电极212，第一有源层211包括低温多晶硅有源层；第二薄膜晶体管22包括第二有源层221、第二栅极224、第二甲电极222和第二乙电极223；第二有源层221包括氧化物半导体有源层；在垂直于衬底10所在平面的方向上，第一有源层211所在膜层、第一甲电极213所在膜层、第一乙电极212所在膜层、第一栅极214所在膜层均位于第二有源层221所在膜层与衬底10之间；第二甲电极222所在膜层、第二乙电极223所在膜层均位于第二有源层221所在膜层背离衬底10的一侧；第二栅极224位于第二有源层221朝向衬底10的一侧；第一甲电极213与第一乙电极212异层设置；第一甲电极213与第二栅极224同层设置。
如图2所示，同时在衬底10上设置第一薄膜晶体管21和第二薄膜晶体管22，第一薄膜晶体管21包括低温多晶硅有源层，第二薄膜晶体管22包括氧化物半导体有源层，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。进一步的，设置第二有源层221所在膜层位于第一有源层211所在膜层的远离衬底10的一侧，并且在垂直于衬底10所在平面的方向上，第一有源层211所在膜层、第一甲电极213所在膜层、第一乙电极212所在膜层、第一栅极214所在膜层均位于第二有源层221所在膜层与衬底10之间，即第一有源层211、第一栅极214、第一甲电极213和第一乙电极212均位于第二有源层221下面的膜层中。即在制作时，首先，制作第一有源层211和第一栅极214；其次，在第一栅极214上制作一绝缘层，并对此绝缘层进行打孔，以暴露出至少部分第一有源层211，将暴露出至少部分第一有源层211中的第一甲电极接触区用氢氟酸清洗后，形成第一甲电极213和第二栅极224，使得第一甲电极213与第一甲电极接触区电连接，再次，在第一甲电极213远离衬底10的一侧制作一绝缘层，并对此绝缘层以及其他绝缘层进行打孔，以暴露出至少部分第一有源层211，将暴露出至少部分第一有源层211中的第一乙电极接触区用氢氟酸清洗后，形成第一乙电极212，第一乙电极212与第一乙电极接触区电连接；最后，制作第二有源层221，如此在制备第一甲电极213和第一乙电极212时，对第一有源层211进行氢氟酸清洗时可以避免氢氟酸损伤第二有源层221，可以充分发挥第二薄膜晶体管22载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。进一步的，由于第一甲电极213与第二栅极224同层设置，可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一甲电极213与第二栅极224单独制作掩膜板，因此，可减少阵列基板的制作方法中使用的掩膜数量，降低工艺成本，简化工艺步骤。此外，由于第一甲电极213和第一乙电极212分别位于不同的膜层，可以避免当第一甲电极213和第一乙电极212位于同一膜层时，需要在平行于膜层的方向上，预留出一定的空间，从而，减小像素电路的占用空间，进而提高显示装置的像素分辨率。
可选的，本发明实施例提供的衬底10可以为柔性衬底，也可以为刚性衬底，本发明实施例对此不进行限定。
可选的，第一甲电极213和第一乙电极212中一者为第一薄膜晶体管21的源极，另一者为第一薄膜晶体管21的漏极。同理，第二甲电极222和第二乙电极223中一者为第二薄膜晶体管22的源极，另一者为第二薄膜晶体管22的漏极。
具体的，当第一薄膜晶体管21为N型薄膜晶体管时，第一甲电极213为第一薄膜晶体管21的漏极，第一乙电极212为第一薄膜晶体管21的源极；当第一薄膜晶体管为P型薄膜晶体管时，第一甲电极213为第一薄膜晶体管21的源极，第一乙电极212为第一薄膜晶体管21的漏极。同理，当第二薄膜晶体管22为N型薄膜晶体管时，第二甲电极222为第二薄膜晶体管22的漏极，第二乙电极223为第二薄膜晶体管22的源极；当第二薄膜晶体管为P型薄膜晶体管时，第二甲电极222为第二薄膜晶体管22的源极，第二乙电极223为第二薄膜晶体管22的漏极。
综上所述，本发明实施例提供的阵列基板通过在垂直于衬底所在平面的方向上，第一有源层所在膜层、第一甲电极所在膜层、第一乙电极所在膜层、第一栅极所在膜层均位于第二有源层所在膜层与衬底之间，如此可以避免损伤第二有源层，即氧化物半导体有源层，解决了现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，实现了可以充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能的效果。此外，由于第一甲电极与第二栅极同层设置，可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一甲电极与第二栅极单独制作掩膜板，因此，可减少阵列基板的制作方法中使用的掩膜数量，降低工艺成本，简化工艺步骤。此外，由于第一甲电极和第一乙电极分别位于不同的膜层，可以避免当第一甲电极和第一乙电极位于同一膜层时，需要在平行于膜层的方向上，预留出一定的空间，减小像素电路的占用空间，进而提高显示装置的像素分辨率。
在上述方案的基础上，可选的，继续参见图2，驱动电路层包括第一半导体层B1、第一金属层M1、第二金属层MC、第三金属层M2、第二半导体层B2和第四金属层MD，第一金属层M1位于第一半导体层B1远离衬底10的一侧，第二金属层MC位于第一金属层M1远离衬底10的一侧，第三金属层M2位于第二金属层MC远离衬底10的一侧，第二半导体层B2位于第三金属层M2远离衬底10的一侧，第四金属层MD位于第二半导体层B2远离衬底10的一侧；第一有源层211位于第一半导体层B1；第一栅极214位于第一金属层M1；第一甲电极213和第二栅极224位于第二金属层MC，第一乙电极212位于第三金属层M2；第二有源层221位于第二半导体层B2；第二甲电极222和第二乙电极223位于第四金属层MD上。
可选的，在本实施例中，与现有技术中需要刻蚀多个膜层，以使第一甲电极213与第一有源层211连接相比，本实施例通过第一甲电极213位于第二金属层MC，即刻蚀较少的膜层实现与第一有源层211连接，避免了刻蚀多个膜层时，工艺精度把控较难，而对第一有源层211有损坏，提高了第一薄膜晶体管21的可靠性。此外，第二甲电极222和第二乙电极223位于第四金属层MD上，即第二甲电极222和第二乙电极223同层设置，可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第二甲电极222和第二乙电极223单独制作掩膜板，因此，可减少阵列基板的制作方法中使用的掩膜数量，降低工艺成本，简化工艺步骤。
在上述方案的基础上，可选的，继续参见图2，阵列基板还包括蚀刻阻挡层23，蚀刻阻挡层23位于第二半导体层B2和第四金属层MD之间；蚀刻阻挡层23的材料为硅氧化物。
其中，本实施例中，在第二半导体层B2和第四金属层MD之间设置蚀刻阻挡层23，可以避免第四金属层MD刻蚀时对第二有源层221的损伤，提高第二薄膜晶体管22的可靠性。进一步的，蚀刻阻挡层23的材料为硅氧化物。考虑到当蚀刻阻挡层23的材料为有机材料或者硅氮化物时，有机材料或者硅氮化物中的某些离子，例如氢离子，会对第二有源层221(氧化物半导体有源层)腐蚀，本实施的蚀刻阻挡层23的材料为硅氧化物，避免了有机材料或者硅氮化物中的某些离子对第二有源层221(氧化物半导体有源层)的腐蚀，进一步提高第二薄膜晶体管22的可靠性。
图3是本发明实施例提供的又一种阵列基板的结构示意图。在上述方案的基础上，可选的，参见图3，像素电路还包括电容器30，电容器30包括第一电容电极31和第二电容电极32；第二栅极224复用为第一电容电极31；第二电容电极32位于第一金属层M1；且第二电容电极32在衬底10上的垂直投影与第二栅极224在衬底10上的垂直投影至少部分重合。
示例性的，第二电容电极32在衬底10上的垂直投影与第二栅极224(复用为电容器的第一电容电极31)在衬底10上的垂直投影至少部分重合，构成像素电路中电容器30。由于第二栅极224复用为电容器的第一电容电极31，即在制作时，电容器的第一电容电极31与第二栅极224可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对电容器的第一电容电极31与第二栅极224分别制作掩膜板，且第二电容电极32位于第一金属层M1，在制作时，第二电容电极32和第一栅极214可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第二电容电极32和第一栅极214分别制作掩膜板，节省成本，减少制程数量，提高生产效率。
图4是本发明实施例提供的一种阵列基板的平面结构示意图，图5是图4沿剖面线A-A’的剖面结构示意图。在上述方案的基础上，可选的，参见图4和图5，第三金属层M2还包括第一连接走线24；第一栅极214通过第一过孔S1与第一连接走线24连接。
示例性的，可以通过第一连接走线24为第一薄膜晶体管21提供相应信号。由于第一连接走线24位于第三金属层M2，在制作时，第一乙电极212和第一连接走线24可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一连接走线24单独制作掩膜板，节省成本，减少制程数量，提高生产效率。
需要强调的是，继续参见图4和图5，本实施中第一乙电极212和第一连接走线24同层设置，但是第一甲电极213、第一栅极214和第一连接走线24分别设置于不同层，如此，可以避免当第一甲电极213和第一连接走线24或者第一栅极214位于同一膜层时，需要在平行于膜层的方向上，预留出一定的空间(即H的值将会变大)，从而，减小像素电路的占用空间，进而提高显示装置的像素分辨率。
图6是本发明实施例提供的又一种阵列基板的结构示意图。在上述方案的基础上，可选的，参见图6，第二金属层MC还包括第一辅助连接块26；第一乙电极212通过第二过孔S2与第一辅助连接块26电连接；第一辅助连接块26通过第三过孔S3与第一有源层211连接。
考虑到第一乙电极212仅通过一个过孔与第一有源层211连接时，此过孔需要穿透多个膜层，导致第一有源层211可能被损坏。本技术方案通过在第一乙电极212与第一有源层211之间设置第一辅助连接块26，第一乙电极212通过第二过孔S2与第一辅助连接块26电连接，第一辅助连接块26通过第三过孔S3与第一有源层211连接。也就是说，通过两次刻蚀形成的第二过孔S2和第三过孔S3，相比于第一乙电极212与第一有源层211连接时的过孔的刻蚀深度小，精度高，降低了刻蚀时对第一有源层211的损伤，提高第一薄膜晶体管21的可靠性。在制作时，首先，制作第一有源层211和第一栅极214；其次，在第一栅极214上制作一绝缘层，并对此绝缘层进行打孔，以暴露出至少部分第一有源层211，将暴露出至少部分第一有源层211中的第一甲电极接触区以及第一乙电极接触区，用氢氟酸清洗后，形成第一甲电极213和第一辅助连接块26，使得第一甲电极213与第一甲电极接触区电连接，第一辅助连接块26与第一乙电极接触区电连接；再次，在第一甲电极213远离衬底10的一侧制作一绝缘层，并对此绝缘层以及其他绝缘层进行打孔，以暴露出至少部分第一辅助连接块26，在此过孔中形成第一乙电极212，第一乙电极212与第一辅助连接块26连接，进而实现与第一乙电极接触区电连接；最后，制作第二有源层221，如此在制备第一甲电极213和第一乙电极212时，对第一有源层211进行氢氟酸清洗时可以避免氢氟酸损伤第二有源层221，可以充分发挥第二薄膜晶体管22载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。由于第一辅助连接块26位于第二金属层MC，即在制作时，第一甲电极213和第一辅助连接块26可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一辅助连接块26单独制作掩膜板，节省成本，减少制程数量，提高生产效率。
在上述方案的基础上，可选的，继续参见图4和图5，第四金属层MD还包括第二连接走线25；第二栅极224通过第四过孔S4与第二连接走线25连接。
示例性的，可以通过第二连接走线25为第二薄膜晶体管22提供相应信号。由于第二连接走线25位于第四金属层MD，在制作时，第二乙电极223和第四金属层MD可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第二连接走线25单独制作掩膜板，节省成本，减少制程数量，提高生产效率。
图7是本发明实施例提供的又一种阵列基板的结构示意图。在上述方案的基础上，可选的，参见图7，第三金属层M2还包括第二辅助连接块27；第二连接走线25通过第五过孔S5与第二辅助连接块27电连接；第二辅助连接块27通过第六过孔S6与第二栅极224连接。
考虑到第二连接走线25仅通过一个过孔与第二栅极224连接时，此过孔需要穿透多个膜层，导致第二栅极224可能被损坏。本技术方案通过在第二连接走线25与第二栅极224之间设置第二辅助连接块27，第二连接走线25通过第五过孔S5与第二辅助连接块27电连接；第二辅助连接块27通过第六过孔S6与第二栅极224连接。也就是说，通过两次刻蚀形成的第五过孔S5和第六过孔S6相比于第二连接走线25与第二栅极224连接时的过孔的刻蚀深度小，精度高，降低了刻蚀时对第二栅极224的损伤，提高第二薄膜晶体管22的可靠性。
此外，由于第二辅助连接块27位于第三金属层M2，即在制作时，第一乙电极212和第二辅助连接块27可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第二辅助连接块27单独制作掩膜板，节省成本，减少制程数量，提高生产效率。
图8是本发明实施例提供的又一种阵列基板的结构示意图。在上述方案的基础上，可选的，参见图8，阵列基板还包括：连接部分27；连接部分27与第二甲电极222连接，且连接部分27与第二甲电极222同层设置；连接部分27通过第七过孔S7与第一甲电极213电连接，第二甲电极222通过第八过孔S8与第二有源层221电连接。
示例性的，通过连接部分27实现第一薄膜晶体管21和第二薄膜晶体管22之间的电连接。由于第一薄膜晶体管21包括低温多晶硅有源层，第二薄膜晶体管22包括氧化物半导体有源层，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。此外，第二甲电极222通过第八过孔S8与第二有源层221电连接，由于第八过孔S8刻蚀深度小，精度高，降低了刻蚀时对第二有源层221的损伤，提高第二薄膜晶体管22的可靠性。
基于同样的发明构思，本发明实施例还提供了一种显示面板，图9是本发明实施例提供的一种显示面板的结构示意图，参见图9，本发明实施例提供的显示面板包括本发明实施例所述的阵列基板100，还包括与阵列基板100对向设置的对向基板200以及设置于阵列基板100与对向基板200之间的多个发光元件300；像素电路用于驱动发光元件300发光。可选的，发光元件300可以包括层叠设置的阳极电极310、发光材料层320和阴极电极330。可选的，对向基板200例如可以包括偏光片或触控基板等。可选的，本发明实施例提供的显示面板还可以包括位于发光元件300与对向基板200之间的封装层(图中未示出)，用于对发光元件300进行水氧防护。可选的，封装层可以为玻璃封装层或者薄膜封装层，本发明实施例对此不进行限定。
在上述方案的基础上，可选的，继续参见图9，驱动电路层包括第一半导体层B1、第一金属层M1、第二金属层MC、第三金属层M2、第二半导体层B2和第四金属层MD，第一金属层M1位于第一半导体层B1远离衬底10的一侧，第二金属层MC位于第一金属层M1远离衬底10的一侧，第三金属层M2位于第二金属层MC远离衬底10的一侧，第二半导体层B2位于第三金属层M2远离衬底10的一侧，第四金属层MD位于第二半导体层B2远离衬底10的一侧；第一有源层211位于第一半导体层B1；第一栅极214位于第一金属层M1；第一甲电极213和第二栅极224位于第二金属层MC，第一乙电极212位于第三金属层M2；第二有源层221位于第二半导体层B2；第二甲电极222和第二乙电极223位于第四金属层MD上；阵列基板100还包括平坦化层40；平坦化层40位于第四金属层MD背离衬底10的一侧；发光元件300位于平坦化层40远离衬底10的一侧；阵列基板100中设置有第九过孔S9，第九过孔S9贯穿平坦化层40，并暴露出至少部分第四金属层MD；发光元件300通过第九过孔S9与第九过孔S9暴露的至少部分第四金属层MD连接。
示例性的，图10是本发明实施例提供的一种像素电路的电路结构示意图。参见图10，该像素电路包括多个薄膜晶体管，可选的，薄膜晶体管TFT1例如可以为本申请上述技术方案中提供的第一薄膜晶体管21，薄膜晶体管TFT2例如可以为本申请上述技术方案中提供的第二薄膜晶体管22。薄膜晶体管TFT3的源极或漏极，或薄膜晶体管TFT4的源极或漏极与发光元件300的阳极电极310连接。当与发光元件300的阳极电极310电连接的薄膜晶体管TFT3的源极或漏极，或薄膜晶体管TFT4的源极或漏极位于第四金属层MD时，可以通过阵列基板100中设置的第九过孔S9(贯穿平坦化层40，并暴露出至少部分第四金属层MD)，与第九过孔S9暴露的至少部分第四金属层MD连接，进而通过像素电路驱动发光元件300发光。
图11是本发明实施例提供的又一种显示面板的结构示意图。可选的，驱动电路层包括第一半导体层B1、第一金属层M1、第二金属层MC、第三金属层M2、第二半导体层B2和第四金属层MD，第一金属层M1位于第一半导体层B1远离衬底10的一侧，第二金属层MC位于第一金属层M1远离衬底10的一侧，第三金属层M2位于第二金属层MC远离衬底10的一侧，第二半导体层B2位于第三金属层M2远离衬底10的一侧，第四金属层MD位于第二半导体层B2远离衬底10的一侧；第一有源层211位于第一半导体层B1；第一栅极214位于第一金属层M1；第一甲电极213和第二栅极224位于第二金属层MC，第一乙电极212位于第三金属层M2；第二有源层221位于第二半导体层B2；第二甲电极222和第二乙电极223位于第四金属层MD上；阵列基板100还包括平坦化层40；平坦化层40位于第二甲电极222所在膜层和第二乙电极223所在膜层背离衬底10的一侧；阵列基板还包括蚀刻阻挡层23，蚀刻阻挡层23位于第二半导体层B2和第四金属层MD之间；阵列基板100还包括栅极绝缘层28，栅极绝缘层28位于第二半导体层B2和第三金属层M2之间；阵列基板100中设置有第十过孔S10，第十过孔S10贯穿平坦化层40、蚀刻阻挡层23和栅极绝缘层28，并暴露出至少部分第三金属层M2；发光元件300位于平坦化层40远离衬底10的一侧；发光元件300通过第十过孔S10与第十过孔S10暴露的至少部分第三金属层M2连接。
示例性的，继续参见图11，当与发光元件300的阳极电极310电连接的薄膜晶体管TFT3的源极或漏极，或薄膜晶体管TFT4的源极或漏极位于第三金属层M2时，可以通过阵列基板100中设置的第十过孔S10(贯穿平坦化层40、蚀刻阻挡层23和栅极绝缘层28，并暴露出至少部分第三金属层M2)，与第十过孔S10暴露的至少部分第三金属层M2连接，进而通过像素电路驱动发光元件300发光。
基于同样的发明构思，本发明实施例还提供了一种显示装置，图12是本发明实施例提供的一种显示装置的结构示意图，本发明实施例提供的显示装置1000包括本发明任意实施例所述的显示面板1001。可选的，本发明实施例提供显示装置可以为图12所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。
基于相同的发明构思，本发明实施例还提供了一种阵列基板的制备方法。
图13是本发明实施例提供的一种阵列基板的制备方法的流程图。参见图13，该阵列基板的制备方法包括：
S1、提供一衬底；
S2、在衬底上形成驱动电路层；驱动电路层包括多个像素电路；至少一个像素电路均包括第一薄膜晶体管、第二薄膜晶体管和电容器；第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，第一有源层包括低温多晶硅有源层；第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；第二有源层包括氧化物半导体有源层；在垂直于衬底所在平面的方向上，第一有源层所在膜层、第一甲电极所在膜层、第一乙电极所在膜层、第一栅极所在膜层均位于第二有源层所在膜层与衬底之间；第二甲电极所在膜层、第二乙电极所在膜层均位于第二有源层所在膜层背离衬底的一侧；第一甲电极与第一乙电极异层设置；第一甲电极与第二栅极同层设置。
本发明实施例提供的阵列基板的制备方法，在工艺制程中，通过先形成的第一薄膜晶体管的第一有源层、第一栅极、第一甲电极和第一乙电极；再形成第二薄膜晶体管的第二有源层，如此可以避免损伤第二有源层，即氧化物半导体有源层，解决了现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，实现了可以充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能的效果。此外，由于第一甲电极与第二栅极同层设置，可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一甲电极与第二栅极单独制作掩膜板，因此，可减少阵列基板的制作方法中使用的掩膜数量，降低工艺成本，简化工艺步骤。此外，由于第一甲电极和第一乙电极分别位于不同的膜层，可以避免当第一甲电极和第一乙电极位于同一膜层时，需要在平行于膜层的方向上，预留出一定的空间，减小像素电路的占用空间，进而提高显示装置的像素分辨率。
图14是本发明实施例提供的又一种阵列基板的制备方法的流程图。在上述方案的基础上，可选的，参见图14，该阵列基板的制备方法包括：
S10、提供一衬底。
具体的，参见图15，阵列基板的各膜层采用多种制备工艺分步形成。在形成阵列基板的各膜层时，通过衬底10为各膜层提供支撑和保护作用。衬底10可以为柔性衬底，也可以为刚性衬底，本发明实施例对此不进行限定。
S11、在衬底上形成第一半导体层。
具体的，继续参见图15，第一有源层211位于第一半导体层B1。第一有源层211包括低温多晶硅有源层。
S12、在第一半导体层远离衬底的一侧形成第一金属层。
具体的，继续参见图15，在第一半导体层B1远离衬底10的一侧形成第一金属层M1，第一栅极214和第二电容电极32位于第一金属层M1，即第一栅极214和第二电容电极32可以利用同一个掩膜板在同一道制作工艺中制作形成，无需对第一栅极214和第二电容电极32分别制作掩膜板，节省成本，减少制程数量，提高生产效率。
S13、在第一金属层远离衬底的一侧形成第二金属层。
具体的，继续参见图15，在第一金属层M1远离衬底10的一侧形成第二金属层M2，第一甲电极213和第二栅极224位于第二金属层M2，第二栅极224复用为电容器的第一电容电极31。即在制作时，在第一栅极214上制作一绝缘层，并对此绝缘层进行打孔，以暴露出至少部分第一有源层211，将暴露出至少部分第一有源层211中的第一甲电极接触区用氢氟酸清洗后，形成第一甲电极213和第二栅极224，使得第一甲电极213与第一甲电极接触区电连接，同时第二栅极224复用为电容器的第一电容电极31，且第一甲电极213和第二栅极224可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对电容器的第一甲电极213和第二栅极224分别制作掩膜板，节省了成本，减少了制程数量，提高了生产效率。
S14、在第二金属层远离衬底的一侧形成第三金属层。
具体的，继续参见图15，在第二金属层M2远离衬底10的一侧形成第三金属层M3，第一乙电极212和第一连接走线24位于第三金属层M3，其中，第一连接走线24例如可以包括扫描信号线、复位信号线或参考信号线。即在制作时，在第一甲电极213远离衬底10的一侧制作一绝缘层，并对此绝缘层以及其他绝缘层进行打孔，以暴露出至少部分第一有源层211，将暴露出至少部分第一有源层211中的第一乙电极接触区用氢氟酸清洗后，形成第一乙电极212，第一乙电极212与第一乙电极接触区电连接，同时第一乙电极212和第一连接走线24可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对第一乙电极212和第一连接走线24分别制作掩膜板，节省了成本，减少了制程数量，提高了生产效率。第一有源层211、第一栅极214、第一甲电极213和第一乙电极212构成第一薄膜晶体管21。
S15、在第三金属层远离衬底的一侧形成第二半导体层。
具体的，继续参见图15，在第三金属层M3远离衬底10的一侧形成第二半导体层B2，第二有源层221位于第二半导体层B2。设置第二有源层221所在膜层位于第一有源层211所在膜层的远离衬底10的一侧，并且在垂直于衬底10所在平面的方向上，第一有源层211所在膜层、第一甲电极213所在膜层、第一乙电极212所在膜层、第一栅极214所在膜层均位于第二有源层221所在膜层与衬底10之间，即第一有源层211、第一栅极214、第一甲电极213和第一乙电极212均位于第二有源层221下面的膜层中。如此在制备第一甲电极213和第一乙电极212时，对第一有源层211进行氢氟酸清洗时可以避免氢氟酸损伤第二有源层221，可以充分发挥第二薄膜晶体管22载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。
S16、在第二半导体层远离衬底的一侧形成第四金属层。
具体的，继续参见图15，在第二半导体层B2远离衬底10的一侧形成第四金属层M4。第二甲电极222、第二乙电极223和第二连接走线25位于第四金属层M4。即在制作时，第二甲电极222、第二乙电极223和第二连接走线25可以利用同一个掩膜版在同一道制作工艺中制作形成，无需对第二甲电极222、第二乙电极223和第二连接走线25分别制作掩膜板，节省了成本，减少了制程数量，提高了生产效率。第二有源层221、第二栅极224、第二甲电极222和第二乙电极223构成第二薄膜晶体管22。同时，连接部分27也位于第四金属层M4，通过连接部分27实现第一薄膜晶体管21和第二薄膜晶体管22之间的电连接。同时在衬底10上设置第一薄膜晶体管21和第二薄膜晶体管22，第一薄膜晶体管21包括低温多晶硅有源层，第二薄膜晶体管22包括氧化物半导体有源层，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，本发明的各个实施方式的特征可以部分地或者全部地彼此耦合或组合，并且可以以各种方式彼此协作并在技术上被驱动。对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种阵列基板，其特征在于，包括：衬底以及位于所述衬底上的驱动电路层；
所述驱动电路层包括多个像素电路；
至少一个所述像素电路包括第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；
在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；
所述第二甲电极所在膜层、所述第二乙电极所在膜层均位于所述第二有源层所在膜层背离所述衬底的一侧；
所述第二栅极位于所述第二有源层朝向所述衬底的一侧；
所述第一甲电极与所述第一乙电极异层设置；
所述第一甲电极与所述第二栅极同层设置；
所述驱动电路层包括第一半导体层、第一金属层、第二金属层、第三金属层、第二半导体层和第四金属层，所述第一金属层位于所述第一半导体层远离所述衬底的一侧，所述第二金属层位于所述第一金属层远离所述衬底的一侧，所述第三金属层位于所述第二金属层远离所述衬底的一侧，所述第二半导体层位于所述第三金属层远离所述衬底的一侧，所述第四金属层位于所述第二半导体层远离所述衬底的一侧；
所述第一有源层位于所述第一半导体层；所述第一栅极位于所述第一金属层；所述第一甲电极和所述第二栅极位于第二金属层，所述第一乙电极位于所述第三金属层；所述第二有源层位于所述第二半导体层；所述第二甲电极和第二乙电极位于所述第四金属层上；
所述阵列基板还包括连接部分，所述连接部分与所述第二甲电极连接，且所述连接部分与所述第二甲电极同层设置；
所述连接部分通过第七过孔与所述第一甲电极电连接，所述第二甲电极通过第八过孔与所述第二有源层电连接；
在平行于所述衬底所在平面的方向上，所述第一甲电极与所述第二有源层的距离小于所述第一乙电极与所述第二有源层的距离。
2.根据权利要求1所述的阵列基板，其特征在于，还包括蚀刻阻挡层，所述蚀刻阻挡层位于所述第二半导体层和所述第四金属层之间；
所述蚀刻阻挡层的材料为硅氧化物。
3.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括电容器；所述电容器包括第一电容电极和第二电容电极；
所述第二栅极复用为所述第一电容电极；
所述第二电容电极位于所述第一金属层；且所述第二电容电极在所述衬底上的垂直投影与所述第二栅极在所述衬底上的垂直投影至少部分重合。
4.根据权利要求1所述的阵列基板，其特征在于，所述第三金属层还包括第一连接走线；
所述第一栅极通过第一过孔与所述第一连接走线连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层还包括第一辅助连接块；
所述第一乙电极通过第二过孔与所述第一辅助连接块电连接；
所述第一辅助连接块通过第三过孔与所述第一有源层连接。
6.根据权利要求1所述的阵列基板，其特征在于，所述第四金属层还包括第二连接走线；
所述第二栅极通过第四过孔与所述第二连接走线连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第三金属层还包括第二辅助连接块；
所述第二连接走线通过第五过孔与所述第二辅助连接块电连接；
所述第二辅助连接块通过第六过孔与所述第二栅极连接。
8.一种显示面板，其特征在于，包括权利要求1-7任一项所述的阵列基板，还包括与所述阵列基板对向设置的对向基板以及设置于所述阵列基板与所述对向基板之间的多个发光元件；
所述像素电路用于驱动所述发光元件发光。
9.根据权利要求8所述的显示面板，其特征在于，所述驱动电路层包括第一半导体层、第一金属层、第二金属层、第三金属层、第二半导体层和第四金属层，所述第一金属层位于所述第一半导体层远离所述衬底的一侧，所述第二金属层位于所述第一金属层远离所述衬底的一侧，所述第三金属层位于所述第二金属层远离所述衬底的一侧，所述第二半导体层位于所述第三金属层远离所述衬底的一侧，所述第四金属层位于所述第二半导体层远离所述衬底的一侧；
所述第一有源层位于所述第一半导体层；所述第一栅极位于所述第一金属层；所述第一甲电极和所述第二栅极位于第二金属层，所述第一乙电极位于所述第三金属层；所述第二有源层位于所述第二半导体层；所述第二甲电极和第二乙电极位于所述第四金属层上；
所述阵列基板还包括平坦化层；所述平坦化层位于所述第四金属层背离所述衬底的一侧；
所述发光元件位于所述平坦化层远离所述衬底的一侧；
所述阵列基板中设置有第九过孔，所述第九过孔贯穿所述平坦化层，并暴露出至少部分所述第四金属层；
所述发光元件通过所述第九过孔与所述第九过孔暴露的所述至少部分第四金属层连接。
10.根据权利要求8所述的显示面板，其特征在于，所述驱动电路层包括第一半导体层、第一金属层、第二金属层、第三金属层、第二半导体层和第四金属层，所述第一金属层位于所述第一半导体层远离所述衬底的一侧，所述第二金属层位于所述第一金属层远离所述衬底的一侧，所述第三金属层位于所述第二金属层远离所述衬底的一侧，所述第二半导体层位于所述第三金属层远离所述衬底的一侧，所述第四金属层位于所述第二半导体层远离所述衬底的一侧；
所述第一有源层位于所述第一半导体层；所述第一栅极位于所述第一金属层；所述第一甲电极和所述第二栅极位于第二金属层，所述第一乙电极位于所述第三金属层；所述第二有源层位于所述第二半导体层；所述第二甲电极和第二乙电极位于所述第四金属层上；
所述阵列基板还包括平坦化层；所述平坦化层位于所述第二甲电极所在膜层和所述第二乙电极所在膜层背离所述衬底的一侧；
所述阵列基板还包括蚀刻阻挡层，所述蚀刻阻挡层位于所述第二半导体层和所述第四金属层之间；
所述阵列基板还包括栅极绝缘层，所述栅极绝缘层位于所述第二半导体层和所述第三金属层之间；
所述阵列基板中设置有第十过孔，所述第十过孔贯穿所述平坦化层、所述蚀刻阻挡层和所述栅极绝缘层，并暴露出至少部分所述第三金属层；
所述发光元件位于所述平坦化层远离所述衬底的一侧；
所述发光元件通过所述第十过孔与所述第十过孔暴露的所述至少部分第三金属层连接。
11.一种显示装置，其特征在于，包括权利要求8-10任一项所述的显示面板。
12.一种阵列基板的制备方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成驱动电路层；所述驱动电路层包括多个像素电路；至少一个所述像素电路均包括第一薄膜晶体管、第二薄膜晶体管和电容器；所述第一薄膜晶体管包括第一有源层、第一栅极、第一甲电极和第一乙电极，所述第一有源层包括低温多晶硅有源层；所述第二薄膜晶体管包括第二有源层、第二栅极、第二甲电极和第二乙电极；所述第二有源层包括氧化物半导体有源层；在垂直于所述衬底所在平面的方向上，所述第一有源层所在膜层、所述第一甲电极所在膜层、所述第一乙电极所在膜层、所述第一栅极所在膜层均位于所述第二有源层所在膜层与所述衬底之间；所述第二甲电极所在膜层、所述第二乙电极所在膜层均位于所述第二有源层所在膜层背离所述衬底的一侧；所述第一甲电极与所述第一乙电极异层设置；所述第一甲电极与所述第二栅极同层设置；
在所述衬底上形成驱动电路层，包括：
在所述衬底上形成第一半导体层；
在所述第一半导体层远离所述衬底的一侧形成第一金属层；
在所述第一金属层远离所述衬底的一侧形成第二金属层；
在所述第二金属层远离所述衬底的一侧形成第三金属层；
在所述第三金属层远离所述衬底的一侧形成第二半导体层；
在所述第二半导体层远离所述衬底的一侧形成第四金属层；
其中，所述第一有源层位于所述第一半导体层；所述第一栅极位于所述第一金属层；所述第一甲电极和所述第二栅极位于第二金属层，所述第一乙电极位于所述第三金属层；所述第二有源层位于所述第二半导体层；所述第二甲电极和第二乙电极位于所述第四金属层上；
所述阵列基板的制备方法还包括形成连接部分；所述连接部分与所述第二甲电极连接，且所述连接部分与所述第二甲电极同层设置；
所述连接部分通过第七过孔与所述第一甲电极电连接，所述第二甲电极通过第八过孔与所述第二有源层电连接；
在平行于所述衬底所在平面的方向上，所述第一甲电极与所述第二有源层的距离小于所述第一乙电极与所述第二有源层的距离。
CN201910944054.6A 2019-09-30 2019-09-30 阵列基板、显示面板、显示装置及阵列基板的制备方法 Active CN110649043B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910944054.6A CN110649043B (zh) 2019-09-30 2019-09-30 阵列基板、显示面板、显示装置及阵列基板的制备方法
US16/730,930 US10916185B1 (en) 2019-09-30 2019-12-30 Array substrate, display panel, display device and array-substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910944054.6A CN110649043B (zh) 2019-09-30 2019-09-30 阵列基板、显示面板、显示装置及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN110649043A CN110649043A (zh) 2020-01-03
CN110649043B true CN110649043B (zh) 2021-11-19

Family

ID=69012133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910944054.6A Active CN110649043B (zh) 2019-09-30 2019-09-30 阵列基板、显示面板、显示装置及阵列基板的制备方法

Country Status (2)

Country Link
US (1) US10916185B1 (zh)
CN (1) CN110649043B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2708173C (en) 2007-12-04 2016-02-02 Alnylam Pharmaceuticals, Inc. Targeting lipids
CA2743139C (en) 2008-11-10 2019-04-02 Alnylam Pharmaceuticals, Inc. Novel lipids and compositions for the delivery of therapeutics
CN104105790A (zh) 2011-11-18 2014-10-15 阿尔尼拉姆医药品有限公司 修饰的RNAi试剂
ES2657608T3 (es) 2012-12-05 2018-03-06 Alnylam Pharmaceuticals, Inc. Composiciones de arni de pcsk9 y métodos de uso de las mismas
JOP20200115A1 (ar) 2014-10-10 2017-06-16 Alnylam Pharmaceuticals Inc تركيبات وطرق لتثبيط التعبير الجيني عن hao1 (حمض أوكسيداز هيدروكسيلي 1 (أوكسيداز جليكولات))
CN111863837B (zh) * 2020-07-13 2023-04-18 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN114514612A (zh) * 2020-09-17 2022-05-17 京东方科技集团股份有限公司 一种显示面板及显示装置
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
AU2021365822A1 (en) 2020-10-21 2023-06-08 Alnylam Pharmaceuticals, Inc. Methods and compositions for treating primary hyperoxaluria
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022119873A1 (en) 2020-12-01 2022-06-09 Alnylam Pharmaceuticals, Inc. Methods and compositions for inhibition of hao1 (hydroxyacid oxidase 1 (glycolate oxidase)) gene expression
WO2022133640A1 (zh) * 2020-12-21 2022-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113066841A (zh) * 2021-03-23 2021-07-02 京东方科技集团股份有限公司 一种显示基板及其制造方法
KR20240009393A (ko) 2021-03-31 2024-01-22 엔트라다 테라퓨틱스, 인크. 사이클릭 세포 침투 펩티드
CN113097374B (zh) * 2021-04-01 2023-09-05 厦门天马微电子有限公司 一种显示面板及显示装置
CN113178492A (zh) * 2021-04-02 2021-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN117042523A (zh) * 2021-05-06 2023-11-10 京东方科技集团股份有限公司 显示面板、显示装置
KR20240012425A (ko) 2021-05-10 2024-01-29 엔트라다 테라퓨틱스, 인크. 세포내 치료제를 위한 조성물 및 방법
CN113421887A (zh) * 2021-06-15 2021-09-21 合肥维信诺科技有限公司 阵列基板、阵列基板的制备方法及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN107871472A (zh) * 2016-09-26 2018-04-03 株式会社日本显示器 显示装置
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403804B (zh) 2016-05-17 2020-10-30 群创光电股份有限公司 显示设备
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device
KR102519087B1 (ko) 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11177293B2 (en) * 2017-12-15 2021-11-16 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof, and display device
KR102599507B1 (ko) * 2018-09-17 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257677A (zh) * 2015-06-19 2016-12-28 乐金显示有限公司 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
CN107871472A (zh) * 2016-09-26 2018-04-03 株式会社日本显示器 显示装置
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN107275350A (zh) * 2017-07-19 2017-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN107490917A (zh) * 2017-09-27 2017-12-19 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及显示装置
CN110164868A (zh) * 2018-02-28 2019-08-23 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及制作方法

Also Published As

Publication number Publication date
CN110649043A (zh) 2020-01-03
US10916185B1 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US20220359636A1 (en) Organic light emitting diode display device
CN108376672B (zh) 阵列基板及其制备方法，以及显示装置
US6958252B2 (en) Flat panel display device and method of manufacturing the same
CN111415948B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110707098B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR100437820B1 (ko) 배선층으로 구리를, 투명도전층으로 인듐산화물과 금속산화물을 주성분으로 하는 복합산화물을 이용한 전자기기용 구성기판및 그것을 이용한 전자기기
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
CN110534577B (zh) 一种薄膜晶体管及制备方法
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
US6646308B2 (en) Flat panel display device
CN111430381A (zh) 阵列基板、阵列基板的制作方法以及显示面板
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
KR20150087617A (ko) 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법
US20220310722A1 (en) Display Motherboard, Preparation Method Thereof, Display Substrate and Display Device
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
CN112309968A (zh) 显示面板制作方法及显示面板
CN114503274A (zh) 显示基板及显示装置
CN112543997B (zh) 阵列基板及其制造方法
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
CN117476662A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant