CN104638016A - 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Download PDF

Info

Publication number
CN104638016A
CN104638016A CN201510044070.1A CN201510044070A CN104638016A CN 104638016 A CN104638016 A CN 104638016A CN 201510044070 A CN201510044070 A CN 201510044070A CN 104638016 A CN104638016 A CN 104638016A
Authority
CN
China
Prior art keywords
pattern
metal
oxide semiconductor
mos
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510044070.1A
Other languages
English (en)
Inventor
姜春生
李旭远
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510044070.1A priority Critical patent/CN104638016A/zh
Publication of CN104638016A publication Critical patent/CN104638016A/zh
Priority to US14/785,816 priority patent/US9899532B2/en
Priority to EP15790814.6A priority patent/EP3252802B1/en
Priority to PCT/CN2015/081992 priority patent/WO2016119380A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例提供了一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，涉及显示技术领域，提出一种新的制备金属氧化物半导体有源层的方法。该薄膜晶体管的制备方法包括：在衬底基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其中，所述形成金属氧化物半导体有源层包括：通过电化学反应形成所述金属氧化物半导体有源层。用于薄膜晶体管、包含该薄膜晶体管的阵列基板及显示装置的制造。

Description

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置。
背景技术
近年来，显示技术的发展日新月异，早期的阴极射线管(CathodeRay Tube，简称CRT)显示也已经被有源矩阵型显示器例如液晶显示器(Active Matrix Liquid Crystal Display，简称AMLCD)、有源矩阵有机发光二极管显示器(Active Matrix Organic Light EmittingDiode，简称AMOLED)所取代。其中，薄膜晶体管(Thin FilmTransistor，TFT)作为有源矩阵显示技术的核心器件受到了极大的关注并被广泛应用。
根据TFT中有源层材料的不同，可以分为非晶硅TFT、多晶硅TFT、金属氧化物TFT等。其中，金属氧化物TFT和多晶硅TFT相比非晶硅TFT具有更高的迁移率，而相对于多晶硅TFT，金属氧化物TFT的制作工艺由于没有离子注入及激光晶化等设备的限制而更为简单，因而，金属氧化物TFT被广泛的应用于LCD、OLED、以及高分子发光二极管显示器(Polymer Light Emitting Diode，简称PLED)。
目前，制备金属氧化物TFT中的金属氧化物半导体有源层是在基板上涂布金属氧化物半导体薄膜，通过构图工艺将除有源区外的所述金属氧化物半导体薄膜刻蚀掉，从而形成位于有源区的金属氧化物半导体有源层。这使得制备方法比较单一。
发明内容
本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，提出一种新的制备金属氧化物半导体有源层的方法。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其中，所述形成金属氧化物半导体有源层包括：通过电化学反应形成所述金属氧化物半导体有源层。
另一方面，提供一种薄膜晶体管，包括设置在基板上的栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其中，通过电化学反应形成的所述金属氧化物半导体有源层。
再一方面，提供一种阵列基板，包括上述的薄膜晶体管。
又一方面，提供一种阵列基板的制备方法，包括在基板上形成薄膜晶体管，其中，所述薄膜晶体管的制备方法为上述的薄膜晶体管的制备方法。
又一方面，提供一种显示装置，包括上述的阵列基板。
本发明的实施例提供了一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，薄膜晶体管的制备方法包括：在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其中，通过电化学反应形成所述金属氧化物半导体有源层。相对现有技术通过在基板上涂布金属氧化物半导体薄膜，并通过构图工艺将除有源区外的所述金属氧化物半导体薄膜刻蚀掉，从而形成位于有源区的金属氧化物半导体有源层，本发明提出一种新的制备金属氧化物半导体有源层的方法。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为本发明实施例提供的一种薄膜晶体管的结构示意图一；
图1b为本发明实施例提供的一种薄膜晶体管的结构示意图二；
图1c为本发明实施例提供的一种薄膜晶体管的结构示意图三；
图2a-2e为本发明实施例提供的一种制备金属氧化物半导体有源层、源极和漏极的过程示意图；
图3为发明实施例提供的一种阵列基板的结构示意图一；
图4为发明实施例提供的一种阵列基板的结构示意图二；
图5为发明实施例提供的一种阵列基板的结构示意图三。
附图说明：
10-基板；20-栅极；30-栅绝缘层；401-第一图案；402-金属氧化物半导体有源层；501-源极；502-漏极；45-Cu金属薄膜；60-光刻胶；601-光刻胶完全保留部分；602-光刻胶半保留部分；603-光刻胶完全去除部分；70-半阶掩膜板；701-完全不透明部分；702-半透明部分；703-完全透明部分；801-像素电极；802-公共电极；901-阳极；902-有机材料功能层；903-阴极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种薄膜晶体管的制备方法，该方法包括：在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极。本发明实施例的薄膜晶体管的制备方法中，所述基板是作为衬底存在的，不属于薄膜晶体管的结构，可以是未形成任何其他结构的衬底基板，也可以是形成有一些膜层结构的基板，当然也可以是任何材质或形状的基板，这些本发明实施例不做任何限定。
其中，所述形成金属氧化物半导体有源层包括：通过电化学反应形成所述金属氧化物半导体有源层。
需要说明的是，第一，通过上述制备方法可以制备得到例如如图1a和如图1c所示的顶栅型薄膜晶体管、如图1b所示的底栅型薄膜晶体管，但本发明实施例并不限于此，只要其中的金属氧化物半导体有源层402是通过电化学反应形成即可。
其中，并不对金属氧化物半导体有源层402和源极501、漏极502的相对位置进行限定，可以同层设置也可以不同层设置。
第二，不对电化学反应的过程以及电化学反应前有源区的材料进行限定，只要通过电化学反应在有源区形成所述金属氧化物半导体有源层402即可。
本发明实施例提供了一种薄膜晶体管的制备方法，该方法包括：在基板10上形成栅极20、栅绝缘层30、金属氧化物半导体有源层402、源极501和漏极502；其中，通过电化学反应形成所述金属氧化物半导体有源层402。相对现有技术通过在基板上涂布金属氧化物半导体薄膜，并通过构图工艺将除有源区外的所述金属氧化物半导体薄膜刻蚀掉，从而形成位于有源区的金属氧化物半导体有源层，本发明提出一种新的制备金属氧化物半导体有源层402的方法。
优选的，所述金属氧化物半导体为Cu2O半导体材料。
由于所述金属氧化物半导体有源层402的材料是Cu2O，因此，即使电极材料使用Cu金属，所述金属氧化物半导体有源层402也不会对Cu金属的扩散效果敏感。
进一步的，考虑到Cu金属在自然界中储备比较多且相对较便宜，因此，优选通过电化学反应将Cu金属材料形成为Cu2O半导体材料的所述金属氧化物半导体有源层402。
在此基础上，可以先在有源区形成Cu金属材料的第一图案，然后通过电化学反应将Cu金属材料变为Cu2O半导体材料，从而使所述第一图案形成为所述金属氧化物半导体有源层402。
当然，也可以先在基板上形成Cu金属材料的薄膜，然后通过电化学反应将Cu金属材料的薄膜变为Cu2O半导体材料的薄膜，然后，通过构图工艺去掉除有源区的Cu2O半导体材料的薄膜，从而在有源区形成所述金属氧化物半导体有源层402。
基于上述两种实现方式，相比第二种先将整个Cu金属材料的薄膜变为Cu2O半导体材料的薄膜，然后再去除掉非有源区的Cu2O半导体材料的薄膜，第一种方式更为简单，因而，所述通过电化学反应将Cu金属材料形成为Cu2O半导体材料的所述金属氧化物半导体有源层402的步骤，优选可以通过如下方式实现：
将形成有由Cu金属材料形成的第一图案的基板放入水中并通电，使Cu金属材料与水发生电解反应形成Cu2O半导体材料，从而使所述第一图案形成为所述金属氧化物半导体有源层402。
其中，在将形成有所述第一图案的基板放入水中之前，所述制备方法还包括：通过构图工艺在所述有源区形成所述Cu金属材料的第一图案。
这里，由于O元素在Cu中有优秀的扩散性能和自发的反应特性，因此，位于有源区的第一图案中的Cu都可以形成Cu2O半导体材料，且在有源区中的Cu都形成Cu2O后，会自动截断电流，结束电解反应过程。
需要说明的是，由于从第一图案到所述金属氧化物半导体有源层402仅仅是将第一图案中的Cu金属材料变为Cu2O半导体材料，因而，所述第一图案与所述金属氧化物半导体有源层402的区别仅仅在于材料的不同，其结构是相同的。
进一步优选的，通过一次构图工艺形成同层的所述源极501的图案、所述漏极502的图案和所述第一图案。
这里，当第一图案形成后，由于从第一图案到所述金属氧化物半导体有源层402只需经过电化学反应，因而，所述源极501的图案、所述漏极502的图案和所述第一图案通过一次构图工艺形成也即是所述源极501、所述漏极502和所述金属氧化物半导体有源层402通过一次构图工艺形成，因此，相对现有技术中通过两次构图工艺形成所述源极501、所述漏极502和所述金属氧化物半导体有源层402，本发明实施例减小了构图工艺次数。
在此基础上，相对现有技术中为了避免刻蚀源极501和漏极502时对金属氧化物半导体有源层402的影响而额外形成刻蚀阻挡层，本发明实施例由于用于形成所述金属氧化物半导体有源层402的第一图案和源极501的图案、漏极502的图案同时形成，因而无需再制备刻蚀阻挡层，从而相对现有技术进一步的减少了构图工艺次数。另外，当现有技术中形成刻蚀阻挡层时，由于源极501和漏极502需要与金属氧化物半导体有源层402连接，因而，上述刻蚀阻挡层必然包括用于使源极501与所述金属氧化物半导体有源层402连接的第一过孔和用于使漏极502与所述金属氧化物半导体有源层402连接的第二过孔，而第一过孔和第二过孔距离不能太近，从而使得薄膜晶体管的尺寸受到限制；本发明实施例由于没有这方面的限制，因此，可以相对现有技术减小薄膜晶体管的尺寸，从而可以满足高PPI(Pixels PerInch，每英寸所拥有的像素数目)的需求。
进一步的，所述通过一次构图工艺形成同层的所述源极501的图案、所述漏极502的图案和所述第一图案，具体可以通过如下过程实现：
在所述基板上形成Cu金属薄膜；
对所述Cu金属薄膜进行一次半色调掩膜工艺，形成所述源极501的图案、所述漏极502的图案，以及位于所述有源区的第一图案；
其中，在进行电化学反应前，除所述第一图案外，由所述Cu金属薄膜形成的其他图案被光刻胶覆盖。
更具体的，所述对所述Cu金属薄膜进行一次半色调掩膜工艺，形成所述源极501的图案、所述漏极502的图案，以及位于所述有源区的所述第一图案可以通过如下步骤实现：
S01、如图2a所示，在形成有所述Cu金属薄膜45的基板上形成光刻胶60。
S02、在完成S01的基板上，如图2b所示，采用半阶掩膜板70或灰阶掩膜板对形成有所述光刻胶的基板进行曝光、显影后，形成光刻胶完全保留部分601、光刻胶半保留部分602和光刻胶完全去除部分603；其中，所述光刻胶完全保留部分601对应待形成的所述源极501图案和所述漏极502图案的区域，所述光刻胶半保留部分602对应所述有源区，所述光刻胶完全去除部分603对应不形成Cu金属图案和有源区以外的其他区域。
参考图2b所示，所述半阶掩膜板70包括完全不透明部分701、半透明部分702、完全透明部分703；即：半阶掩膜板70是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于此，所述半阶掩膜板70工作原理说明如下：通过控制所述半阶掩膜板70上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使光刻胶60进行有选择性的曝光、显影后，形成与所述半阶掩膜板70的完全不透明部分701、半透明部分702以及完全透明部分703分别对应的光刻胶完全保留部分601、光刻胶半保留部分602、光刻胶完全去除部分603。
所述灰阶掩膜板的原理与所述半阶掩膜板70的原理类似。
其中，本发明所有实施例中所指的所述光刻胶60均为正性胶。
S03、在完成S02的基板上，如图2c所示，采用刻蚀工艺去除所述光刻胶完全去除部分603对应的Cu金属薄膜，形成所述源极501的图案和所述漏极502的图案，以及位于所述有源区的所述第一图案401。
S04、在完成S03的基板上，如图2d所示，采用灰化工艺去除所述光刻胶半保留部分602的光刻胶。
在上述S01-S04的基础上，通过将S04后得到的基板放入水中并通电，使露出的所述第一图案401处的Cu金属材料与水发生电解反应形成Cu2O半导体材料，从而使所述第一图案401形成为所述金属氧化物半导体有源层402，并在去除掉光刻胶完全保留部分601的光刻胶后，得到如图2e所示的源极501、漏极502和金属氧化物半导体有源层402同层的结构。
需要说明的是，图2a-2d仅示意性的绘示出形成源极501、漏极502和金属氧化物半导体有源层402的过程，对于薄膜晶体管，参考图1a所示，可以在形成所述源极501、漏极502和金属氧化物半导体有源层402之前先在基板10上形成栅极20和栅绝缘层30。当然，如图1b所述，也可在形成所述源极501、漏极502和金属氧化物半导体有源层402之后再形成所述栅极20和栅绝缘层30，具体不做限定。
基于上述，当所述金属氧化物半导体有源层402的Cu2O是由Cu经过电化学反应形成时，优选所述栅绝缘层30至少包括与所述金属氧化物半导体有源层402接触的TiO2或Al2O3层。
由于TiO2或Al2O3与Cu金属的结合性很好，因此，在所述栅绝缘层30的例如最上层设置TiO2或Al2O3层，使后续形成的Cu金属薄膜与基板结合的较好，从而使形成的Cu2O材料的所述金属氧化物半导体有源层402性能更为稳定。
本发明实施例还提供了一种阵列基板的制备方法，包括上述薄膜晶体管的制备方法。
其中，本发明实施例所述的阵列基板可以是液晶显示器的阵列基板，在此情况下，该阵列基板的制备方法还包括：形成如图3所示的与所述漏极502电连接的像素电极801。
进一步的，本发明提供的阵列基板适用于高级超维场转换技术(Advanced Super Dimensional Switching，简称ADS)型液晶显示装置的生产。其中，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(Push Mura)等优点。
因此，优选的，所述阵列基板的制备方法还包括：形成如图4所示的公共电极802和钝化层。
当然，本发明实施例所述的阵列基板还可以是有机电致发光二极管显示器(OLED)的阵列基板，在此情况下，该阵列基板的制备方法还包括：形成如图5所示的与所述漏极502电连接的阳极901、位于阳极901上方的有机材料功能层902、位于所述有机材料功能层902上方的阴极903。
其中，所述有机材料功能层902可以包括：空穴传输层、发光层和电子传输层；为了能够提高电子和空穴注入发光层的效率，所述有机材料功能层还可以包括设置在所述阴极903与所述电子传输层之间的电子注入层，以及设置在所述阳极901与所述空穴传输层之间的空穴注入层。
根据所述阳极901和所述阴极903的材料的不同，可以分为单面发光型阵列基板和双面发光型阵列基板；即：当所述阳极901和所述阴极903中其中一个电极的材料为不透明或半透明材料时，所述阵列基板为单面发光型；当所述阳极901和所述阴极903的材料均为透明材料和/或半透明材料时，所阵列基板为双面发光型。
对于单面发光型阵列基板，根据所述阳极901和所述阴极903的材料的不同，又可以分为上发光型和下发光型。具体的，当所述阳极901靠近所述衬底基底10形成，所述阴极903远离所述衬底基底10形成，且所述阳极901的材料为透明导电材料，所述阴极903的材料为不透明导电材料时，由于光从阳极901、再经衬底基底10一侧出射，因此，可以称为下发光型；当所述阳极901的材料为不透明导电材料，所述阴极903的材料为透明或半透明导电材料时，由于光从阴极903远离衬底基底10一侧出射，因此，可以称为上发光型。当然，也可以将上述两种阳极901和阴极903的相对位置进行替换，在此再赘述。
对于双面发光型阵列基板，当所述阳极901靠近所述衬底基底10形成，所述阴极903远离所述衬底基底10形成，且所述阳极901和所述阴极903的材料均为透明导电和/或半透明材料时，由于光一方面从阳极901、再经衬底基底10一侧出射，另一方面从阴极903远离衬底基底10一侧出射，因此可以称为双面发光型。这里，也可以是所述阳极901远离所述衬底基底10形成，所述阴极903靠近所述衬底基底10形成。
本发明实施例还提供了一种薄膜晶体管，如图1a、1b、1c所示，该薄膜晶体管包括设置在衬底基板10上的栅极20、栅绝缘层30、金属氧化物半导体有源层402、源极501和漏极502；其中，通过电化学反应形成的所述金属氧化物半导体有源层402。
需要说明的是，第一，本发明实施例不对所述薄膜晶体管的类型进行限定，其可以是底栅型也可以是顶栅型。
第二，不对所述金属氧化物半导体有源层402和源极501、漏极502的相对位置进行限定，可以同层设置也可以不同层设置。
第三，不对电化学反应的过程以及电化学反应前有源区的材料进行限定，只要通过电化学反应在有源区形成所述所述金属氧化物半导体有源层402即可。
本发明实施例还提供了一种薄膜晶体管，包括设置在衬底基板10上的栅极20、栅绝缘层30、金属氧化物半导体有源层402、源极501和漏极502；其中，通过电化学反应形成所述金属氧化物半导体有源层402。相对现有技术通过在基板上涂布金属氧化物半导体薄膜，通过构图工艺将除有源区外的所述金属氧化物半导体薄膜刻蚀掉，从而形成位于有源区的金属氧化物半导体有源层，本发明提出一种新的制备金属氧化物半导体有源层402的方法。
优选的，所述金属氧化物半导体有源层402为Cu2O半导体材料。
由于所述金属氧化物半导体有源层402的材料是Cu2O，因此，即使电极材料使用Cu金属，所述金属氧化物半导体有源层402也不会对Cu金属的扩散效果敏感。
进一步优选的，如图1a、1b所示，所述金属氧化物半导体有源层402、所述源极501和所述漏极502同层设置；其中，所述源极501和所述漏极502的材料为Cu金属材料。
由于Cu金属通过电化学反应可以生成Cu2O半导体，因此，可以通过一次构图工艺形成Cu金属材料且同层的所述源极501的图案、所述漏极502的图案以及位于所述源极501的图案、所述漏极502的图案之间的图案即上面提到的第一图案401，然后可将第一图案401处的Cu金属材料通过电化学反应变为Cu2O半导体材料，从而将第一图案401形成为所述金属氧化物半导体有源层402。
这里，当第一图案401形成后，由于从第一图案401到所述金属氧化物半导体有源层402只需经过电化学反应，因而，所述源极501的图案、所述漏极502的图案和所述第一图案通过一次构图工艺形成也即是所述源极501、所述漏极502和所述金属氧化物半导体有源层402通过一次构图工艺形成，因此，相对现有技术中通过两次构图工艺形成所述源极501、所述漏极502和所述金属氧化物半导体有源层402，本发明实施例减小了构图工艺次数。
在此基础上，相对现有技术中为了避免刻蚀源极501和漏极502时对金属氧化物半导体有源层402的影响而额外形成刻蚀阻挡层，本发明实施例由于用于形成所述金属氧化物半导体有源层402的第一图案401和源极501的图案、漏极502的图案同时形成，因而无需再制备刻蚀阻挡层，从而相对现有技术进一步的减少了构图工艺次数。另外，当现有技术中形成刻蚀阻挡层时，由于源极501和漏极502需要与金属氧化物半导体有源层402连接，因而，上述刻蚀阻挡层必然包括用于使源极501与所述金属氧化物半导体有源层402连接的第一过孔和用于使漏极502与所述金属氧化物半导体有源层402连接的第二过孔，而第一过孔和第二过孔距离不能太近，从而使得薄膜晶体管的尺寸受到限制；本发明实施例由于没有这方面的限制，因此，可以相对现有技术减小薄膜晶体管的尺寸，从而可以满足高PPI的需求。
进一步优选的，所述栅绝缘层30至少包括与所述金属氧化物半导体有源层402、所述源极501和所述漏极502接触的TiO2或Al2O3层。
由于TiO2或Al2O3与Cu金属的结合性很好，因此，在所述栅绝缘层30的例如最上层设置TiO2或Al2O3层，使后续形成的Cu金属薄膜与基板结合的较好，从而使形成的Cu2O材料的所述金属氧化物半导体有源层402、Cu金属材料的源极501和漏极502更为性能稳定。
本发明实施例还提供了一种阵列基板，包括上述的薄膜晶体管。
其中，本发明实施例所述的阵列基板可以是液晶显示器的阵列基板，在此情况下，如图3所示，该阵列基板还包括与所述漏极502电连接的像素电极801。
进一步的，如图4所示，所述阵列基板还包括公共电极802和钝化层。
当然，本发明实施例所述的阵列基板还可以是有机电致发光二极管显示器的阵列基板，在此情况下，如图5所示，该阵列基板还包括与所述漏极502电连接的阳极901、位于阳极901上方的有机材料功能层902、位于所述有机材料功能层902上方的阴极903。
对于有机电致发光二极管显示器的阵列基板，其中的一个子像素一般包括两个薄膜晶体管，即开关薄膜晶体管和驱动薄膜晶体管；其中，开关薄膜晶体管的栅极20与栅线电连接，开关薄膜晶体管的源极501与数据线电连接，开关薄膜晶体管的漏极502与驱动薄膜晶体管的栅极20电连接，驱动薄膜晶体管的源极501与电源线电连接，驱动薄膜晶体管的漏极502与阳极901电连接。
这里需要说明的是，不管薄膜晶体管是开关薄膜晶体管还是驱动薄膜晶体管，其形成方法均适用上述薄膜晶体管的制备方法。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
其中，当该阵列基板可以为液晶显示装置的阵列基板时，该显示装置还包括彩膜基板，以及位于阵列基板和彩膜基板之间的液晶层。
当该阵列基板为有机电致发光二极管显示器的阵列基板时，该显示装置还包括封装基板。
本发明实施例所提供的显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种薄膜晶体管的制备方法，包括在基板上形成栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其特征在于，所述形成金属氧化物半导体有源层，包括：
通过电化学反应形成所述金属氧化物半导体有源层。
2.根据权利要求1所述的制备方法，其特征在于，所述金属氧化物半导体为Cu2O半导体材料。
3.根据权利要求2所述的制备方法，其特征在于，通过电化学反应将Cu金属材料形成为Cu2O半导体材料的所述金属氧化物半导体有源层。
4.根据权利要求3所述的制备方法，其特征在于，所述通过电化学反应将Cu金属材料形成为Cu2O半导体材料的所述金属氧化物半导体有源层的步骤，包括：
将形成有由Cu金属材料形成的第一图案的基板放入水中并通电，使Cu金属材料与水发生电解反应形成Cu2O半导体材料，使所述第一图案形成为所述金属氧化物半导体有源层。
5.根据权利要求4所述的制备方法，其特征在于，在将形成有所述第一图案的基板放入水中之前，所述制备方法还包括：
通过构图工艺在有源区形成所述Cu金属材料的第一图案。
6.根据权利要求5所述的制备方法，其特征在于，通过一次构图工艺形成同层的所述源极的图案、所述漏极的图案和所述第一图案。
7.根据权利要求6所述的制备方法，其特征在于，所述通过一次构图工艺形成同层的所述源极的图案、所述漏极的图案和所述第一图案，具体包括：
在所述基板上形成Cu金属薄膜；
对所述Cu金属薄膜进行一次半色调掩膜工艺，形成所述源极的图案、所述漏极的图案以及位于所述有源区的第一图案；
其中，在进行电化学反应前，除所述第一图案外，由所述Cu金属薄膜形成的其他图案被光刻胶覆盖。
8.根据权利要求7所述的制备方法，其特征在于，所述对所述Cu金属薄膜进行一次半色调掩膜工艺，形成所述源极的图案、所述漏极的图案以及位于所述有源区的第一图案的步骤，包括：
在形成有所述Cu金属薄膜的基板上形成光刻胶；
采用半阶掩膜板或灰阶掩膜板对形成有所述光刻胶的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述源极图案和所述漏极图案的区域，所述光刻胶半保留部分对应所述有源区，所述光刻胶完全去除部分对应不形成Cu金属图案和有源区以外的其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分对应的Cu金属薄膜，形成所述源极的图案和所述漏极的图案，以及位于所述有源区的所述第一图案；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶。
9.根据权利要求3所述的制备方法，其特征在于，所述栅绝缘层至少包括与所述金属氧化物半导体有源层接触的TiO2或Al2O3层。
10.一种薄膜晶体管，包括设置在基板上的栅极、栅绝缘层、金属氧化物半导体有源层、源极和漏极；其特征在于，
通过电化学反应形成的所述金属氧化物半导体有源层。
11.根据权利要求10所述的薄膜晶体管，其特征在于，所述金属氧化物半导体有源层为Cu2O半导体材料。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述金属氧化物半导体有源层、所述源极和所述漏极同层设置；
其中，所述源极和所述漏极的材料为Cu金属材料。
13.根据权利要求12所述的薄膜晶体管，其特征在于，所述栅绝缘层至少包括与所述金属氧化物半导体有源层、所述源极和所述漏极接触的TiO2或Al2O3层。
14.一种阵列基板，其特征在于，包括权利要求10至13任一项所述的薄膜晶体管。
15.一种阵列基板的制备方法，包括在基板上形成薄膜晶体管，其特征在于，所述薄膜晶体管的制备方法为权利要求1至9任一项所述的薄膜晶体管的制备方法。
16.一种显示装置，其特征在于，包括权利要求14所述的阵列基板。
CN201510044070.1A 2015-01-28 2015-01-28 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Pending CN104638016A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510044070.1A CN104638016A (zh) 2015-01-28 2015-01-28 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US14/785,816 US9899532B2 (en) 2015-01-28 2015-06-19 Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus
EP15790814.6A EP3252802B1 (en) 2015-01-28 2015-06-19 Thin film transistor manufacturing method and array substrate manufacturing method
PCT/CN2015/081992 WO2016119380A1 (zh) 2015-01-28 2015-06-19 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510044070.1A CN104638016A (zh) 2015-01-28 2015-01-28 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN104638016A true CN104638016A (zh) 2015-05-20

Family

ID=53216531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510044070.1A Pending CN104638016A (zh) 2015-01-28 2015-01-28 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Country Status (4)

Country Link
US (1) US9899532B2 (zh)
EP (1) EP3252802B1 (zh)
CN (1) CN104638016A (zh)
WO (1) WO2016119380A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979406A (zh) * 2015-07-31 2015-10-14 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
WO2016119380A1 (zh) * 2015-01-28 2016-08-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN112002752A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN112526818A (zh) * 2020-12-02 2021-03-19 北海惠科光电技术有限公司 半色调掩膜版和薄膜晶体管阵列基板制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876331B (zh) * 2017-03-03 2019-11-22 武汉华星光电技术有限公司 Oled显示面板及其制备方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US20030092257A1 (en) * 2001-11-09 2003-05-15 Chih-Hsien Cheng Method for fabricating metal interconnects
CN1748047A (zh) * 2002-12-12 2006-03-15 Bhp比利顿创新公司 金属氧化物的电化学还原
US20090057663A1 (en) * 2007-08-29 2009-03-05 Samsung Electronics Co., Ltd. Oxide thin film transistor and method of manufacturing the same
CN101578708A (zh) * 2007-09-28 2009-11-11 Stion太阳能电池有限公司 太阳能电池装置的柱状结构薄膜材料
CN102254950A (zh) * 2011-07-12 2011-11-23 北京大学深圳研究生院 一种氧化亚铜薄膜晶体管及其制备方法
CN102299182A (zh) * 2010-06-23 2011-12-28 周星工程股份有限公司 薄膜晶体管及其制造方法
CN103560114A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5812895B2 (ja) 2012-02-28 2015-11-17 株式会社ジャパンディスプレイ 近接検出装置、近接検出方法、電子機器
CN103092417B (zh) 2013-01-22 2019-02-12 北京集创北方科技股份有限公司 一种单层多点ito布线结构
EP2950186A4 (en) 2013-01-24 2016-09-28 Toppan Printing Co Ltd TOUCH SCREEN AND DISPLAY DEVICE
KR20150102133A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
CN203882297U (zh) 2014-04-28 2014-10-15 深圳市汇顶科技股份有限公司 电容式触摸传感器及其电极结构、电容式触摸屏
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
US20160172027A1 (en) * 2014-12-16 2016-06-16 Conversant Intellectual Property Management Inc. Polymer Memory
CN104638016A (zh) 2015-01-28 2015-05-20 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264794A (ja) * 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US20030092257A1 (en) * 2001-11-09 2003-05-15 Chih-Hsien Cheng Method for fabricating metal interconnects
CN1748047A (zh) * 2002-12-12 2006-03-15 Bhp比利顿创新公司 金属氧化物的电化学还原
US20090057663A1 (en) * 2007-08-29 2009-03-05 Samsung Electronics Co., Ltd. Oxide thin film transistor and method of manufacturing the same
CN101578708A (zh) * 2007-09-28 2009-11-11 Stion太阳能电池有限公司 太阳能电池装置的柱状结构薄膜材料
CN102299182A (zh) * 2010-06-23 2011-12-28 周星工程股份有限公司 薄膜晶体管及其制造方法
CN102254950A (zh) * 2011-07-12 2011-11-23 北京大学深圳研究生院 一种氧化亚铜薄膜晶体管及其制备方法
CN103560114A (zh) * 2013-11-15 2014-02-05 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法、显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016119380A1 (zh) * 2015-01-28 2016-08-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9899532B2 (en) 2015-01-28 2018-02-20 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus
CN104979406A (zh) * 2015-07-31 2015-10-14 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
WO2017020555A1 (zh) * 2015-07-31 2017-02-09 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
US10204922B2 (en) 2015-07-31 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and manufacturing method thereof, and display device
EP3333900A4 (en) * 2015-07-31 2019-04-10 Boe Technology Group Co. Ltd. THIN-LAYER TRANSISTOR AND ARRAY SUBSTRATE, MANUFACTURING METHOD AND DISPLAY DEVICE
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US10204924B2 (en) 2016-01-12 2019-02-12 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, display substrate and display device
CN112002752A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN112002752B (zh) * 2020-07-27 2023-04-21 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN112526818A (zh) * 2020-12-02 2021-03-19 北海惠科光电技术有限公司 半色调掩膜版和薄膜晶体管阵列基板制造方法

Also Published As

Publication number Publication date
US20160343864A1 (en) 2016-11-24
WO2016119380A1 (zh) 2016-08-04
EP3252802A4 (en) 2018-08-29
US9899532B2 (en) 2018-02-20
EP3252802A1 (en) 2017-12-06
EP3252802B1 (en) 2022-02-16

Similar Documents

Publication Publication Date Title
US10916185B1 (en) Array substrate, display panel, display device and array-substrate manufacturing method
KR101987218B1 (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
CN101907807B (zh) 具有氧化物薄膜晶体管的显示器及其制造方法
US6958252B2 (en) Flat panel display device and method of manufacturing the same
CN109166896A (zh) 显示面板及其制作方法
CN109378326B (zh) 显示面板及其制作方法
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103839973B (zh) 有源矩阵有机发光二极管阵列基板及制作方法和显示装置
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN103489894A (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN204257650U (zh) 显示基板、显示面板和掩膜板
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
KR20080052460A (ko) 표시 장치 및 그 제조 방법
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
US11711948B2 (en) Display panel, preparation method thereof, and display apparatus
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN106449658A (zh) Tft基板及其制作方法
CN104409462A (zh) 阵列基板及其制造方法、显示装置
US20140125901A1 (en) Array substrate, manufacturing method thereof and display device
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
CN203521417U (zh) 有源矩阵有机电致发光显示器件及显示装置
CN103928455A (zh) 一种tft阵列基板及其制造方法
CN103219341A (zh) 一种阵列基板及制备方法、显示装置
CN102629586A (zh) 一种阵列基板及其制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150520

RJ01 Rejection of invention patent application after publication