CN104409514A - 一种薄膜晶体管结构、其制作方法及相关装置 - Google Patents

一种薄膜晶体管结构、其制作方法及相关装置 Download PDF

Info

Publication number
CN104409514A
CN104409514A CN201410676136.4A CN201410676136A CN104409514A CN 104409514 A CN104409514 A CN 104409514A CN 201410676136 A CN201410676136 A CN 201410676136A CN 104409514 A CN104409514 A CN 104409514A
Authority
CN
China
Prior art keywords
film transistor
thin
active layer
underlay substrate
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410676136.4A
Other languages
English (en)
Inventor
王杨
龙跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410676136.4A priority Critical patent/CN104409514A/zh
Publication of CN104409514A publication Critical patent/CN104409514A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

本发明公开了一种薄膜晶体管结构、其制作方法及相关装置，其中薄膜晶体管结构包括：衬底基板，在衬底基板上层叠设置的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管共用一个栅极，由于薄膜晶体管结构采用第一薄膜晶体管和第二薄膜晶体管层叠设置且共用一个栅极的新型结构，可以缩小多个薄膜晶体管结构在整个显示面板中所占区域的面积，同时可以降低功耗，进一步提高显示面板的性能。

Description

一种薄膜晶体管结构、其制作方法及相关装置
技术领域
本发明涉及显示技术领域，尤指一种薄膜晶体管结构、其制作方法及相关装置。
背景技术
显示面板中的薄膜晶体管是关键器件，但是薄膜晶体管所在区域不透光，当显示面板中有多个薄膜晶体管时，多个薄膜晶体管在整个显示面板中所占区域的面积大小会对显示面板的显示有一定的影响。
例如，越来越多的显示面板都利用栅线集成驱动(Gate Driver on Array，简称GOA)技术，将栅极开关电路集成在显示面板中的薄膜晶体管结构上以形成对显示面板的扫描驱动，从而可以从材料成本和制作工艺两方面降低产品成本，这种集成在薄膜晶体管结构上的栅极开关电路称作栅线集成驱动电路，在栅线集成驱动电路中通常形成多个薄膜晶体管，会造成栅线集成驱动电路在整个显示面板中所占区域的面积较大，造成显示面板的边框较宽，不利于窄边框设计。
因此，如何保证在多个薄膜晶体管器件正常工作的前提下，减小薄膜晶体管在整个显示面板中所占区域的面积，是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本发明实施例提供一种薄膜晶体管结构、其制作方法及相关装置，可以缩小薄膜晶体管结构在整个显示面板中所占区域的面积。
因此，本发明实施例提供了一种薄膜晶体管结构，包括：衬底基板，在所述衬底基板上层叠设置的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管和所述第二薄膜晶体管共用一个栅极。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构中，所述第一薄膜晶体管为顶栅型薄膜晶体管，所述第二薄膜晶体管为底栅型薄膜晶体管。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构中，所述第一薄膜晶体管和所述第二薄膜晶体管同时为P型晶体管或N型晶体管；或，
所述第一薄膜晶体管和所述第二薄膜晶体管分别为P型晶体管和N型晶体管。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构中，所述第一薄膜晶体管的源漏极和所述第二薄膜晶体管的源漏极在所述衬底基板上的正投影相互重叠。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构中，所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层在所述衬底基板上的正投影相互重叠。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构中，所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层的材料分别为非晶硅、多晶硅、或半导体氧化物。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构中，还包括：设置在所述衬底基板和所述第一薄膜晶体管之间的保护层。
本发明实施例还提供了一种阵列基板，包括本发明实施例上述的薄膜晶体管结构。
本发明实施例还提供了一种电路结构，包括本发明实施例上述的薄膜晶体管结构。
上述所说的电路结构包括栅线集成驱动电路或有机电致发光显示器件的像素电路。本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板或电路结构。
本发明实施例还提供了一种本发明实施例提供的上述薄膜晶体管结构的制作方法，包括：
在衬底基板上形成包括源漏极、有源层和栅极的第一薄膜晶体管的图形；
在所述形成有栅极的衬底基板上形成包括有源层和源漏极的第二薄膜晶体管的图形。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构的制作方法中，采用同一掩膜板形成所述第一薄膜晶体管中源漏极的图形和所述第二薄膜晶体管中源漏极的图形。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管结构的制作方法中，采用同一掩膜板形成所述第一薄膜晶体管中有源层的图形和所述第二薄膜晶体管中有源层的图形。
本发明实施例的有益效果包括：
本发明实施例提供的一种薄膜晶体管结构、其制作方法及相关装置，其中薄膜晶体管结构包括：衬底基板，在衬底基板上层叠设置的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管共用一个栅极，由于薄膜晶体管结构采用第一薄膜晶体管和第二薄膜晶体管层叠设置且共用一个栅极的新型结构，可以缩小多个薄膜晶体管结构在整个显示面板中所占区域的面积，同时可以降低功耗，进一步提高显示面板的性能。
附图说明
图1为本发明实施例提供的薄膜晶体管结构的结构示意图；
图2为本发明实施例提供的薄膜晶体管结构的制作方法流程图；
图3为本发明实施例提供的具体实例中的薄膜晶体管结构的制作方法流程图；
图4a至图4i分别为本发明实施例提供的具体实例中的薄膜晶体管结构的制作方法在各步骤执行后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管结构、其制作方法及相关装置的具体实施方式进行详细地说明。
其中，附图中各膜层的厚度和形状不反映薄膜晶体管结构的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种薄膜晶体管结构，如图1所示，包括：衬底基板100，在衬底基板100上层叠设置的第一薄膜晶体管200和第二薄膜晶体管300；
该第一薄膜晶体管200和该第二薄膜晶体管300共用一个栅极201。
由于薄膜晶体管结构采用第一薄膜晶体管200和第二薄膜晶体管300层叠设置且共用一个栅极201的新型结构，可以缩小多个薄膜晶体管结构在整个显示面板中所占区域的面积，同时可以降低功耗，进一步提高显示面板的性能。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构中，为了能够使层叠设置的第一薄膜晶体管和第二薄膜晶体管能够共用一个栅极，如图1所示，该第一薄膜晶体管200一般设置为顶栅型薄膜晶体管，该第二薄膜晶体管300一般设置为底栅型薄膜晶体管，可以保证多个薄膜晶体管结构在正常工作的前提下，减小薄膜晶体管结构在显示面板中所占区域的面积。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构中，第一薄膜晶体管200和第二薄膜晶体管300可以同时设置为P型晶体管或N型晶体管；或者是另一种实现方式，第一薄膜晶体管200和第二薄膜晶体管300可以分别设置为P型晶体管和N型晶体管，即第一薄膜晶体管200和第二薄膜晶体管300的掺杂性能可以相同也可以不同，在具体实施时，可以根据实际需要，来设计第一薄膜晶体管200和第二薄膜晶体管300的导通性能。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构中，如图1所示，第一薄膜晶体管200的源漏极202和第二薄膜晶体管300的源漏极301在衬底基板100上的正投影可以是相互重叠的，即第一薄膜晶体管200的源漏极202和第二薄膜晶体管300的源漏极301的图案是一致的，这样，在薄膜晶体管结构的制作工艺中，可以采用同一掩模板形成第一薄膜晶体管200中源漏极202的图案和第二薄膜晶体管300中源漏极301的图案，节省制备成本。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构中，如图1所示，第一薄膜晶体管200的有源层203和第二薄膜晶体管300的有源层302在衬底基板100上的正投影也可以是相互重叠的，即第一薄膜晶体管200的有源层203和第二薄膜晶体管300的有源层302的图案也是一致的，这样，在薄膜晶体管结构的制作工艺中，也可以采用同一掩模板形成第一薄膜晶体管200中有源层203的图案和第二薄膜晶体管300中有源层302的图案，节省制备成本。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构中，第一薄膜晶体管200的有源层203和第二薄膜晶体管300的有源层302的材料可以分别设置为非晶硅、多晶硅、或半导体氧化物，即第一薄膜晶体管200的有源层203和第二薄膜晶体管300的有源层302的材料可以相同也可以不同，在具体实施时，可以根据实际需要的薄膜晶体管结构的电子迁移率和开启电压等性能，来设计第一薄膜晶体管200的有源层203和第二薄膜晶体管300的有源层302的具体材料。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构中，为了防止在采用碱金属玻璃作为衬底基板100时金属离子扩散到薄膜晶体管结构中，从而影响薄膜晶体管的性能，如图1所示，薄膜晶体管结构一般还可以包括：设置在衬底基板100和第一薄膜晶体管200之间的保护层400。
在具体实施时，本发明实施例提供的薄膜晶体管结构中一般在衬底基板上还形成有栅线、数据线等结构，这些具体结构可以有多种实现方式，在此不做限定。
基于同一发明构思，本发明实施例还提供了一种本发明实施例提供的上述薄膜晶体管结构的制作方法，由于该方法解决问题的原理与前述一种薄膜晶体管结构相似，因此该方法的实施可以参见薄膜晶体管结构的实施，重复之处不再赘述。
在具体实施时，本发明实施例提供的薄膜晶体管结构的制作方法，如图2所示，具体包括以下步骤：
S101、在衬底基板上形成包括源漏极、有源层和栅极的第一薄膜晶体管的图形；
S102、在形成有栅极的衬底基板上形成包括有源层和源漏极的第二薄膜晶体管的图形。
在具体实施时，由于在形成有栅极的衬底基板上形成包括有源层和源漏极的第二薄膜晶体管的图形，即第二薄膜晶体管和第一薄膜晶体管层叠设置且共用了一个栅极，构成了一个新型的薄膜晶体管结构，可以缩小薄膜晶体管结构在整个显示面板中所占区域的面积，同时可以降低功耗，进一步提高显示面板的性能。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构的制作方法中，采用同一掩膜板形成第一薄膜晶体管中源漏极的图形和第二薄膜晶体管中源漏极的图形，节省制备成本，即第一薄膜晶体管中源漏极的图形和第二薄膜晶体管中源漏极的图形是一致的，可以使第一薄膜晶体管中的源漏极和第二薄膜晶体管中的源漏极在薄膜晶体管结构中的衬底基板上的正投影是相互重叠的。
在具体实施时，在本发明实施例提供的上述薄膜晶体管结构的制作方法中，也采用同一掩膜板形成第一薄膜晶体管中有源层的图形和第二薄膜晶体管中有源层的图形，节省制备成本，即第一薄膜晶体管中有源层的图形和第二薄膜晶体管中有源层的图形是一致的，可以使第一薄膜晶体管中的有源层和第二薄膜晶体管中的有源层在薄膜晶体管结构中的衬底基板上的正投影是相互重叠的。
下面以一个具体的实例详细的说明本发明实施例提供的薄膜晶体管结构的制作方法，如图3所示，具体包括以下步骤：
S201、在衬底基板上形成保护层的图形；在具体实施时，如图4a所示，在衬底基板100上沉积一层绝缘材料，不需要采用掩模板，形成保护层400的图形；
S202、在形成有保护层的衬底基板上形成第一薄膜晶体管中源漏极的图形；在具体实施时，如图4b所示，在形成有保护层400的衬底基板100上沉积一层金属材料，通过采用掩模板进行构图工艺，形成第一薄膜晶体管中源漏极202的图形；
S203、在形成有第一薄膜晶体管中源漏极的衬底基板上形成第一薄膜晶体管中有源层的图形；在具体实施时，如图4c所示，在形成有第一薄膜晶体管中源漏极202的衬底基板100上沉积一层有源层材料，可以是非晶硅、多晶硅、或半导体氧化物，通过采用掩模板进行构图工艺，形成第一薄膜晶体管中有源层203的图形；
S204、在形成有第一薄膜晶体管中有源层的衬底基板上形成第一薄膜晶体管中绝缘层的图形；在具体实施时，如图4d所示，在形成有第一薄膜晶体管中有源层203的衬底基板100上沉积一层绝缘材料，不需要采用掩模板，形成第一薄膜晶体管中绝缘层204的图形；
S205、在形成有第一薄膜晶体管中绝缘层的衬底基板上形成栅极的图形；在具体实施时，如图4e所示，在形成有第一薄膜晶体管中绝缘层204的衬底基板100上沉积一层金属材料，通过采用掩模板进行构图工艺，形成栅极201的图形；
S206、在形成有栅极的衬底基板上形成第二薄膜晶体管中绝缘层的图形；在具体实施时，如图4f所示，在形成有栅极201的衬底基板100上沉积一层绝缘材料，不需要采用掩模板，形成第二薄膜晶体管中绝缘层303的图形；
S207、在形成有第二薄膜晶体管中绝缘层的衬底基板上形成第二薄膜晶体管中有源层的图形；在具体实施时，如图4g所示，在形成有第二薄膜晶体管中绝缘层303的衬底基板100上沉积一层有源层材料，通过采用与形成第一薄膜晶体管中有源层203的图形的同一掩模板进行构图工艺，形成第二薄膜晶体管中有源层302的图形；
S208、在形成有第二薄膜晶体管中有源层的衬底基板上形成第二薄膜晶体管中源漏极的图形；在具体实施时，如图4h所示，在形成有第二薄膜晶体管中有源层302的衬底基板100上沉积一层金属材料，通过采用与形成第一薄膜晶体管中源漏极202的图形的同一掩模板进行构图工艺，形成第二薄膜晶体管中源漏极301的图形；
S209、在形成有第二薄膜晶体管中源漏极的衬底基板上形成钝化层的图形；在具体实施时，如图4i所示，在形成有第二薄膜晶体管中源漏极301的衬底基板100上沉积一层钝化层材料，通过采用掩模板进行构图工艺，形成钝化层500的图形。
至此，经过具体实例提供的上述步骤S201至S209制作出了本发明实施例提供的上述薄膜晶体管结构，具体地，本发明实施例提供的上述薄膜晶体管结构是在不增加设备和掩模板数量的前提下，通过增加两道曝光工序，在现有的工艺设备和成熟的条件下完成的，这里，形成了相同的第一薄膜晶体管和第二薄膜晶体管的图形，可以使薄膜晶体管结构在整个显示面板中所占区域的面积缩小50％。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管结构，上述薄膜晶体管结构应用于阵列基板中，一方面在应用于镜像设置的两个薄膜晶体管时，有利于保证两者性能一致性，另一方面采用上述薄膜晶体管结构的底发射型像素电路可以缩小在整个显示面板中所占区域的面积，有利于提高像素电路的开口率。对于阵列基板的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该阵列基板的实施例可以参见上述薄膜晶体管结构的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种栅线集成驱动电路，包括本发明实施例提供的上述薄膜晶体管结构，上述薄膜晶体管结构应用于栅线集成驱动电路，可以缩小栅线集成驱动电路在整个显示面板中所占区域的面积，从而有利于实现显示面板的窄边框设计。对于该栅线集成驱动电路的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该栅线集成驱动电路的实施可以参见上述薄膜晶体管结构的实施例，重复之处不再赘述。
基于同一发明构思，本发明实施例还提供了一种有机电致发光显示器件的像素电路，包括本发明实施例提供的上述薄膜晶体管结构，上述薄膜晶体管结构应用于有机电致发光显示器件的像素电路，一方面在应用于镜像设置的两个薄膜晶体管时，有利于保证两者性能一致性，另一方面采用上述薄膜晶体管结构的底发射型像素电路可以缩小在整个显示面板中所占区域的面积，有利于提高像素电路的开口率。对于该有机电致发光显示器件的像素电路的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该有机电致发光显示器件的像素电路的实施可以参见上述薄膜晶体管结构的实施例，重复之处不再赘述。
可以理解的是，本发明实施例所述的薄膜晶体管结构可以应用于任何一种需要薄膜晶体管结构的电路结构中，并不限于上述的两种电路结构的描述。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述薄膜晶体管结构、阵列基板或电路结构，所述电路结构可以包括栅线集成驱动电路或有机电致发光显示器件的像素电路，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的一种薄膜晶体管结构、其制作方法及相关装置，其中薄膜晶体管结构包括：衬底基板，在衬底基板上层叠设置的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管共用一个栅极，由于薄膜晶体管结构采用第一薄膜晶体管和第二薄膜晶体管层叠设置且共用一个栅极的新型结构，可以缩小多个薄膜晶体管结构在整个显示面板中所占区域的面积，同时可以降低功耗，进一步提高显示面板的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种薄膜晶体管结构，其特征在于，包括：衬底基板，在所述衬底基板上层叠设置的第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管和所述第二薄膜晶体管共用一个栅极。
2.如权利要求1所述的薄膜晶体管结构，其特征在于，所述第一薄膜晶体管为顶栅型薄膜晶体管，所述第二薄膜晶体管为底栅型薄膜晶体管。
3.如权利要求1所述的薄膜晶体管结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管同时为P型晶体管或N型晶体管；或，
所述第一薄膜晶体管和所述第二薄膜晶体管分别为P型晶体管和N型晶体管。
4.如权利要求1-3任一项所述的薄膜晶体管结构，其特征在于，所述第一薄膜晶体管的源漏极和所述第二薄膜晶体管的源漏极在所述衬底基板上的正投影相互重叠。
5.如权利要求1-3任一项所述的薄膜晶体管结构，其特征在于，所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层在所述衬底基板上的正投影相互重叠。
6.如权利要求5所述的薄膜晶体管结构，其特征在于，所述第一薄膜晶体管的有源层和所述第二薄膜晶体管的有源层的材料分别为非晶硅、多晶硅、或半导体氧化物。
7.如权利要求1所述的薄膜晶体管结构，其特征在于，还包括：设置在所述衬底基板和所述第一薄膜晶体管之间的保护层。
8.一种阵列基板，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管结构。
9.一种电路结构，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管结构。
10.如权利要求9所述的电路结构，其特征在于，所述电路结构包括栅线集成驱动电路或有机电致发光显示器件的像素电路。
11.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板或权利要求9所述的电路结构。
12.一种如权利要求1-7任一项所述薄膜晶体管结构的制作方法，其特征在于，包括：
在衬底基板上形成包括源漏极、有源层和栅极的第一薄膜晶体管的图形；
在所述形成有栅极的衬底基板上形成包括有源层和源漏极的第二薄膜晶体管的图形。
13.如权利要求12所述的方法，其特征在于，采用同一掩膜板形成所述第一薄膜晶体管中源漏极的图形和所述第二薄膜晶体管中源漏极的图形。
14.如权利要求12所述的方法，其特征在于，采用同一掩膜板形成所述第一薄膜晶体管中有源层的图形和所述第二薄膜晶体管中有源层的图形。
CN201410676136.4A 2014-11-21 2014-11-21 一种薄膜晶体管结构、其制作方法及相关装置 Pending CN104409514A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410676136.4A CN104409514A (zh) 2014-11-21 2014-11-21 一种薄膜晶体管结构、其制作方法及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410676136.4A CN104409514A (zh) 2014-11-21 2014-11-21 一种薄膜晶体管结构、其制作方法及相关装置

Publications (1)

Publication Number Publication Date
CN104409514A true CN104409514A (zh) 2015-03-11

Family

ID=52647128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410676136.4A Pending CN104409514A (zh) 2014-11-21 2014-11-21 一种薄膜晶体管结构、其制作方法及相关装置

Country Status (1)

Country Link
CN (1) CN104409514A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900653A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 Tft布局结构
CN105552085A (zh) * 2015-12-25 2016-05-04 昆山国显光电有限公司 一种像素驱动电路及其制备方法
CN105870059A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相关制作方法和显示面板
WO2016165183A1 (zh) * 2015-04-14 2016-10-20 深圳市华星光电技术有限公司 Tft布局结构
CN106920515A (zh) * 2015-12-24 2017-07-04 群创光电股份有限公司 有源矩阵有机发光二极管的驱动电路及其显示面板
CN111105754A (zh) * 2018-10-26 2020-05-05 三星显示有限公司 扫描驱动器以及包括该扫描驱动器的显示设备
CN114220819A (zh) * 2021-10-29 2022-03-22 长沙惠科光电有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
CN103765494A (zh) * 2011-06-24 2014-04-30 夏普株式会社 显示装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014799A1 (en) * 2007-07-11 2009-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103765494A (zh) * 2011-06-24 2014-04-30 夏普株式会社 显示装置及其制造方法
CN103367353A (zh) * 2012-03-30 2013-10-23 东莞万士达液晶显示器有限公司 主动元件及主动元件阵列基板
CN103730485A (zh) * 2013-12-27 2014-04-16 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900653A (zh) * 2015-04-14 2015-09-09 深圳市华星光电技术有限公司 Tft布局结构
WO2016165183A1 (zh) * 2015-04-14 2016-10-20 深圳市华星光电技术有限公司 Tft布局结构
CN104900653B (zh) * 2015-04-14 2017-12-29 深圳市华星光电技术有限公司 Tft布局结构
CN106920515A (zh) * 2015-12-24 2017-07-04 群创光电股份有限公司 有源矩阵有机发光二极管的驱动电路及其显示面板
CN105552085A (zh) * 2015-12-25 2016-05-04 昆山国显光电有限公司 一种像素驱动电路及其制备方法
CN105552085B (zh) * 2015-12-25 2019-04-30 昆山国显光电有限公司 一种像素驱动电路及其制备方法
CN105870059A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相关制作方法和显示面板
CN111105754A (zh) * 2018-10-26 2020-05-05 三星显示有限公司 扫描驱动器以及包括该扫描驱动器的显示设备
CN114220819A (zh) * 2021-10-29 2022-03-22 长沙惠科光电有限公司 阵列基板及其制备方法、显示面板

Similar Documents

Publication Publication Date Title
US10254876B2 (en) Array substrate, fabricating method thereof and display device
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN103715196B (zh) 一种阵列基板及其制作方法、显示装置
CN106206430B (zh) 一种薄膜晶体管结构的制作方法
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
CN103309108A (zh) 阵列基板及其制造方法、显示装置
CN104201152A (zh) 制作显示面板的方法
CN104538352A (zh) 阵列基板及其制造方法、显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN104637955A (zh) 一种阵列基板及其制作方法、显示装置
CN106098699A (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN105096753A (zh) 一种阵列基板、其制作方法及显示装置
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
CN103489921A (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103824862A (zh) 薄膜晶体管基板与显示器
CN103824865A (zh) 一种阵列基板及其制备方法和显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104392991A (zh) 一种阵列基板及其制备方法、显示装置
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150311

RJ01 Rejection of invention patent application after publication