CN104201152A - 制作显示面板的方法 - Google Patents

制作显示面板的方法 Download PDF

Info

Publication number
CN104201152A
CN104201152A CN201410431229.0A CN201410431229A CN104201152A CN 104201152 A CN104201152 A CN 104201152A CN 201410431229 A CN201410431229 A CN 201410431229A CN 104201152 A CN104201152 A CN 104201152A
Authority
CN
China
Prior art keywords
layer
conductive layer
protective layer
patterned conductive
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410431229.0A
Other languages
English (en)
Inventor
黄郁涵
黄国有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104201152A publication Critical patent/CN104201152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种制作显示面板的方法，包括于一第一基板上形成一第一图案化导电层、一栅极绝缘层、一半导体沟道层、一第一保护层、一第二图案化导电层以及一像素电极。第一图案化导电层包括一栅极，且第二图案化导电层包括一源极、一漏极及一数据线。栅极绝缘层、第一保护层及第二图案化导电层的图案是利用同一道光掩模并利用蚀刻工艺及剥离工艺所形成。本发明公开的制作显示面板的方法能够简化工艺并大幅节省制作成本。

Description

制作显示面板的方法
技术领域
本发明涉及一种制作显示面板的方法，尤其涉及一种具有简化工艺步骤的制作显示面板的方法。
背景技术
液晶显示面板由于具有轻薄短小与节能等优点，已被广泛地应用在各式电子产品，如智能手机(smart phone)、笔记型电脑(notebook computer)、平板电脑(tablet PC)等，而且随着大尺寸液晶显示面板技术的快速发展，液晶显示器已逐渐成为平面电视的主流产品。
液晶显示面板主要是利用一显示阵列提供显示功能，其中显示阵列由多个以阵列排列的次像素所构成，而各次像素包括薄膜晶体管元件、储存电容元件以及液晶电容元件等。依据半导体材料定义，薄膜晶体管元件大致上包括三大类，分别为：非晶硅薄膜晶体管元件(amorphous silicon TFT,a-Si TFT)、多晶硅薄膜晶体管元件(poly silicon TFT)以及氧化物半导体薄膜晶体管元件(oxide semiconductor TFT)。非晶硅薄膜晶体管受到非晶硅半导体材料本身特性的限制，使其电子迁移率较低而无法满足目前可见的未来更高规格显示器的需求。多晶硅薄膜晶体管受惠于其多晶硅材料的特性，于电子迁移率上有大幅的改善，至于大尺寸面板应用时会有结晶程度均匀性不佳的问题存在，故目前多晶硅薄膜晶体管元件仍以小尺寸面板应用为主。氧化物半导体薄膜晶体管元件的氧化物半导体材料一般为非晶相(amorphous)结构，且氧化物半导体薄膜晶体管元件的电子迁移率一般可较非晶硅薄膜晶体管元件高10倍以上，已可满足目前可见的未来高规格显示器的需求，因此目前已有使用氧化物半导体薄膜晶体管元件的液晶显示面板。
然而，使用氧化物半导体薄膜晶体管元件的液晶显示面板至少需要进行九次光刻及蚀刻工艺(photolithography and etching process,PEP)，也就是至少需要使用九道不同的光掩模才能制作，因此具有工艺复杂的缺点而仍待进一步改善。
发明内容
本发明的目的之一在于提供一种制作显示面板的方法，以简化显示面板的工艺复杂度。
本发明的一实施例提供一种制作显示面板的方法，包括下列步骤。提供第一基板。于第一基板上形成第一图案化导电层，其中第一图案化导电层包括栅极。于第一基板与第一图案化导电层上形成栅极绝缘层。于栅极绝缘层上形成半导体沟道层，其中半导体沟道层与栅极在垂直投影方向上至少部分重叠。于栅极绝缘层与半导体沟道层上形成第一保护层。于第一保护层上形成图案化光致抗蚀剂层，其中图案化光致抗蚀剂层具有第一光致抗蚀剂图案、第二光致抗蚀剂图案以及多个开口，且第一光致抗蚀剂图案的厚度大于第二光致抗蚀剂图案的厚度。去除开口所暴露出的第一保护层以暴露出半导体沟道层的第一接触区与第二接触区。进行灰化工艺，移除第二光致抗蚀剂图案以部分暴露出第一保护层的上表面。于图案化光致抗蚀剂层上形成导电层，其中导电层与第一接触区和第二接触区接触，且导电层与图案化光致抗蚀剂层所暴露出的第一保护层的上表面接触。进行剥离工艺，移除图案化光致抗蚀剂层以及位于图案化光致抗蚀剂层上的导电层，以形成第二图案化导电层，其中第二图案化导电层包括源极与第一接触区接触、漏极与第二接触区接触以及数据线设置于第一保护层的上表面上并与源极连接。于第二图案化导电层上形成第二保护层。于第二保护层上形成像素电极，其中像素电极与漏极电性连接。
本发明的制作显示面板的方法利用剥离工艺以同时定义出栅极绝缘层、第一保护层以及第二图案化导电层的图案，可以减少至少两道光掩模的数目，故可以简化工艺并大幅节省制作成本。再者，第一保护层以及第二图案化导电层(源极与漏极)的图案使用同一道光掩模定义，还可具有自行对准(self-alignment)的优点，故可缩短沟道长度，进而提升开口率并使得薄膜晶体管元件具有均匀化的元件特性。
附图说明
图1至图13绘示了本发明的第一实施例的制作显示面板的方法的示意图。
图14与图15绘示了本发明的第二实施例的制作显示面板的方法的示意图。
图16至图18绘示了本发明的第三实施例的制作显示面板的方法的示意图。
其中，附图标记说明如下：
10   第一基板            10A  主动区
10P  周边区              12   第一图案化导电层
CL   共通线              12P  下连接垫
GI   栅极绝缘层          13   半导体沟道层
14   第一保护层          14T  上表面
16   光致抗蚀剂层        18   灰阶光掩模
18T  透光区              18S  半透光区
18B  遮光区              20   图案化光致抗蚀剂层
201  第一光致抗蚀剂图案   202  第二光致抗蚀剂图案
20A  开口                131  第一接触区
132  第二接触区           21   导电层
22   第二图案化导电层     S    源极
D    漏极                TFT  薄膜晶体管元件
22C  连接电极            22P  上连接垫
24   第二保护层          26   第三保护层
261  第一开口            262  第二开口
28   第三图案化导电层    CE   共通电极
30   第四保护层          TH1  第一接触洞
TH2  第二接触洞          TH3  第三接触洞
32   第四图案化导电层    PE   像素电极
32T  转接电极            32B  分支电极
32S  狭缝                40   第二基板
42   显示介质层          1    显示面板
23   图案化辅助导电层     231  辅助导线
232  辅助共通线           233  辅助连接垫
2    显示面板             25   导电层
22A  图案化透明导电层     22B  图案化不透明导电层
3    显示面板             Z    垂直投影方向
281  开口                 G    栅极
具体实施方式
为使本领域技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图13。图1至图13绘示了本发明的第一实施例的制作显示面板的方法的示意图，其中图1至图11以及图13以剖面型式绘示，图12以上视型式绘示，且图11的剖面图沿图12的剖线A-A’、B-B’与C-C’所绘示。如图1所示，首先提供第一基板10。第一基板10作为阵列基板(或称为薄膜晶体管基板)的基底。第一基板10可为硬式基板或可挠式基板，其可为例如玻璃基板、塑胶基板或石英基板，但不以此为限。第一基板10可具有一主动区10A以及一周边区10P设置于主动区10A的至少一侧。接着，于第一基板10上形成第一图案化导电层12，其中第一图案化导电层12可包括一栅极G，并可选择性包括一栅极线(图未示)、一共通线CL以及至少一下连接垫12P。栅极G与栅极线位于主动区10A内，其中栅极线与栅极G电性连接，用以提供栅极电压给栅极G。共通线CL位于周边区10P内，用以提供共通电压。下连接垫12P位于周边区10P内，并可与栅极线、数据线或共通线CL电性连接，作为栅极线、数据线或共通线CL等导线与驱动芯片(图未示)电性连接的连接垫之用。第一图案化导电层12的图案可利用一道光掩模并配合曝光、显影及蚀刻工艺加以形成。第一图案化导电层12的材料可包括不透明导电材料例如金属或合金及/或透明导电材料例如氧化铟锡(ITO)或氧化铟锌(IZO)，但不以此为限。随后，于第一基板10与第一图案化导电层12上形成栅极绝缘层GI。栅极绝缘层GI的材料可为无机绝缘材料例如氧化硅、氮化硅或氮氧化硅，或者为有机绝缘材料。之后，于栅极绝缘层GI上形成一半导体沟道层13，其中半导体沟道层13与栅极G在垂直投影方向Z上至少部分重叠。举例而言，半导体沟道层13与栅极G大体上可以完全重叠并对应，或半导体沟道层13与栅极G可仅部分重叠，且半导体沟道层13可略小于栅极G或略大于栅极G。在本实施例中，半导体沟道层13可包括氧化物半导体沟道层，其材料可包括氧化铟镓锌(indium gallium zincoxide,IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡(indium tinoxide,ITO)、氧化钛(titanium oxide,TiO)、氧化锌(zinc oxide,ZnO)、氧化铟(indium oxide,InO)、氧化镓(gallium oxide,GaO)或其它合适的半导体材料。接着，于栅极绝缘层GI与半导体沟道层13上形成第一保护层14。第一保护层14的材料可为无机绝缘材料例如氧化硅、氮化硅或氮氧化硅，或者为有机绝缘材料。
随后，于第一保护层14上形成图案化光致抗蚀剂层。在本实施例中，于第一保护层14上形成图案化光致抗蚀剂层的步骤如图2与图3及其相关段落所示。如图2所示，于第一保护层14上形成光致抗蚀剂层16。接着设置灰阶光掩模18于光致抗蚀剂层16上方。灰阶光掩模18具有透光区18T、半透光区18S以及遮光区18B，其中透光区18T的透光量大于半透光区18S的透光量，且半透光区18S的透光量大于遮光区18B的透光量。举例而言，透光区18T的透光量约为100％，半透光区18S的透光量约为50％，而遮光区18B的透光量约为0％，但不以此为限。
如图3所示，接着以灰阶光掩模18为遮罩对光致抗蚀剂层16进行曝光及显影后形成图案化光致抗蚀剂层20，其中图案化光致抗蚀剂层20具有第一光致抗蚀剂图案201、第二光致抗蚀剂图案202以及多个开口20A，其中第一光致抗蚀剂图案201的厚度大于第二光致抗蚀剂图案202的厚度。在本实施例中，图案化光致抗蚀剂层20至少具有两个开口20A，其分别对应一部分的半导体沟道层13。另外，若第一图案化导电层12包括共通线CL与下连接垫12P，则图案化光致抗蚀剂层20可另具有更多的开口20A，对应共通线CL与下连接垫12P。在本实施例中，光致抗蚀剂层16的材料可选用正型光致抗蚀剂，其曝光的部分在显影后可被移除，而未曝光的部分在显影后可被保留，因此透光区18T对应开口20A，遮光区18B对应第一光致抗蚀剂图案201，且半透光区18S对应第二光致抗蚀剂图案202。在一变化实施例中，光致抗蚀剂层16的材料可选用负型光致抗蚀剂，其未曝光的部分在显影后可被移除，而曝光的部分在显影后可被保留，因此透光区18T对应第一光致抗蚀剂图案201，遮光区18B对应开口20A，且半透光区18S对应第二光致抗蚀剂图案202。
如图4所示，接着去除一部分的开口20A所暴露出的第一保护层14以部分暴露出半导体沟道层13的第一接触区131与第二接触区132，以及去除图案化光致抗蚀剂层20的另一部分的开口20A所暴露出的第一保护层14与栅极绝缘层GI以部分暴露出共通线CL以及下连接垫12P。上述步骤例如可利用蚀刻工艺加以实现。
如图5所示，随后对图案化光致抗蚀剂层20进行灰化工艺(如箭号所示)，移除第二光致抗蚀剂图案202以部分暴露出第一保护层14的上表面14T。于灰化工艺之后，第一光致抗蚀剂图案201的厚度会略为缩减，但仍会覆盖第一保护层14的上表面14T的一部分。
如图6所示，接着于图案化光致抗蚀剂层20上形成一导电层21，其中导电层21与第一接触区131和第二接触区132接触并电性连接，且导电层21与图案化光致抗蚀剂层20所暴露出的第一保护层14的上表面14T接触。另外，导电层21还可与共通线CL以及下连接垫12P接触并电性连接。
如图7所示，随后进行剥离(lift-off)工艺，移除图案化光致抗蚀剂层20并一并移除位于图案化光致抗蚀剂层20上的导电层21，而一部分的导电层21则会被保留在图案化光致抗蚀剂层20所暴露出来的第一接触区131、第二接触区132、第一保护层14的一部分上表面14T、共通线CL以及下连接垫12P上，以形成第二图案化导电层22。第二图案化导电层22包括源极S与第一接触区131接触并电性连接、漏极D与第二接触区132接触并电性连接，以及数据线DL设置于第一保护层14的上表面14T上并与源极S连接且电性连接。栅极G、栅极绝缘层GI、半导体沟道层13、源极S以及漏极D构成薄膜晶体管元件TFT。此外，第二图案化导电层22还可还包括连接电极22C以及上连接垫22P，其中连接电极22C与图案化光致抗蚀剂层20所暴露出的共通线CL接触并电性连接，而上连接垫22P与图案化光致抗蚀剂层20所暴露出的下连接垫12P接触并电性连接。
如图8所示，接着于第二图案化导电层22上形成第二保护层24。第二保护层24的材料可为无机绝缘材料例如氧化硅、氮化硅或氮氧化硅，但不以此为限。随后，于第二保护层24上形成第三保护层26，其中第三保护层26具有第一开口261部分暴露出对应漏极D的第二保护层24，以及第二开口262部分暴露出对应共通线CL的第二保护层24。第三保护层26的材料可包括有机绝缘材料，且较佳可为有机感光绝缘材料，其可利用曝光及显影工艺制作出第一开口261与第二开口262，但不以此为限。另外，第三保护层26可为平坦层，其具有平坦化表面，以利后续膜层的形成。
如图9所示，于第三保护层26上形成第三图案化导电层28，其中第三图案化导电层28包括共通电极CE。第三图案化导电层28的图案可利用一道光掩模并配合曝光、显影及蚀刻工艺加以形成。第三图案化导电层28的材料可包括透明导电材料例如氧化铟锡(ITO)或氧化铟锌(IZO)，但不以此为限。在本实施例中，共通电极CE具有开口281，其中共通电极CE的开口281可对应第三保护层26的第一开口261，共通电极CE的开口281与第三保护层26的第一开口261均暴露出对应漏极D的第二保护层24，且共通电极CE的开口281较佳略大于第三保护层26的第一开口261。
如图10所示，接着于第三保护层26、第三图案化导电层28与共通电极CE上以及第一开口261与第二开口262所暴露出的第二保护层24上形成第四保护层30。第四保护层30的材料可为无机绝缘材料例如氧化硅、氮化硅或氮氧化硅，但不以此为限。
如图11与图12所示，移除第一开口261处的第四保护层30与第二保护层24以形成第一接触洞TH1，以部分暴露出漏极D，移除第二开口262处的第四保护层30与第二保护层24以形成第二接触洞TH2，以部分暴露出共通线CL上的连接电极22C，以及于第四保护层30中形成第三接触洞TH3，部分暴露出共通电极CE。第一接触洞TH1、第二接触洞TH2与第三接触洞TH可利用例如蚀刻工艺加以形成。随后，于第四保护层30上形成第四图案化导电层32。第四图案化导电层32包括像素电极PE以及转接电极32T，其中像素电极PE藉由第四保护层30与共通电极CE绝缘，且像素电极PE经由第一接触洞TH1与漏极D接触并电性连接，藉此像素电极PE可经由漏极D接收由数据线DL提供的像素电压；转接电极32T经由第二接触洞TH2与连接电极22C接触并电性连接以及经由第三接触洞TH3与共通电极CE接触并电性连接，藉此共通电极CE可经由转接电极32T接收由共通线CL提供的共通电压。第四图案化导电层32的图案可利用一道光掩模并配合曝光、显影及蚀刻工艺加以形成。在本实施例中，像素电极PE位于共通电极CE之上，其中像素电极PE可具有多条分支电极32B，且相邻的分支电极32B之间可具有狭缝32S，而共通电极CE大体上可为一整面电极，但不以此为限。在一变化实施例中，共通电极CE可位于像素电极PE之上，且共通电极CE可具有分支电极与狭缝，而像素电极PE可为整面电极；或者，共通电极CE与像素电极均可具有分支电极与狭缝。
如图13所示，接着提供第二基板40，并于第一基板10与第二基板40之间形成显示介质层42，以形成本实施例的显示面板1。在本实施例中，显示介质层42选用液晶层，因此显示面板1为液晶显示面板。显示面板1另可包括其它元件，例如储存电容元件、配向膜、偏光片、彩色滤光片、驱动芯片与间隔物等，上述元件为本领域技术人员所熟知，在此不再赘述。此外，由于像素电极PE与共通电极CE均设置于第一基板10上，因此显示面板1为水平电场型液晶显示面板，例如平面电场切换型(IPS)液晶显示面板或边缘电场切换型(FFS)液晶显示面板，但不以此为限。在一变化实施例中，像素电极PE与共通电极CE可分别设置于第一基板10与第二基板40上，以制作出垂直电场型液晶显示面板。本发明的方法亦可应用于制作其它各种类型的非自发光型显示面板例如电泳显示面板、电湿润显示面板等，或自发光型显示面板例如有机电激发光显示面板、电浆显示面板、场发射显示面板等。
请参考图14与图15。图14与图15绘示了本发明的第二实施例的制作显示面板的方法的示意图，其中图14所公开的方法接续图7的步骤之后进行。如图14所示，不同于第一实施例，本实施例的制作显示面板的方法还包括于形成第二图案化导电层22之后以及于形成第二保护层24之前，于第二图案化导电层22上形成图案化辅助导电层23。第二图案化导电层22以及图案化辅助导电层23系具有不同的图案。也就是说，第二图案化导电层22的图案系使用剥离工艺加以定义，而图案化辅助导电层23的图案则可利用另一道光掩模并搭配曝光、显影及蚀刻工艺加以定义。此外，第二图案化导电层22以及图案化辅助导电层23可由不同的导电材料所构成，且图案化辅助导电层23的片电阻较佳是低于第二图案化导电层22的片电阻。举例而言，在本实施例中，第二图案化导电层22的材料可包括透明导电材料例如氧化铟锡、氧化铟锡或其它适合的透明导电材料，而图案化辅助导电层23的材料可为不透明导电材料例如金属。图案化辅助导电层23可包括辅助导线231、辅助共通线232以及辅助连接垫233，其中辅助导线231可设置于数据线DL上且与数据线DL接触并电性连接，辅助共通线232可设置于连接电极22C上且与连接电极22C接触并电性连接，而辅助连接垫233可设置于上连接垫22P上且与上连接垫22P接触并电性连接。由于图案化辅助导电层23的片电阻低于第二图案化导电层22的片电阻，因此辅助导线231、辅助共通线232以及辅助连接垫233可以有效降低数据线DL、共通线CL与上连接垫22P的电阻。
如图15所示，接着可于图案化辅助导电层23上继续形成其它的保护层与导电层等膜层，其详细步骤与细节如图8至图13及其相关公开所述，即可形成本实施例的显示面板2。
请参考图16至图18。图16至图18绘示了本发明的第三实施例的制作显示面板的方法的示意图，其中图16所公开的方法接续图6的步骤之后进行。如图16所示，不同于第一实施例，本实施例的制作显示面板的方法还包括于图案化光致抗蚀剂层20上形成导电层21之后，再于导电层21上形成另一导电层25。在本实施例中，导电层21与导电层25分别选自透明导电层以及不透明导电层。举例而言，导电层21是选用透明导电层，而导电层25是选用不透明导电层，其中透明导电层及不透明导电层的材料可参考前述其它实施例所选用的材料，并不以限制本发明。
如图17所示，随后进行剥离工艺，移除图案化光致抗蚀剂层20并一并移除位于图案化光致抗蚀剂层20上的导电层21与导电层25，而其它的导电层21与导电层25则会被保留在图案化光致抗蚀剂层20所暴露出来的第一接触区131、第二接触区132、第一保护层14的一部分上表面14T、共通线CL以及下连接垫12P上，以形成第二图案化导电层22。也就是说，本实施例的第二图案化导电层22包括图案化透明导电层22A以及图案化不透明导电层22B共同构成复合层图案化导电层，其中图案化不透明导电层22B堆叠于图案化透明导电层22A上并与图案化透明导电层22A接触且电性连接，且图案化透明导电层22A的图案以及图案化不透明导电层22B的图案于剥离工艺中同时被定义出来。在本实施例中，图案化透明导电层22A的材料可包括例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它适合的透明导电材料，而图案化不透明导电层22B的材料可包括金属或合金，但不以此为限。在一变化实施例中，导电层21可选用不透明导电层，而导电层25可选用透明导电层，藉此图案化透明导电层22A堆叠于图案化不透明导电层22B上并与图案化不透明导电层22B接触且电性连接。
如图18所示，接着可于第二图案化导电层22上继续形成其它的保护层与导电层等膜层，其详细步骤与细节如图8至图13及其相关公开所述，即可形成本实施例的显示面板3。
综上所述，本发明的制作显示面板的方法利用剥离工艺可同时定义出栅极绝缘层、第一保护层以及第二图案化导电层的图案，可以减少至少两道光掩模的数目，故可以简化工艺并大幅节省制作成本。再者，第一保护层以及第二图案化导电层(源极与漏极)的图案使用同一道光掩模定义，还可具有自行对准(self-alignment)的优点，故可缩短沟道长度，进而提升开口率并使得薄膜晶体管元件具有均匀化的元件特性。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种制作显示面板的方法，包括：
提供一第一基板；
于该第一基板上形成一第一图案化导电层，该第一图案化导电层包括一栅极；
于该第一基板与该第一图案化导电层上形成一栅极绝缘层；
于该栅极绝缘层上形成一半导体沟道层，其中该半导体沟道层与该栅极在一垂直投影方向上至少部分重叠；
于该栅极绝缘层与该半导体沟道层上形成一第一保护层；
于该第一保护层上形成一图案化光致抗蚀剂层，其中该图案化光致抗蚀剂层具有一第一光致抗蚀剂图案、一第二光致抗蚀剂图案以及多个开口，且该第一光致抗蚀剂图案的厚度大于该第二光致抗蚀剂图案的厚度；
去除所述多个开口所暴露出的该第一保护层以暴露出该半导体沟道层的一第一接触区与一第二接触区；
进行一灰化工艺，移除该第二光致抗蚀剂图案以部分暴露出该第一保护层的一上表面；
于该图案化光致抗蚀剂层上形成一导电层，其中该导电层与该第一接触区和该第二接触区接触，且该导电层与该图案化光致抗蚀剂层所暴露出的该第一保护层的该上表面接触；
进行一剥离(lift-off)工艺，移除该图案化光致抗蚀剂层以及位于该图案化光致抗蚀剂层上的该导电层，以形成一第二图案化导电层，其中该第二图案化导电层包括一源极与该第一接触区接触、一漏极与该第二接触区接触以及一数据线设置于该第一保护层的该上表面上并与该源极连接；
于该第二图案化导电层上形成一第二保护层；以及
于该第二保护层上形成一像素电极，其中该像素电极与该漏极电性连接。
2.如权利要求1所述的制作显示面板的方法，其中于该第一保护层上形成该图案化光致抗蚀剂层的步骤包括：
于该第一保护层上形成一光致抗蚀剂层；
设置一灰阶光掩模于该光致抗蚀剂层上方，其中该灰阶光掩模具有一透光区、一半透光区以及一遮光区；以及
以该灰阶光掩模为一遮罩对该光致抗蚀剂层进行曝光及显影后形成该图案化光致抗蚀剂层，其中该透光区对应所述多个开口，该遮光区对应该第一光致抗蚀剂图案，且该半透光区对应该第二光致抗蚀剂图案。
3.如权利要求1所述的制作显示面板的方法，其中该第一图案化导电层还包括一共通线，该方法还包括去除该图案化光致抗蚀剂层的该开口所暴露出的该第一保护层与该栅极绝缘层以部分暴露出该共通线，且该第二图案化导电层还包括一连接电极，与该图案化光致抗蚀剂层所暴露出的该共通线接触。
4.如权利要求3所述的制作显示面板的方法，还包括：
于该第二保护层上形成一第三保护层，其中该第三保护层具有一第一开口部分暴露出对应该漏极的该第二保护层，以及一第二开口部分暴露出对应该共通线的该第二保护层；
于该第三保护层上形成一第三图案化导电层，其中该第三图案化导电层包括一共通电极；
于该第三保护层与该第三图案化导电层上以及该第一开口与该第二开口所暴露出的该第二保护层上形成一第四保护层；
移除该第一开口处的该第四保护层与该第二保护层以形成一第一接触洞，以部分暴露出该漏极，移除该第二开口处的该第四保护层与该第二保护层以形成一第二接触洞，以部分暴露出该共通线，以及于该第四保护层中形成一第三接触洞，部分暴露出该共通电极；以及
于该第四保护层上形成一第四图案化导电层，其中该第四图案化导电层包括该像素电极以及一转接电极，该像素电极经由该第一接触洞与该漏极接触，且该转接电极经由该第二接触洞与该连接电极接触以及经由该第三接触洞与该共通电极接触。
5.如权利要求1所述的制作显示面板的方法，其中该第二图案化导电层的材料包括金属。
6.如权利要求1所述的制作显示面板的方法，其中该第二图案化导电层的材料包括氧化铟锡或氧化铟锌，且该方法还包括于形成该第二保护层之前，于该第二图案化导电层上形成一图案化辅助导电层，其中该第二图案化导电层以及该图案化辅助导电层具有不同的图案，且该图案化辅助导电层的一片电阻低于该第二图案化导电层的一片电阻。
7.如权利要求1所述的制作显示面板的方法，其中该第二图案化导电层包括一图案化透明导电层以及一图案化不透明导电层共同构成一复合层图案化导电层。
8.如权利要求1所述的制作显示面板的方法，其中该半导体沟道层包括一氧化物半导体沟道层。
9.如权利要求1所述的制作显示面板的方法，还包括：
提供一第二基板；以及
于该第一基板与该第二基板之间形成一显示介质层。
CN201410431229.0A 2014-06-17 2014-08-28 制作显示面板的方法 Pending CN104201152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103120914A TWI553837B (zh) 2014-06-17 2014-06-17 製作顯示面板之方法
TW103120914 2014-06-17

Publications (1)

Publication Number Publication Date
CN104201152A true CN104201152A (zh) 2014-12-10

Family

ID=52086424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410431229.0A Pending CN104201152A (zh) 2014-06-17 2014-08-28 制作显示面板的方法

Country Status (3)

Country Link
US (1) US9711542B2 (zh)
CN (1) CN104201152A (zh)
TW (1) TWI553837B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847836A (zh) * 2017-04-10 2017-06-13 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN107943355A (zh) * 2017-09-29 2018-04-20 友达光电股份有限公司 触控装置
CN109873001A (zh) * 2019-02-26 2019-06-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN112581861A (zh) * 2019-09-27 2021-03-30 群创光电股份有限公司 可挠式显示设备
CN112909018A (zh) * 2019-12-04 2021-06-04 友达光电股份有限公司 元件阵列基板及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553379B (zh) * 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
CN104597640B (zh) * 2015-02-12 2017-06-27 深圳市华星光电技术有限公司 阵列基板及其断线修补方法
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
US10338440B2 (en) * 2017-04-10 2019-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT substrate and manufacturing method thereof
US10312265B2 (en) * 2017-08-17 2019-06-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrate and manufacturing method of array substrate for reducing electric field interference
CN110361898B (zh) * 2018-11-27 2023-03-14 友达光电股份有限公司 显示面板、驱动电路及显示面板制作方法
TWI687911B (zh) * 2018-12-11 2020-03-11 友達光電股份有限公司 畫素陣列基板及其驅動方法
US10928691B2 (en) * 2019-02-15 2021-02-23 Sharp Kabushiki Kaisha Active matrix substrate comprising a first contact hole that overlaps with a counter electrode control line and passes through a flattening film and liquid crystal display with the same
TWI717114B (zh) * 2019-11-20 2021-01-21 國立交通大學 利用二段式曝光製造小線寬高電子遷移率電晶體之方法
TWI733462B (zh) * 2019-12-04 2021-07-11 友達光電股份有限公司 畫素陣列基板
CN112908156B (zh) * 2019-12-04 2022-09-16 友达光电股份有限公司 像素阵列基板
EP4131217A4 (en) * 2020-03-23 2023-12-13 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR, DISPLAY MOTHERBOARD AND DISPLAY DEVICE

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
US7303945B2 (en) * 2002-06-06 2007-12-04 Nec Corporation Method for forming pattern of stacked film and thin film transistor
KR20050014060A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
US7364935B2 (en) * 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
KR101261608B1 (ko) 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100069935A (ko) 2008-12-17 2010-06-25 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
TWI396916B (zh) * 2009-07-17 2013-05-21 Chunghwa Picture Tubes Ltd 薄膜電晶體陣列基板之製作方法
TWI461104B (zh) 2011-12-20 2014-11-11 Au Optronics Corp 有機電致發光元件
CN102842587B (zh) 2012-09-24 2016-11-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI477869B (zh) 2012-11-02 2015-03-21 Au Optronics Corp 顯示面板之陣列基板及其製作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847836A (zh) * 2017-04-10 2017-06-13 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106847836B (zh) * 2017-04-10 2019-11-08 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN107943355A (zh) * 2017-09-29 2018-04-20 友达光电股份有限公司 触控装置
CN109873001A (zh) * 2019-02-26 2019-06-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN112581861A (zh) * 2019-09-27 2021-03-30 群创光电股份有限公司 可挠式显示设备
US11424275B2 (en) 2019-09-27 2022-08-23 Innolux Corporation Flexible display device
CN112581861B (zh) * 2019-09-27 2023-09-05 群创光电股份有限公司 可挠式显示设备
CN112909018A (zh) * 2019-12-04 2021-06-04 友达光电股份有限公司 元件阵列基板及其制作方法
CN112909018B (zh) * 2019-12-04 2023-11-14 友达光电股份有限公司 元件阵列基板及其制作方法

Also Published As

Publication number Publication date
TWI553837B (zh) 2016-10-11
US20150362811A1 (en) 2015-12-17
TW201601292A (zh) 2016-01-01
US9711542B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
CN104201152A (zh) 制作显示面板的方法
US9911762B2 (en) Display device
CN103309108B (zh) 阵列基板及其制造方法、显示装置
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN103151304B (zh) 显示面板的阵列基板及其制作方法
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
CN102593126B (zh) 面板及其制法
CN103165540B (zh) 阵列基板及其制作方法
JP6227674B2 (ja) 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN103035652B (zh) 边缘电场切换型液晶显示板的阵列基底以及其制造方法
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
CN103474396B (zh) Tft-lcd阵列基板的制造方法
CN103137558A (zh) 一种tn型阵列基板及其制作方法、显示装置
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
CN103117248A (zh) 阵列基板及其制作方法、显示装置
CN102832226A (zh) 主动元件阵列基板及其制造方法
CN104157613A (zh) 一种阵列基板及其制备方法、显示装置
CN106024705B (zh) Tft基板的制作方法
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
KR20150066690A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9383608B2 (en) Array substrate and manufacturing method thereof
CN102361033B (zh) 显示面板的画素结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141210

WD01 Invention patent application deemed withdrawn after publication