CN106024705B - Tft基板的制作方法 - Google Patents

Tft基板的制作方法 Download PDF

Info

Publication number
CN106024705B
CN106024705B CN201610379274.5A CN201610379274A CN106024705B CN 106024705 B CN106024705 B CN 106024705B CN 201610379274 A CN201610379274 A CN 201610379274A CN 106024705 B CN106024705 B CN 106024705B
Authority
CN
China
Prior art keywords
region
layer
photoresist layer
remaining
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610379274.5A
Other languages
English (en)
Other versions
CN106024705A (zh
Inventor
高冬子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610379274.5A priority Critical patent/CN106024705B/zh
Publication of CN106024705A publication Critical patent/CN106024705A/zh
Application granted granted Critical
Publication of CN106024705B publication Critical patent/CN106024705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

本发明提供一种TFT基板的制作方法，通过在扫描线上方设置一尺寸大于沟道区域的监测区域，并在半色调掩膜板上增设对应监测区域的半透光区域，该半透光区域与对应沟道区域的半透光区域的透光率均相同，进而可以通过监测显影后监测区域内的剩余的光阻层厚度来判定沟道区域中剩余的光阻层厚度是否合格，由于监测区域的尺寸更大，相比于尺寸较小的沟道区域易于监测，能够及时发现沟道区域中的光阻层制程不良，提升TFT基板的良率。

Description

TFT基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
通常液晶显示面板由彩膜基板(CF，Color Filter)、薄膜晶体管基板(TFT，ThinFilm Transistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
现有的TFT基板的制作方法已从最初的7光罩(7Mask)技术发展为目前的4光罩(4Mask)技术，4个光罩分别用于形成：图案化的栅极、图案化的有源层和源/漏极、像素电极过孔、及图案化的像素电极。具体地，请参阅图1至图4，该TFT基板的制作方法包括如下步骤：步骤1、提供一基板10，在所述基板上形成第一金属层，并通过第一道光罩制程图案化第一金属层，形成栅极20，随后在栅极20及基板10上沉积栅极绝缘层30，接着在所述栅极绝缘层30上自下而上依次形成有源层薄膜40’、第二金属层50’、及光阻层60’；步骤2、提供一半色调掩膜板90(Half Tone Mask)对所述光阻层60’进行曝光，所述半色调掩膜板90包括对应待形成薄膜晶体管沟道区的位置的半透光区域901和对应待形成薄膜晶体管的源极与漏极的位置的不透光区域902、及全透光区域903；通过半透光区域901去除所述薄膜晶体管沟道区的位置上的部分光阻层60’，通过全透光区域902去除薄膜晶体管区域以外的全部光阻层60’，保留对应源极及漏极区域的全部光阻层60’；步骤3、进行第一次蚀刻，去除没有光阻层60’覆盖的第二金属层50’和有源层薄膜40’，随后对沟道区域上的光阻层60’进行灰化处理去除沟道区域上的光阻层60’，接着进行第二次蚀刻，去除沟道区域上的第二金属层50’，形成有源层40和分别与所述有源层40两端接触的源极501及漏极502；步骤4、在所述有源层40、源极501、漏极502、及栅极绝缘层30上形成钝化层70，并通过第三道光罩制程形成贯穿所述钝化层70的过孔701；步骤5、在所述钝化层70上形成一透明导电薄膜，通过第三道光罩制程形成像素电极80，所述像素电极80通过贯穿所述过孔701与漏极502接触。
在上述制程过程，在通过半色调掩膜板90中的半透光区域对光阻层60’进行曝光、及显影去除沟道区域上方的部分光阻层60’时，经常会发生将该部分光阻层60’全部去除或该部分光阻层60’残留过多的情况，由于沟道区域的尺寸极小，这种制程缺陷往往很难在第一时间发现，带着上述缺陷继续进行后续制程将导致TFT基板制程缺陷，影响TFT基板的良率。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，能够监测经过曝光显影后沟道区域内剩余的光阻层厚度，及时发现制程不良，提升TFT基板的良率。
为实现上述目的，本发明提供了一种TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上依次形成栅极、与所述栅极相连的扫描线、覆盖所述栅极、扫描线、以及基板的栅极绝缘层、覆盖所述栅极绝缘层的半导体层、以及覆盖所述半导体层的第二金属层；
所述半导体层对应于所述栅极上方设有沟道区域；
所述扫描线上方设有监测区域；
步骤2、提供一半色调掩膜板，所述半色调掩膜板包括：对应于沟道区域设置的第一曝光区、对应于监测区域设置的第二曝光区、对应于待形成源极、漏极、以及数据线的区域设置的第三曝光区、以及对应于除去沟道区域、监测区域、和待形成源极、漏极、以及数据线的区域以外的区域设置的第四曝光区；
所述第一曝光区与第二曝光区均为半透光区域，且所述第一曝光区与第二曝光区的透光率均相同，所述第二曝光区的尺寸大于所述第一曝光区；
所述第三曝光区为全透光区域、及不透光区域中的一种，所述第四曝光区为全透光区域、及不透光区域中不同于第三曝光区的另一种；
步骤3、在所述第二金属层上覆盖一层光阻层，利用所述半色调掩膜板对所述光阻层进行曝光并显影；
步骤4、对显影后监测区域内的剩余的光阻层厚度进行监测，通过监测区域内剩余的光阻层的厚度判定沟道区域中剩余的光阻层厚度是否合格；
若合格则直接进行步骤5，若不合格则去除剩余的全部光阻层，并返回步骤3；
步骤5、利用所述剩余的光阻层图案化所述半导体层、及第二金属层，形成位于所述栅极上的栅极绝缘层上的有源层、及分别与所述有源层的两端相接触的源极与漏极、以及与所述源极相连的数据线。
当所述步骤4中监测到监测区域内没有光阻层剩余时，则判定沟道区域中也没有光阻层剩余，沟道区域中剩余的光阻层厚度不合格；
当所述步骤4中监测到监测区域内有光阻层剩余且剩余的光阻层的颜色与待形成源极、漏极、以及数据线的区域内剩余的光阻层的颜色相同时，则判定沟道区域中剩余的光阻层过多，沟道区域中剩余的光阻层厚度不合格；
当所述步骤4中监测到监测区域内有光阻层剩余且剩余的光阻层的颜色与待形成源极、漏极、以及数据线的区域内剩余的光阻层的颜色不同时，则判定沟道区域中剩余的光阻层厚度合格。
所述步骤1具体包括：在所述基板上形成第一金属层并通过一道光罩图案化所述第一金属层，形成位于所述基板上的栅极以及与所述栅极相连的扫描线，随后在所述栅极、扫描线及基板上自下而上依次沉积栅极绝缘层、半导体层、及第二金属层。
所述步骤2中第三曝光区为不透光区域，所述第四曝光区为全透光区域，所述步骤3中光阻层为正性光阻。
所述步骤2中第三曝光区为全透光区域，所述第四曝光区为不透光区域，所述步骤3中光阻层为负性光阻。
所述步骤5具体包括：进行第一次蚀刻，去除没有光阻层覆盖的第二金属层和半导体层，随后进行灰化制程，去除沟道区域和监测区域上的光阻层，然后进行第二次蚀刻，去除沟道区域和监测区域上的第二金属层及部分半导体层，接着去除所述剩余的全部光阻层，最终形成有源层、分别与所述有源层两端接触的源极及漏极、以及与所述源极相连的数据线。
还包括：所述步骤6、在所述有源层、源极、漏极、及栅极绝缘层上沉积钝化层，接着通过一道光罩制程图案化所述钝化层，形成贯穿所述钝化层的过孔，所述过孔暴露出所述漏极的一部分，然后在所述钝化层上形成透明导电层，并通过一道光罩制程图案化所述透明导电层形成通过过孔与所述漏极接触的像素电极。
所述栅极、源极、漏极、扫描线、及数据线的材料均为铝、钼、及钛中的一种或多种的组合。
所述栅极绝缘层及钝化层的材料均为氧化硅、及氮化硅中的一种或多种的组合。
所述像素电极的材料为ITO。
本发明的有益效果：本发明提供了一种TFT基板的制作方法，通过在与TFT相邻的扫描线上方设置一尺寸大于沟道区域的监测区域，并在半色调掩膜板上增设对应监测区域的半透光区域，该半透光区域与对应沟道区域的半透光区域的透光率相同，进而可以通过监测显影后监测区域内的剩余的光阻层厚度来判定沟道区域中剩余的光阻层厚度是否合格，由于监测区域的尺寸更大，相比于尺寸较小的沟道区域易于监测，能够及时发现沟道区域中的光阻层制程不良，提升TFT基板的良率。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的一种TFT基板的制作方法的步骤1的示意图；
图2为现有的一种TFT基板的制作方法的步骤2的示意图；
图3为现有的一种TFT基板的制作方法的步骤3的示意图；
图4为现有的一种TFT基板的制作方法的步骤4及步骤5的示意图；
图5为本发明的TFT基板的制作方法的步骤1的示意图；
图6为本发明的TFT基板的制作方法的步骤2至步骤4沿扫描线延伸方向的示意图；
图7为本发明的TFT基板的制作方法的步骤3及步骤4沿数据线延伸方向的示意图；
图8为本发明的TFT基板的制作方法的步骤5的示意图；
图9为本发明的TFT基板的制作方法的步骤6的示意图；
图10为本发明的TFT基板的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图10，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、请参阅图5，提供一基板1，在所述基板1上依次形成栅极2、与所述栅极2相连的扫描线21、覆盖所述栅极2、扫描线21、以及基板1的栅极绝缘层3、覆盖所述栅极绝缘层3的半导体层4’、以及覆盖所述半导体层4’的第二金属层5’。所述半导体层4’对应于所述栅极2上方设有沟道区域；所述扫描线21上方设有监测区域，所述监测区域与待形成TFT的区域相邻间隔设置。
具体地，所述基板1为透明基板，优选玻璃基板。
具体地，所述步骤1具体包括：在所述基板1上形成第一金属层并通过一道光罩图案化所述第一金属层，形成位于所述基板1上的栅极2及与所述栅极2相连的沿水平方向延伸的扫描线21，随后在所述栅极2、扫描线21、及基板1上自下而上依次沉积栅极绝缘层3、半导体层4’、及第二金属层5’。
进一步地，所述第一金属层和第二金属层5’的材料为钼(Mo)、钛(Ti)、及铝(Al)中的一种或多种的组合。所述栅极绝缘层3的材料为氧化硅(SiOX)、及氮化硅(SiNX)中的一种或多种的组合，所述半导体层4’可选择非晶硅、或多晶硅等半导体材料。
步骤2、请参阅图6，提供一半色调掩膜板9，所述半色调掩膜板9包括：对应于沟道区域设置的第一曝光区91、对应于监测区域设置的第二曝光区92、对应于待形成源极、漏极、以及数据线的区域设置的第三曝光区93、以及对应于除去沟道区域、监测区域、和待形成源极、漏极、以及数据线的区域以外的区域设置的第四曝光区94；
所述第一曝光区91与第二曝光区92均为半透光区域，且所述第一曝光区91与第二曝光区92的透光率均相同，所述第二曝光区92的尺寸大于所述第一曝光区91；此外，所述第一曝光区91与第二曝光区92的图案形状也相同，也即所述第二曝光区92可以通过将第一曝光区91按照一定比例(大于1)放大获得。
所述第三曝光区93为全透光区域、及不透光区域中的一种，所述第四曝光区94为全透光区域、及不透光区域中不同于第三曝光区93的另一种。
步骤3、请参阅图6及图7，在所述第二金属层5’上覆盖一层光阻层6’，利用所述半色调掩膜板9对所述光阻层6’进行曝光并显影。
具体地，当所述步骤2中第三曝光区93为不透光区域，所述第四曝光区94为全透光区域时，所述光阻层6’为正性光阻，当所述步骤2中第三曝光区93为全透光区域，所述第四曝光区94为不透光区域时，所述光阻层6’为负性光阻。
步骤4、请参阅图6，对显影后监测区域内的剩余的光阻层6’厚度进行监测，通过监测区域内剩余的光阻层6’的厚度判定沟道区域中剩余的光阻层6’厚度是否合格；若合格则直接进行步骤5，若不合格则去除剩余的全部光阻层6’，并返回步骤3。
制程合格的情况下，所述光阻层6’曝光并显影后，对应所述半色调掩膜板9的图案，会在TFT区域、及数据线上方剩余一部分光阻层6’，并在监测区域剩余一部分光阻层6’，其中TFT区域剩余的一部分光阻层6’覆盖TFT的源极区域、沟道区域、及漏极区域，同时采用半透光曝光的沟道区域中剩余的光阻层6’的厚度应该等于采用相同的半透光曝光的监测区域剩余的光阻层6’的厚度，而采用半透光曝光的沟道区域中剩余的光阻层6’的厚度小于采用全透光曝光或不透光曝光的源极区域、漏极区域、以及数据线上方剩余的光阻层6’的厚度。
具体地，所述沟道区域中剩余的光阻层6’厚度是否合格可通过如下方法进行判定，当所述步骤4中监测到监测区域内没有光阻层6’剩余时，则判定沟道区域中也没有光阻层6’剩余，沟道区域中剩余的光阻层6’厚度不合格；当所述步骤4中监测到监测区域内有光阻层6’剩余且剩余的光阻层6’的颜色与待形成源极、漏极、以及数据线的区域内剩余的光阻层6’的颜色相同时，则判定沟道区域中剩余的光阻层6’过多，沟道区域中剩余的光阻层6’厚度不合格；当所述步骤4中监测到监测区域内有光阻层6’剩余且剩余的光阻层6’的颜色与待形成源极、漏极、以及数据线的区域内剩余的光阻层6’的颜色不同时，则判定沟道区域中剩余的光阻层6’厚度合格。
步骤5、请参阅图8，利用所述剩余的光阻层6’图案化所述半导体层4’、及第二金属层5’，形成位于所述栅极2上的栅极绝缘层3上的有源层4、分别与所述有源层4的两端相接触的源极51与漏极52、以及与所述源极51相连的数据线(未图示)。
具体地，所述步骤5具体包括：进行第一次蚀刻，去除没有光阻层6’覆盖的第二金属层5’和半导体层4’，随后进行灰化制程，去除沟道区域和监测区域上的光阻层6’，然后进行第二次蚀刻，去除沟道区域和监测区域上第二金属层5’和部分半导体层4’，接着去除所述剩余的全部光阻层6’，最终形成有源层4和分别与所述有源层4两端接触的源极51及漏极52、以及与所述源极51相连的沿竖直方向延伸的数据线。优选地，所述灰化制程为等离子灰化制程。
进一步地，请参阅图9，所述TFT基板的制作方法还包括：步骤6、在所述有源层4、源极51、漏极52、及栅极绝缘层3上沉积钝化层7，接着通过一道光罩制程图案化所述钝化层7，形成贯穿所述钝化层7的过孔71，所述过孔71暴露出所述漏极52的一部分，然后在所述钝化层7上形成透明导电层，并通过一道光罩制程图案化所述透明导电层形成通过过孔71与所述漏极52接触的像素电极8。
优选地，所述像素电极8的材料为氧化铟锡(Indium tin oxide，ITO)，所述钝化层7的材料为氧化硅、及氮化硅中的一种或多种的组合。
综上所述，本发明提供了一种TFT基板的制作方法，通过在扫描线上方设置一尺寸大于沟道区域的监测区域，并在半色调掩膜板上增设对应监测区域的半透光区域，该半透光区域与对应沟道区域的半透光区域的透光率相同，进而可以通过监测显影后监测区域内的剩余的光阻层厚度来判定沟道区域中剩余的光阻层厚度是否合格，由于监测区域的尺寸更大，相比于尺寸较小的沟道区域易于监测，能够及时发现沟道区域中的光阻层制程不良，提升TFT基板的良率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(1)，在所述基板(1)上依次形成栅极(2)、与所述栅极(2)相连的扫描线(21)、覆盖所述栅极(2)、扫描线(21)、以及基板(1)的栅极绝缘层(3)、覆盖所述栅极绝缘层(3)的半导体层(4’)、以及覆盖所述半导体层(4’)的第二金属层(5’)；
所述半导体层(4’)对应于所述栅极(2)上方设有沟道区域；
所述扫描线(21)上方设有监测区域；
步骤2、提供一半色调掩膜板(9)，所述半色调掩膜板(9)包括：对应于沟道区域设置的第一曝光区(91)、对应于监测区域设置的第二曝光区(92)、对应于待形成源极、漏极、以及数据线的区域设置的第三曝光区(93)、以及对应于除去沟道区域、监测区域、和待形成源极、漏极、以及数据线的区域以外的区域设置的第四曝光区(94)；
所述第一曝光区(91)与第二曝光区(92)均为半透光区域，且所述第一曝光区(91)与第二曝光区(92)的透光率均相同，所述第二曝光区(92)的尺寸大于所述第一曝光区(91)；
所述第三曝光区(93)为全透光区域、及不透光区域中的一种，所述第四曝光区(94)为全透光区域、及不透光区域中不同于第三曝光区(93)的另一种；
步骤3、在所述第二金属层(5’)上覆盖一层光阻层(6’)，利用所述半色调掩膜板(9)对所述光阻层(6’)进行曝光并显影；
步骤4、对显影后监测区域内的剩余的光阻层(6’)厚度进行监测，通过监测区域内剩余的光阻层(6’)的厚度判定沟道区域中剩余的光阻层(6’)厚度是否合格；
若合格则直接进行步骤5，若不合格则去除剩余的全部光阻层(6’)，并返回步骤3；
步骤5、利用所述剩余的光阻层(6’)图案化所述半导体层(4’)、及第二金属层(5’)，形成位于所述栅极(2)上的栅极绝缘层(3)上的有源层(4)、及分别与所述有源层(4)的两端相接触的源极(51)与漏极(52)、以及与所述源极(51)相连的数据线。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，当所述步骤4中监测到监测区域内没有光阻层(6’)剩余时，则判定沟道区域中也没有光阻层(6’)剩余，沟道区域中剩余的光阻层(6’)厚度不合格；
当所述步骤4中监测到监测区域内有光阻层(6’)剩余且剩余的光阻层(6’)的颜色与待形成源极、漏极、以及数据线的区域内剩余的光阻层(6’)的颜色相同时，则判定沟道区域中剩余的光阻层(6’)过多，沟道区域中剩余的光阻层(6’)厚度不合格；
当所述步骤4中监测到监测区域内有光阻层(6’)剩余且剩余的光阻层(6’)的颜色与待形成源极、漏极、以及数据线的区域内剩余的光阻层(6’)的颜色不同时，则判定沟道区域中剩余的光阻层(6’)厚度合格。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤1具体包括：在所述基板(1)上形成第一金属层并通过一道光罩图案化所述第一金属层，形成位于所述基板(1)上的栅极(2)以及与所述栅极(2)相连的扫描线(21)，随后在所述栅极(2)、扫描线(21)及基板(1)上自下而上依次沉积栅极绝缘层(3)、半导体层(4’)、及第二金属层(5’)。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤2中第三曝光区(93)为不透光区域，所述第四曝光区(94)为全透光区域，所述步骤3中光阻层(6’)为正性光阻。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤2中第三曝光区(93)为全透光区域，所述第四曝光区(94)为不透光区域，所述步骤3中光阻层(6’)为负性光阻。
6.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤5具体包括：首先进行第一次蚀刻，去除没有光阻层(6’)覆盖的第二金属层(5’)和半导体层(4’)，随后进行灰化制程，去除沟道区域及监测区域上的光阻层(6’)，然后进行第二次蚀刻，去除沟道区域及监测区域上的第二金属层(5’)及部分半导体层(4’)，接着去除所述剩余的全部光阻层(6’)，最终形成有源层(4)、分别与所述有源层(4)两端接触的源极(51)及漏极(52)、以及与所述源极(51)相连的数据线。
7.如权利要求1所述的TFT基板的制作方法，其特征在于，还包括：
步骤6、在所述有源层(4)、源极(51)、漏极(52)、及栅极绝缘层(3)上沉积钝化层(7)，接着通过一道光罩制程图案化所述钝化层(8)，形成贯穿所述钝化层(7)的过孔(71)，所述过孔(71)暴露出所述漏极(52)的一部分，然后在所述钝化层(7)上形成透明导电层，并通过一道光罩制程图案化所述透明导电层形成通过过孔(71)与所述漏极(52)接触的像素电极(8)。
8.如权利要求1所述的TFT基板的制作方法，其特征在于，所述栅极(2)、源极(51)、漏极(52)、扫描线(21)、及数据线的材料均为铝、钼、及钛中的一种或多种的组合。
9.如权利要求7所述的TFT基板的制作方法，其特征在于，所述栅极绝缘层(3)及钝化层(7)的材料均为氧化硅、及氮化硅中的一种或多种的组合。
10.如权利要求7所述的TFT基板的制作方法，其特征在于，所述像素电极(8)的材料为ITO。
CN201610379274.5A 2016-06-01 2016-06-01 Tft基板的制作方法 Active CN106024705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610379274.5A CN106024705B (zh) 2016-06-01 2016-06-01 Tft基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610379274.5A CN106024705B (zh) 2016-06-01 2016-06-01 Tft基板的制作方法

Publications (2)

Publication Number Publication Date
CN106024705A CN106024705A (zh) 2016-10-12
CN106024705B true CN106024705B (zh) 2019-04-30

Family

ID=57091856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610379274.5A Active CN106024705B (zh) 2016-06-01 2016-06-01 Tft基板的制作方法

Country Status (1)

Country Link
CN (1) CN106024705B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847836B (zh) * 2017-04-10 2019-11-08 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法
CN107527926B (zh) * 2017-08-25 2020-02-07 惠科股份有限公司 主动阵列开关基板及其显示面板
CN108649016B (zh) * 2018-05-09 2020-11-24 深圳市华星光电技术有限公司 阵列基板的制作方法
CN111048525A (zh) * 2019-11-27 2020-04-21 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105533A (ja) * 1987-10-19 1989-04-24 Hitachi Ltd 半導体装置の製造方法
CN102044431A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀方法和刻蚀系统
CN102751240A (zh) * 2012-05-18 2012-10-24 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105533A (ja) * 1987-10-19 1989-04-24 Hitachi Ltd 半導体装置の製造方法
CN102044431A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 刻蚀方法和刻蚀系统
CN102751240A (zh) * 2012-05-18 2012-10-24 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN105097943A (zh) * 2015-06-24 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN106024705A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
CN104965366B (zh) 阵列彩膜集成式液晶显示面板的制作方法及其结构
CN107039352B (zh) Tft基板的制作方法及tft基板
CN105895581B (zh) Tft基板的制作方法
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
CN105679714B (zh) 阵列基板及其制作方法
WO2019100502A1 (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
WO2013155845A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
US20160148954A1 (en) Manufacturing method of array substrate, array substrate and display device
CN104201152A (zh) 制作显示面板的方法
CN103117248B (zh) 阵列基板及其制作方法、显示装置
CN106298646B (zh) Tft基板的制作方法
CN108649016A (zh) 阵列基板的制作方法
CN106024705B (zh) Tft基板的制作方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN106847836B (zh) Tft基板及其制作方法
CN105655359A (zh) Tft基板的制作方法
CN105514033A (zh) 阵列基板的制作方法
WO2020133651A1 (zh) 像素电极结构及其制作方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
CN101615594A (zh) 薄膜晶体管阵列基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant