CN102751240A - 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 - Google Patents

薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN102751240A
CN102751240A CN2012101816183A CN201210181618A CN102751240A CN 102751240 A CN102751240 A CN 102751240A CN 2012101816183 A CN2012101816183 A CN 2012101816183A CN 201210181618 A CN201210181618 A CN 201210181618A CN 102751240 A CN102751240 A CN 102751240A
Authority
CN
China
Prior art keywords
metal oxide
transition zone
oxide layer
drain electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101816183A
Other languages
English (en)
Other versions
CN102751240B (zh
Inventor
刘翔
李禹奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210181618.3A priority Critical patent/CN102751240B/zh
Publication of CN102751240A publication Critical patent/CN102751240A/zh
Priority to EP12829202.6A priority patent/EP2677537A4/en
Priority to KR1020137008588A priority patent/KR101447843B1/ko
Priority to US13/822,480 priority patent/US8912538B2/en
Priority to JP2015511901A priority patent/JP2015521383A/ja
Priority to PCT/CN2012/086772 priority patent/WO2013170605A1/zh
Application granted granted Critical
Publication of CN102751240B publication Critical patent/CN102751240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板及其制造方法、显示面板、显示装置，属于液晶显示领域。其中，该薄膜晶体管阵列基板包括：由第一金属氧化物层形成的有源层；由第二金属氧化物层形成的过渡层，过渡层的导电率比有源层的导电率大，过渡层包括源电极过渡层和漏电极过渡层；由源漏金属层形成的源电极、漏电极；其中，源电极过渡层位于所述有源层和所述源电极之间，所述漏电极过渡层位于所述有源层和所述漏电极之间。本发明的技术方案能够简化金属氧化物TFT阵列基板的制造工艺，降低产品的生产成本。

Description

薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
技术领域
本发明涉及液晶显示领域，特别是指一种薄膜晶体管阵列基板及其制造方法、显示面板、显示装置。
背景技术
薄膜晶体管液晶显示器（Thin Film Transistor Liquid Crystal Display，简称TFT-LCD）具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
近年来TFT-LCD获得了飞速的发展，其尺寸和分辨率不断地提高，大尺寸、高分辨率的液晶电视成为TFT-LCD发展的一个主流。随着TFT-LCD尺寸的不断增大、分辨率的不断提高，为了提高显示质量，需要采用更高频率的驱动电路，现有的非晶硅薄膜晶体管的迁移率很难满足液晶显示器的需要。非晶硅薄晶体管的迁移率一般在0.5cm2/V.S左右，但是在液晶显示器尺寸超过80英寸，驱动频率为120Hz时需要1cm2/V.S以上的迁移率，现在非晶硅硅薄膜晶体管的迁移率显然很难满足。金属氧化物TFT（非晶IGZO）迁移率高，均一性好，透明且制作工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们的关注。
但是现有技术在制作金属氧化物TFT时，一般在金属氧化物上面加一层保护层，以避免在形成源漏金属电极时对金属氧化物层的破坏，这样就增加了构图工艺的次数，影响了生产效率。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管阵列基板及其制造方法、显示面板、显示装置，能够简化金属氧化物TFT阵列基板的制造工艺，降低产品的生产成本。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管阵列基板的制造方法，包括：
依次沉积第一金属氧化物层、第二金属氧化物层和源漏金属层，所述第一金属氧化物层的导电率小于所述第二金属氧化物层的导电率；
在所述源漏金属层上涂布光刻胶；
利用灰色调或半色调掩模板对所述光刻胶进行曝光和显影，形成完全去除区、对应源电极、漏电极的完全保留区和对应沟道区域的部分保留区，之后刻蚀掉完全去除区的源漏金属层、第一金属氧化物层和第二金属氧化物层，形成有源层，进行光刻胶灰化工艺去除掉所述部分保留区的光刻胶，之后先刻蚀掉部分保留区的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，形成薄膜晶体管的沟道区域，去除所述完全保留区的光刻胶，形成包括源电极过渡层和漏电极过渡层的过渡层，以及分别位于所述源电极过渡层和漏电极过渡层上的由所述源漏金属层形成的源电极和漏电极。
进一步地，所述形成源电极、漏电极之后还包括：
对所述沟道区域的有源层的表面进行修复。
进一步地，所述制造方法具体包括：
在基板上形成栅电极和栅极扫描线的图形；
在形成有所述栅电极和栅极扫描线的图形的基板上形成栅绝缘层；
在所述栅绝缘层上进行所述依次沉积第一金属氧化物层、第二金属氧化物层和源漏金属层，所述第一金属氧化物层的导电率小于所述第二金属氧化物层的导电率；
在所述源漏金属层上涂布光刻胶；
利用灰色调或半色调掩模板对所述光刻胶进行曝光和显影，形成完全去除区、对应源电极、漏电极和数据线的完全保留区和对应沟道区域的部分保留区，之后刻蚀掉完全去除区的源漏金属层、第一金属氧化物层和第二金属氧化物层，形成有源层，进行光刻胶灰化工艺去除掉所述部分保留区的光刻胶，之后先刻蚀掉部分保留区的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，形成薄膜晶体管的沟道区域，去除所述完全保留区的光刻胶，形成包括源电极过渡层和漏电极过渡层的过渡层，以及分别位于所述源电极过渡层和漏电极过渡层上的由所述源漏金属层形成的源电极、漏电极和数据线；
在形成有所述源电极、漏电极和数据线的图形的基板上形成包括有接触过孔的钝化层的图形；
在所述钝化层上形成像素电极，所述像素电极通过所述接触过孔与所述漏电极相连接。
本发明实施例还提供了一种薄膜晶体管阵列基板，包括：
由第一金属氧化物层形成的有源层；
由第二金属氧化物层形成的过渡层，过渡层的导电率比有源层的导电率大，过渡层包括源电极过渡层和漏电极过渡层；
由源漏金属层形成的源电极、漏电极；
其中，源电极过渡层位于所述有源层和所述源电极之间，所述漏电极过渡层位于所述有源层和所述漏电极之间。
进一步地，所述过渡层包括有至少两个金属氧化物层，从靠近所述有源层到远离所述有源层的方向上，金属氧化物层的导电率依次增大。
进一步地，所述薄膜晶体管阵列基板具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅极扫描线；
位于形成有所述栅电极和栅极扫描线的基板上的栅绝缘层；
位于所述栅绝缘层上的所述由第一金属氧化物层形成的有源层；
位于所述有源层上的所述由第二金属氧化物层形成的源电极过渡层和漏电极过渡层；
分别位于所述源电极过渡层和漏电极过渡层上的所述由所述源漏金属层形成的所述源电极、所述漏电极和数据线；
位于形成有所述源电极、漏电极和数据线的基板上的包括有接触过孔的钝化层；
位于所述钝化层上的像素电极，所述像素电极通过所述接触过孔与所述漏电极相连接。
进一步地，所述过渡层的材料为非晶IGZO。
进一步地，所述有源层的材料为非晶IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或Cd-Sn-O。
本发明实施例还提供了一种显示面板，包括如上所述的薄膜晶体管阵列基板。
本发明实施例还提供了一种显示装置，包括如上所述的薄膜晶体管阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，通过导电率高的第二金属氧化物层既可在刻蚀源漏金属层时保护有源层，而且第二金属氧化物层还可以最后形成减少源电极和漏电极与有源层的接触电阻的过渡层，从而有源层和由源漏金属层形成的源电极、漏电极通过一次构图工艺形成，能够节省构图工艺，提升生产效率，降低产品的生产成本。
附图说明
图1为本发明实施例的薄膜晶体管阵列基板的平面示意图；
图2为本发明实施例的薄膜晶体管阵列基板的制造方法第一次构图工艺后对应于图1中A—B位置处的截面示意图；
图3为本发明实施例的薄膜晶体管阵列基板的制造方法第二次构图工艺中曝光显影后对应于图1中A—B位置处的截面示意图；
图4为本发明实施例的薄膜晶体管阵列基板的制造方法第二次构图工艺中第一次刻蚀后对应于图1中A—B位置处的截面示意图；
图5为本发明实施例的薄膜晶体管阵列基板的制造方法第二次构图工艺中灰化后对应于图1中A—B位置处的截面示意图；
图6为本发明实施例的薄膜晶体管阵列基板的制造方法第二次构图工艺后对应于图1中A—B位置处的截面示意图；
图7为本发明实施例的薄膜晶体管阵列基板的制造方法第三次构图工艺中第一次刻蚀后对应于图1中A—B位置处的截面示意图；
图8为本发明实施例的薄膜晶体管阵列基板的对应于图1中A—B位置处的截面示意图。
附图标记
1基板
2栅电极
3栅绝缘层
4-1有源层
4-2过渡层
5源电极
6漏电极
7钝化层
8像素电极
10光刻胶
12栅极扫描线
13数据线
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中在制作金属氧化物TFT时，一般在金属氧化物上面加一层保护层，以避免在形成源漏金属电极时对金属氧化物层的破坏，这样就增加了构图工艺的次数，影响了生产效率的问题，提供一种薄膜晶体管阵列基板及其制造方法、显示面板、显示装置，能够简化金属氧化物TFT阵列基板的制造工艺，降低产品的生产成本。
本发明实施例提供了一种薄膜晶体管阵列基板的制造方法，该制造方法能够通过一次构图工艺形成由金属氧化物层形成的有源层和由源漏金属层形成的源电极、漏电极。
其中，该制造方法中形成有源层和源电极、漏电极的步骤包括：
依次沉积第一金属氧化物层、第二金属氧化物层和源漏金属层，第一金属氧化物层的导电率小于第二金属氧化物层的导电率；
在源漏金属层上涂布光刻胶；
利用灰色调或半色调掩模板对光刻胶进行曝光和显影，形成完全去除区、对应源电极、漏电极的完全保留区和对应沟道区域的部分保留区，之后刻蚀掉完全去除区的源漏金属层、第一金属氧化物层和第二金属氧化物层，形成有源层，进行光刻胶灰化工艺去除掉部分保留区的光刻胶，之后先刻蚀掉部分保留区的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，形成薄膜晶体管的沟道区域，去除完全保留区的光刻胶，形成包括源电极过渡层和漏电极过渡层的过渡层，以及分别位于源电极过渡层和漏电极过渡层上的由源漏金属层形成的源电极和漏电极。
其中，过渡层位于有源层和源漏金属层之间，也是由金属氧化物层形成，其目的是为了减少源电极和漏电极与有源层的接触电阻，同时保护下面的有源层，提升金属氧化物TFT的性能。过渡层包括有源电极过渡层和漏电极过渡层，源电极过渡层位于有源层和源电极之间，漏电极过渡层位于有源层和漏电极之间。
有源层为由低导电率的金属氧化物层形成，过渡层为由高导电率的金属氧化物层形成。高导电率的金属氧化物层中氧的含量高，该金属氧化物层的导电性好，Rs<106欧姆·平方毫米/米，接近导体；低导电率的金属氧化物层中氧的含量低，该金属氧化物层的导电性不好，106欧姆·平方毫米/米<Rs<1011欧姆·平方毫米/米，为半导体。具体地，高导电率的金属氧化物层可以采用非晶IGZO。低导电率的金属氧化物层可以采用HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。
进一步地，过渡层可以由至少两个高导电率的金属氧化物层形成，从靠近有源层到远离有源层的方向上，该至少两个的金属氧化物层的导电率依次增大。
进一步地，在形成源电极、漏电极之后还可以对沟道区域的有源层的表面进行修复处理，以修复刻蚀时对有源层的损伤和污染。具体地，可以利用N2O或O2等离子体对沟道区域的有源层的表面进行处理。一种实施例中，等离子体的工艺参数范围是：气压100-2000mT，射频功率500W-4000W，N2O气体流量500-3000sccm。
进一步地，本发明的薄膜晶体管阵列基板的制造方法具体包括：
在基板上形成栅电极和栅极扫描线的图形；
在形成有栅电极和栅极扫描线的图形的基板上形成栅绝缘层；
在栅绝缘层上进行依次沉积第一金属氧化物层、第二金属氧化物层和源漏金属层，第一金属氧化物层的导电率小于第二金属氧化物层的导电率；
在源漏金属层上涂布光刻胶；
利用灰色调或半色调掩模板对光刻胶进行曝光和显影，形成完全去除区、对应源电极、漏电极和数据线的完全保留区和对应沟道区域的部分保留区，之后刻蚀掉完全去除区的源漏金属层、第一金属氧化物层和第二金属氧化物层，形成有源层，进行光刻胶灰化工艺去除掉部分保留区的光刻胶，之后先刻蚀掉部分保留区的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，形成薄膜晶体管的沟道区域，去除完全保留区的光刻胶，形成包括源电极过渡层和漏电极过渡层的过渡层，以及分别位于源电极过渡层和漏电极过渡层上的由源漏金属层形成的源电极、漏电极和数据线；
在形成有源电极、漏电极和数据线的图形的基板上形成包括有接触过孔的钝化层的图形；
在钝化层上形成像素电极，像素电极通过接触过孔与漏电极相连接。
本发明的薄膜晶体管阵列基板的制造方法，通过导电率高的第二金属氧化物层既可在刻蚀源漏金属层时保护有源层，而且第二金属氧化物层还可以最后形成减少源电极和漏电极与有源层的接触电阻的过渡层，从而通过一次构图工艺即可形成有源层和由源漏金属层形成的源电极、漏电极，能够节省构图工艺，提升生产效率，降低产品的生产成本。
本发明实施例还提供了一种薄膜晶体管阵列基板，包括：
由第一金属氧化物层形成的有源层；
由第二金属氧化物层形成的过渡层，过渡层的导电率比有源层的导电率大，过渡层包括源电极过渡层和漏电极过渡层；
由源漏金属层形成的源电极、漏电极；
其中，源电极过渡层位于有源层和源电极之间，漏电极过渡层位于有源层和漏电极之间。
其中，过渡层位于有源层和源漏金属层之间，由金属氧化物形成，其目的是为了减少源电极和漏电极与有源层的接触电阻，同时保护有源层，提升金属氧化物TFT的性能。
其中，有源层的材料为低导电率的金属氧化物层，过渡层的材料为高导电率的金属氧化物层。其中，高导电率的金属氧化物层中氧的含量高，该金属氧化物层的导电性好，Rs<106欧姆·平方毫米/米，接近导体；低导电率的金属氧化物层中氧的含量低，该金属氧化物层的导电性不好，106欧姆·平方毫米/米<Rs<1011欧姆平方毫米/米，为半导体。具体地，过渡层可以采用非晶IGZO，有源层可以采用HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。
进一步地，过渡层可以由两个以上高导电率的金属氧化物层形成，从靠近有源层到远离有源的方向上，该两个以上金属氧化物层的导电率依次增大。
下面结合具体的实施例对本发明的薄膜晶体管阵列基板进行进一步地说明。
本实施例中，沟道区域和源电极、漏电极、数据线等部分的结构为：
由第一金属氧化物层形成的有源层；
位于有源层上由第二金属氧化物层形成的过渡层，过渡层的导电率比有源层的导电率大，过渡层包括源电极过渡层和漏电极过渡层；
分别位于源电极过渡层和漏电极过渡层上的由源漏金属层形成的源电极、漏电极。
该薄膜晶体管阵列基板的结构可以如图1和图8所示，具体包括：
基板1；
位于基板1上由栅金属层形成的栅电极2和栅极扫描线12；
位于形成有栅电极2和栅极扫描线12的基板1上的栅绝缘层3；
位于栅绝缘层3上的由第一金属氧化物层形成的有源层4-1；
位于有源层4-1上由第二金属氧化物层形成的源电极过渡层和漏电极过渡层；
分别位于源电极过渡层和漏电极过渡层上的由源漏金属层形成的源电极5、漏电极6和数据线13；
位于形成有源电极5、漏电极6和数据线13的基板1上的包括有接触过孔的钝化层7；
位于钝化层7上的像素电极8，像素电极8通过接触过孔与漏电极6相连接。
下面对本实施例的薄膜晶体管阵列基板的制造工艺进行详细说明，其工艺流程包括：
第一次构图工艺：提供一基板1，该基板1可以为玻璃基板或者石英基板，在基板1上沉积栅金属层以形成栅电极和栅极扫描线。
具体地，可以采用溅射或热蒸发的方法在基板1上沉积厚度为
Figure BDA00001724124100091
的栅金属层，栅金属层可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，栅金属层可以是单层金属或单层合金，还可以是多层金属或多层合金。在栅金属层上涂布光刻胶，利用掩模板对光刻胶进行曝光和显影之后进行刻蚀，形成栅电极2和栅极扫描线12，图2所示为经第一次构图工艺后所形成结构的截面示意图。
第二次构图工艺：在形成有栅电极2和栅极扫描线12的基板1上依次沉积栅绝缘层3、第一金属氧化物层、第二金属氧化物层和源漏金属层。
具体地，可以在形成有栅电极2和栅极扫描线12的基板1通过PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法）沉积厚度为
Figure BDA00001724124100092
的栅绝缘层3，栅绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。栅绝缘层可以使单层，也可以是多层，一般靠近金属氧化物层的为氧化物栅绝缘层。
然后通过溅射的方法在栅绝缘层3上连续沉积厚度均为的第一金属氧化物层和第二金属氧化物层，以便由第一金属氧化物层形成有源层，由第二金属氧化物层形成过渡层。过渡层位于有源层和源漏金属层之间，由金属氧化物形成，其目的是为了减少源电极和漏电极与有源层的接触电阻，同时用于形成该过渡层的第二金属氧化物层在刻蚀源漏金属层形成源电极和漏电极时还可保护下面的有源层，提升金属氧化物TFT的性能。
其中，有源层的导电率低于过渡层的导电率，导电率接近半导体，过渡层可以由至少一个金属氧化物层形成，在过渡层由两个以上高导电率的金属氧化物层形成时，从靠近有源层到远离有源层的方向上，该两个以上的金属氧化物层的导电率依次增大。
本实施例以过渡层仅包括一个金属氧化物层为例进行具体说明。本实施例中，在栅绝缘层3上连续沉积两个金属氧化物层，先沉积的金属氧化物层导电率较低，可以作为有源层4-1，后沉积的金属氧化物层导电率较高，可以作为过渡层4-2。如果在栅绝缘层3上沉积三个以上的金属氧化物层时，则最下层的金属氧化物层作为有源层，其余的金属氧化物层作为过渡层。
沉积金属氧化物层时通过控制氧的含量可以有效地控制金属氧化物层的导电性，金属氧化物层中氧的含量高，则该金属氧化物层的导电性好，Rs<106欧姆·平方毫米/米，接近导体；金属氧化物层中氧的含量低，则该金属氧化物层导电性不好，106欧姆·平方毫米/米<Rs<1011欧姆·平方毫米/米，为半导体。具体地，第二金属氧化物层可以采用非晶IGZO，第一金属氧化物层可以采用非晶IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物；之后在第二金属氧化物层上沉积源漏金属层，具体地，可以通过溅射或热蒸发的方法沉积厚度为2000～
Figure BDA00001724124100102
源漏金属层，源漏金属层可以选用Cr、W、Ti、Ta、Mo等金属和合金，可以是单层金属薄膜或单层合金薄膜，也可以多层金属薄膜或多层合金薄膜合并而成。
通过涂布光刻胶和一次灰色调或者半色调掩模板曝光显影后，形成完全去除区、部分保留区和完全保留区，如图3所示，完全保留区对应于源漏金属电极和数据线，部分保留区对应于TFT沟道区域。进行第一次刻蚀工艺，刻蚀掉完全去除区的源漏金属层和第一金属氧化物层、第二金属氧化物层，形成有源层4-1，结构如图4所示；接着进行一次光刻胶灰化工艺去除掉部分保留区的光刻胶10，形成如图5所示的结构；接着再进行第二次刻蚀工艺，先刻蚀掉TFT沟道区域的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，为了保证完全刻蚀掉第二金属氧化物层，在刻蚀时可以刻蚀掉一部分的第一金属氧化物层，在源电极和漏电极之间形成TFT的沟道。
本实施例中，过渡层4-2直接与源漏金属层接触，这样设计可以减少有源层4-1与源电极和漏电极的接触电阻，提升金属氧化物TFT的开态电流。有源层4-1直接与栅绝缘层3接触，低含氧量的金属氧化物层形成有源层能够使得TFT性能更稳定。
进一步地，为提升金属氧化物TFT的性能可以对TFT沟道区域的有源层的表面进行处理，以修复刻蚀时对有源层的损伤和污染。具体地，可以利用N2O或O2等离子体对沟道区域的有源层的表面进行处理。以5G生产线为例，等离子体的工艺参数范围是：气压100-2000mT，射频功率500W-4000W，N2O气体流量500-3000sccm，不同产线的设备，工艺参数有所不同，但处理的思想相同。
之后去除残余的光刻胶10，形成包括源电极过渡层和漏电极过渡层的过渡层4-2、源电极5、漏电极6和数据线13，经第二次构图工艺最后形成的结构如图6所示。
第三次构图工艺：在完成第二次构图工艺的基板1上沉积钝化层7，具体地，可以通过PECVD方法沉积厚度为
Figure BDA00001724124100111
的钝化层7，钝化层7可以选用氧化物、氮化物或者氧氮化合物，钝化层7可以是单层结构也可以是多层结构，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2。在钝化层上涂布光刻胶，利用掩模板对光刻胶进行曝光和显影之后进行刻蚀，形成包括有接触过孔的钝化层7的图形，如图7所示为经第三次构图工艺后所形成结构的截面示意图；
第四次构图工艺：在完成第三次构图工艺的基板1上沉积透明导电层，具体地，可以通过溅射或热蒸发的方法在形成有钝化层7的基板1上沉积厚度为
Figure BDA00001724124100121
的透明导电层，透明导电层可以采用ITO或者IZO，或者其他的透明金属氧化物。在透明导电层上涂布光刻胶，利用掩模板对光刻胶进行曝光和显影之后进行刻蚀，形成像素电极8，像素电极8通过接触过孔与漏电极6相连接。
如图8所示为经第四次构图工艺后所形成的薄膜晶体管阵列基板的截面示意图，如图1所示为经过四次构图工艺后形成的薄膜晶体管阵列基板的平面示意图。
本实施例通过导电率高的第二金属氧化物层既可在刻蚀源漏金属层时保护有源层，而且第二金属氧化物层还可以最后形成减少源电极和漏电极与有源层的接触电阻的过渡层，从而可通过一次构图工艺形成有源层、源电极和漏电极，能够节省构图工艺，提升生产效率，降低产品的生产成本。此外，本发明的技术方案在栅绝缘层上形成两层以上的金属氧化物层，底层是有源层，其余层作为过渡层，在形成源电极和漏电极时刻蚀掉过渡层，形成沟道，这样设计既可以减少源电极和漏电极与有源层的接触电阻，同时利用过渡层保护有源层，可以提升金属氧化物TFT的性能。
本发明还提供了一种显示面板，包括如上所述的薄膜晶体管阵列基板。
本发明还提供了一种显示装置，包括如上所述的薄膜晶体管阵列基板，具体地，该显示装置可以应用在液晶显示器、平板电脑等电子器件中。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：
依次沉积第一金属氧化物层、第二金属氧化物层和源漏金属层，所述第一金属氧化物层的导电率小于所述第二金属氧化物层的导电率；
在所述源漏金属层上涂布光刻胶；
利用灰色调或半色调掩模板对所述光刻胶进行曝光和显影，形成完全去除区、对应源电极、漏电极的完全保留区和对应沟道区域的部分保留区和完全去除区，之后刻蚀掉完全去除区的源漏金属层、第一金属氧化物层和第二金属氧化物层，形成有源层，进行光刻胶灰化工艺去除掉所述部分保留区的光刻胶，之后先刻蚀掉部分保留区的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，形成薄膜晶体管的沟道区域，去除所述完全保留区的光刻胶，形成包括源电极过渡层和漏电极过渡层的过渡层，以及分别位于所述源电极过渡层和漏电极过渡层上的由所述源漏金属层形成的源电极和漏电极。
2.根据权利要求1所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述形成源电极、漏电极之后还包括：
对所述沟道区域的有源层的表面进行修复。
3.根据权利要求1或2所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述制造方法具体包括：
在基板上形成栅电极和栅极扫描线的图形；
在形成有所述栅电极和栅极扫描线的图形的基板上形成栅绝缘层；
在所述栅绝缘层上进行所述依次沉积第一金属氧化物层、第二金属氧化物层和源漏金属层，所述第一金属氧化物层的导电率小于所述第二金属氧化物层的导电率；
在所述源漏金属层上涂布光刻胶；
利用灰色调或半色调掩模板对所述光刻胶进行曝光和显影，形成完全去除区、对应源电极、漏电极和数据线的完全保留区和对应沟道区域的部分保留区，之后刻蚀掉完全去除区的源漏金属层、第一金属氧化物层和第二金属氧化物层，形成有源层，进行光刻胶灰化工艺去除掉所述部分保留区的光刻胶，之后先刻蚀掉部分保留区的源漏金属层，再刻蚀掉部分保留区的第二金属氧化物层，形成薄膜晶体管的沟道区域，去除所述完全保留区的光刻胶，形成包括源电极过渡层和漏电极过渡层的过渡层，以及分别位于所述源电极过渡层和漏电极过渡层上的由所述源漏金属层形成的源电极、漏电极和数据线；
在形成有所述源电极、漏电极和数据线的图形的基板上形成包括有接触过孔的钝化层的图形；
在所述钝化层上形成像素电极，所述像素电极通过所述接触过孔与所述漏电极相连接。
4.一种薄膜晶体管阵列基板，其特征在于，包括：
由第一金属氧化物层形成的有源层；
由第二金属氧化物层形成的过渡层，过渡层的导电率比有源层的导电率大，过渡层包括源电极过渡层和漏电极过渡层；
由源漏金属层形成的源电极、漏电极；
其中，源电极过渡层位于所述有源层和所述源电极之间，所述漏电极过渡层位于所述有源层和所述漏电极之间。
5.根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述过渡层包括有至少两个金属氧化物层，从靠近所述有源层到远离所述有源层的方向上，金属氧化物层的导电率依次增大。
6.根据权利要求4所述的薄膜晶体管阵列基板，其特征在于，具体包括：
基板；
位于所述基板上由栅金属层形成的栅电极和栅极扫描线；
位于形成有所述栅电极和栅极扫描线的基板上的栅绝缘层；
位于所述栅绝缘层上的所述由第一金属氧化物层形成的有源层；
位于所述有源层上的所述由第二金属氧化物层形成的源电极过渡层和漏电极过渡层；
分别位于所述源电极过渡层和漏电极过渡层上的所述由所述源漏金属层形成的所述源电极、所述漏电极和数据线；
位于形成有所述源电极、漏电极和数据线的基板上的包括有接触过孔的钝化层；
位于所述钝化层上的像素电极，所述像素电极通过所述接触过孔与所述漏电极相连接。
7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述过渡层的材料为非晶IGZO。
8.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述有源层的材料为非晶IGZO、HIZO、IZO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或Cd-Sn-O。
9.一种显示面板，其特征在于，包括如权利要求4-8中任一项所述的薄膜晶体管阵列基板。
10.一种显示装置，其特征在于，包括如权利要求4-8中任一项所述的薄膜晶体管阵列基板。
CN201210181618.3A 2012-05-18 2012-06-04 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 Active CN102751240B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210181618.3A CN102751240B (zh) 2012-05-18 2012-06-04 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
EP12829202.6A EP2677537A4 (en) 2012-05-18 2012-12-17 THIN-FILM TRANSISTOR MATRIX SUBSTRATE, METHOD FOR MANUFACTURING THE SAME, DISPLAY PANEL, AND DISPLAY DEVICE
KR1020137008588A KR101447843B1 (ko) 2012-05-18 2012-12-17 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US13/822,480 US8912538B2 (en) 2012-05-18 2012-12-17 Thin film transistor array substrate and method for manufacturing the same
JP2015511901A JP2015521383A (ja) 2012-05-18 2012-12-17 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
PCT/CN2012/086772 WO2013170605A1 (zh) 2012-05-18 2012-12-17 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN2012101575721 2012-05-18
CN201210157572.1 2012-05-18
CN201210157572 2012-05-18
CN201210181618.3A CN102751240B (zh) 2012-05-18 2012-06-04 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN102751240A true CN102751240A (zh) 2012-10-24
CN102751240B CN102751240B (zh) 2015-03-11

Family

ID=47031306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210181618.3A Active CN102751240B (zh) 2012-05-18 2012-06-04 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置

Country Status (6)

Country Link
US (1) US8912538B2 (zh)
EP (1) EP2677537A4 (zh)
JP (1) JP2015521383A (zh)
KR (1) KR101447843B1 (zh)
CN (1) CN102751240B (zh)
WO (1) WO2013170605A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022149A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
WO2013170605A1 (zh) * 2012-05-18 2013-11-21 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
WO2015024337A1 (zh) * 2013-08-23 2015-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN106024608A (zh) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106024705A (zh) * 2016-06-01 2016-10-12 深圳市华星光电技术有限公司 Tft基板的制作方法
WO2016201610A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
WO2017008332A1 (zh) * 2015-07-14 2017-01-19 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN106997903A (zh) * 2016-09-07 2017-08-01 友达光电股份有限公司 薄膜晶体管及其制作方法
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN108598086A (zh) * 2018-04-20 2018-09-28 武汉华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
US10971530B2 (en) 2018-04-20 2021-04-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for a TFT array substrate and TFT array substrate
WO2021077673A1 (zh) * 2019-10-23 2021-04-29 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN113113427A (zh) * 2021-03-23 2021-07-13 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
JP6711642B2 (ja) * 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
CN109980086A (zh) * 2017-12-28 2019-07-05 深圳Tcl工业研究院有限公司 氧化物薄膜晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903326A (en) * 1995-11-20 1999-05-11 Prince Corporation Trainable RF system for remotely controlling household appliances
KR20060026621A (ko) * 2004-09-21 2006-03-24 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN101901838A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN202601621U (zh) * 2012-05-18 2012-12-12 京东方科技集团股份有限公司 薄膜晶体管阵列基板、显示面板、显示装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604717B1 (ko) * 1999-07-08 2006-07-28 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100519377B1 (ko) * 2003-04-08 2005-10-06 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100640213B1 (ko) * 2003-12-29 2006-10-31 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 제조방법
KR100608403B1 (ko) * 2004-03-24 2006-08-03 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
KR101254560B1 (ko) * 2006-06-29 2013-04-19 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101479652B1 (ko) * 2006-11-28 2015-01-06 엘지디스플레이 주식회사 유기전계 발광소자의 홀 주입층 형성방법과 이를 포함한유기전계 발광소자의 제조방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008258345A (ja) 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP4986824B2 (ja) 2007-11-27 2012-07-25 Ｊｘ日鉱日石金属株式会社 微量貴金属の高周波プラズマ質量分析装置を用いた分析方法
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
CN101656232B (zh) * 2008-08-19 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US20110227075A1 (en) * 2008-12-05 2011-09-22 Dupont Displays, Inc. Backplane structures for solution processed electronic devices
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101246789B1 (ko) * 2009-07-23 2013-03-26 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101882887B1 (ko) * 2009-09-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
WO2011036981A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
EP2579315B1 (en) 2010-06-02 2018-08-15 Sharp Kabushiki Kaisha Method of manufacturing a thin film transistor
WO2012002292A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130106398A (ko) * 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011228312A (ja) * 2011-06-30 2011-11-10 Sony Corp 機能性デバイス
CN102751240B (zh) 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903326A (en) * 1995-11-20 1999-05-11 Prince Corporation Trainable RF system for remotely controlling household appliances
KR20060026621A (ko) * 2004-09-21 2006-03-24 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN101626036A (zh) * 2008-07-08 2010-01-13 三星移动显示器株式会社 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置
CN101901838A (zh) * 2009-05-29 2010-12-01 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN202601621U (zh) * 2012-05-18 2012-12-12 京东方科技集团股份有限公司 薄膜晶体管阵列基板、显示面板、显示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013170605A1 (zh) * 2012-05-18 2013-11-21 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
US8912538B2 (en) 2012-05-18 2014-12-16 Boe Technology Group Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
US9716108B2 (en) 2012-12-14 2017-07-25 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, array substrate, and display device
CN103022149A (zh) * 2012-12-14 2013-04-03 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
WO2015024337A1 (zh) * 2013-08-23 2015-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
WO2016201610A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管及制备方法、显示面板和显示器
WO2017008332A1 (zh) * 2015-07-14 2017-01-19 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN106024608A (zh) * 2016-05-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106024608B (zh) * 2016-05-26 2019-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、衬底基板及显示装置
CN106024705A (zh) * 2016-06-01 2016-10-12 深圳市华星光电技术有限公司 Tft基板的制作方法
CN106024705B (zh) * 2016-06-01 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制作方法
CN106997903A (zh) * 2016-09-07 2017-08-01 友达光电股份有限公司 薄膜晶体管及其制作方法
CN108598086A (zh) * 2018-04-20 2018-09-28 武汉华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
WO2019200834A1 (zh) * 2018-04-20 2019-10-24 武汉华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
US10971530B2 (en) 2018-04-20 2021-04-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for a TFT array substrate and TFT array substrate
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
WO2021077673A1 (zh) * 2019-10-23 2021-04-29 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN113113427A (zh) * 2021-03-23 2021-07-13 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
EP2677537A4 (en) 2014-04-23
US20140103333A1 (en) 2014-04-17
KR20140010361A (ko) 2014-01-24
JP2015521383A (ja) 2015-07-27
CN102751240B (zh) 2015-03-11
WO2013170605A1 (zh) 2013-11-21
US8912538B2 (en) 2014-12-16
KR101447843B1 (ko) 2014-10-13
EP2677537A1 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
CN102751240B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN102723269B (zh) 阵列基板及其制作方法、显示装置
CN103000628B (zh) 显示装置、阵列基板及其制作方法
CN102709239B (zh) 显示装置、阵列基板及其制造方法
CN103219389B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN101520584B (zh) 液晶显示面板、液晶显示装置及其制造方法
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
CN102629585A (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103700665A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN103489918A (zh) 一种薄膜晶体管和阵列基板及其制造方法
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN102654703A (zh) 一种阵列基板及其制造方法、以及显示设备
CN103887245A (zh) 一种阵列基板的制造方法
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN208622722U (zh) 静电放电保护电路及显示装置
CN102629589B (zh) 一种阵列基板及其制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant