KR20150010065A - 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 - Google Patents

산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20150010065A
KR20150010065A KR20130084478A KR20130084478A KR20150010065A KR 20150010065 A KR20150010065 A KR 20150010065A KR 20130084478 A KR20130084478 A KR 20130084478A KR 20130084478 A KR20130084478 A KR 20130084478A KR 20150010065 A KR20150010065 A KR 20150010065A
Authority
KR
South Korea
Prior art keywords
mask pattern
pattern
forming
insulating film
mask
Prior art date
Application number
KR20130084478A
Other languages
English (en)
Inventor
이봉원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20130084478A priority Critical patent/KR20150010065A/ko
Priority to US14/140,944 priority patent/US9224831B2/en
Publication of KR20150010065A publication Critical patent/KR20150010065A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

산화물 반도체 소자의 제조 방법은 기판 상에 게이트 전극을 형성한 다음 기판 상에 게이트 전극을 덮는 게이트 절연막을 형성할 수 있다. 게이트 절연막 상에 액티브 패턴을 형성한 다음 게이트 절연막 및 액티브 패턴 상에 제1 마스크 패턴을 형성할 수 있다. 게이트 절연막, 액티브 패턴 및 제1 마스크 패턴 상에 층간 절연막을 형성한 다음 층간 절연막 상에 제1 마스크 패턴이 형성된 영역을 개구하는 제2 마스크 패턴을 형성할 수 있다. 제1 마스크 패턴 및 제2 마스크 패턴을 이용하여 상기 층간 절연막을 식각하여 상기 액티브 패턴을 노출하는 콘택 홀을 형성한 다음 콘택 홀을 채우면서 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성할 수 있다.

Description

산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법{METHOD OF FORMING AN OXIDE SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING A DISPLAY DEVICE HAVING AN OXIDE SEMICONDUCTOR DEVICE}
본 발명은 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 전기적인 특성이 개선된 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법에 관한 것이다.
종래의 트랜지스터에 있어서, 액티브 패턴은 아몰퍼스 실리콘(amorphous silicon)이나 폴리 실리콘(polysilicon)과 같은 반도체물질로 구성될 수 있다. 그러나, 상기 액티브 패턴이 아몰퍼스 실리콘으로 이루어질 경우, 전하 이동도(mobility)가 상대적으로 낮아 고속으로 동작하는 표시 장치를 구현하기 어렵다. 또한, 상기 액티브 패턴이 폴리 실리콘으로 구성되는 경우에는 전하 이동도는 상대적으로 높지만 문턱 전압이 불균일하여 보상 회로 등의 추가적인 부재가 요구되는 문제점이 있다.
전술한 문제점을 고려하여, 최근에는 산화물 반도체를 액티브 패턴으로 이용하는 산화물 박막 트랜지스터에 대한 연구 및 개발이 이루어지고 있다. 그러나, 상기 산화물 반도체를 바텀-게이트(bottom-gate) 구조의 트랜지스터에 적용하는 경우, 소스 및 드레인 전극을 형성하는 과정에서 산화물반도체가 손상되어 변성을 일으키는 문제점이 있다.
본 발명의 일 목적은 채널층의 손상을 효과적으로 방지할 수 있는 산화물반도체 소자의 제조 방법을제공하는 것이다.
본 발명의 다른 목적은 채널층의 손상을 효과적으로 방지할 수 있는 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성한 다음 상기 기판 상에 상기 게이트 전극을 덮는 게이트 절연막을 형성할 수 있다. 상기 게이트 절연막상에 액티브 패턴을 형성한 다음 상기 게이트 절연막 및 상기 액티브 패턴 상에 제1 마스크 패턴을 형성할 수 있다. 상기 게이트 절연막, 상기 액티브 패턴 및 상기 제1 마스크패턴 상에 층간 절연막을 형성한 다음 상기 층간 절연막 상에 상기 제1 마스크 패턴이 형성된 영역을 개구하는 제2 마스크 패턴을 형성할 수 있다. 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 이용하여 상기 층간 절연막을 식각하여 상기 액티브 패턴을 노출하는 콘택 홀을 형성한 다음 상기 콘택 홀을 채우면서 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크패턴을 이용하여 상기 층간 절연막을 식각한 다음 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴은 네거티브(negative)형 포토레지스트 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 마스크 패턴은 포지티브(positive)형 포토레지스트 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크패턴은 서로 동일한 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크패턴은 동일한 마스크를 통해 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 마스크는 상기 콘택 홀이 형성되지 않는 영역에 대응하여 배치되는 차광부 및 상기 콘택 홀이 형성되는 영역에 대응하여 배치되는 투광부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극은 금속, 합금, 금속 질화물 및 투명 도전성 물질로 이루어진 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극은 전기 전도성을 갖는 제1 금속, 내열성을 갖는 제2 금속 및 내열성을 갖는 금속 화합물로 이루어진 그룹으로부터 선택된 하나 이상을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 전극 및 상기 드레인 전극은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물 및 투명 도전성 물질로 이루어진 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브 패턴은 이성분계 화합물, 삼성분계 화합물 또는 사성분계 화합물을 함유하는 산화물 반도체를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브 패턴은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr) 및 마그네슘(Mg)으로 이루어진 그룹으로부터 선택된 하나 이상을 함유하는 산화물 반도체를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브 패턴은 상기 산화물 반도체에 리튬(Li), 나트륨(Na), 망간(Mn), 니켈(Ni), 팔라듐(Pd), 구리(Cu), 탄소(C), 질소(N), 인(P), 티타늄(Ti), 지르코늄(Zr), 바나듐(V), 루테늄(Ru), 게르마늄(Ge), 주석(Sn) 및 불소(F)로 이루어진 그룹으로부터 선택된 하나 이상이 첨가된 조성을 가질 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 표시 장치는 산화물 반도체 소자를 포함할 수 있다. 기판 상에 게이트 전극을 형성한 다음 상기 기판 상에 상기 게이트 전극을 덮는 게이트 절연막을 형성할 수 있다. 상기 게이트 절연막상에 액티브 패턴을 형성한 다음 상기 게이트 절연막 및 상기 액티브 패턴 상에 제1 마스크 패턴을 형성할 수 있다. 상기 게이트 절연막, 상기 액티브패턴 및 상기 제1 마스크패턴 상에 층간 절연막을 형성한 다음 상기 층간 절연막상에 상기 제1 마스크 패턴이 형성된 영역을 개구하는 제2 마스크 패턴을 형성할 수 있다. 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 이용하여 상기 절연막을 식각하여 상기 액티브 패턴을 노출하는 콘택 홀을 형성할 수 있다. 상기 콘택 홀을 채우면서 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성한 다음 상기 드레인 전극에 전기적으로 연결되는 제1 전극을 형성할 수 있다. 상기 제1 전극 상에 유기 발광층을 형성한 다음 상기 유기 발광층 상에 제2 전극을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크패턴을 이용하여 상기 층간 절연막을 식각한 다음 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴은 네거티브(negative)형 포토레지스트 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 마스크 패턴은 포지티브(positive)형 포토레지스트 패턴을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크패턴은 서로 동일한 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크패턴은 동일한 마스크를 통해 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 마스크는 상기 콘택 홀이 형성되지 않는 영역에 대응하여 배치되는 차광부 및 상기 콘택 홀이 형성되는 영역에 대응하여 배치되는 투광부를 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 산화물 반도체소자의 제조 방법은 액티브 패턴을 형성한 후 제1 마스크 패턴, 층간 절연막 및 제2 마스크 패턴을 순차적으로 증착하여 상기 액티브 패턴의 노출을 완전히 방지하는 한편, 상기 액티브 패턴의 채널 영역의 캐리어 농도 변화를 방지할 수 있다.
또한, 이와 같은 산화물 반도체소자의 제조 방법에 의해 제조된 산화물 반도체 소자는 동작 전류의 증가, 문턱 전압 산포의 감소, 상기 채널 영역에서의 전하 이동도의 증가 등의 향상된 전기적인 특성을 확보할 수 있다.
이에 따라, 이러한 산화물 반도체 소자를 유기 발광 표시 장치, 플렉서블 디스플레이 장치 등과 같은 표시 장치에 적용할 경우, 상기 표시 장치의 두께를 감소시킬 수 있고, 영상의 해상도를 크게 증가시킬 수 있으며, 화상의 디스플레이 속도도 크게 향상시킬 수 있다.
다만, 본 발명의 효과가 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 내지 도 8은 본 발명의 예시적인 실시예들에 따른 산화물 반도체소자의 제조 방법을 설명하기 위한 단면도들이다.
도 9 내지 도 16은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 17은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자의 트랜스퍼 특성을 나타내는 그래프이다.
이하, 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 본 명세서에 기재된 예시적인 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태들로 구현할 수 있을 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 예시적인 실시예들을 설명하기 위한목적으로 예시된 것이고, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며, 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는"~에 인접하는"과 "~에 직접 인접하는" 등도마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는"가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들이 상기용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
도 1 내지 도 8은 본 발명의 예시적인 실시예들에 따른 산화물 반도체소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1 내지 도 8을 참조하면, 산화물 반도체소자는 기판(110) 상에 제공될 수 있으며, 게이트전극(130), 게이트 절연막(140), 액티브 패턴(150), 층간 절연막(170), 소스 전극(190a), 드레인 전극(190b) 등을 포함할 수 있다.
도 1을 참조하면, 유리, 투명 플라스틱, 투명 세라믹 등과 같은 투명 절연 물질로 이루어진 기판(110) 상에 게이트 전극(130)을 형성할 수 있다. 예를 들면, 게이트 전극(130)은 기판(110) 상에 스퍼터링 공정, 화학 기상 증착(CVD) 공정, 원자층 적층(ALD) 공정, 진공 증착 공정, 프린팅 공정 등을 통해 제1 도전층(도시되지 않음)을 형성한 다음, 상기 제1 도전층을 부분적으로 식각하여 수득될 수 있다. 이 경우, 게이트 전극(130)과 동시에 기판(110) 상에 상기 게이트 라인(도시되지 않음)이 형성될 수 있다. 예를 들면, 상기 게이트 라인은 기판(110) 상에서 제1 방향을 따라 연장될 수 있으며, 게이트전극(130)은 상기 게이트 라인으로부터 연장되는 구조를 가질 수 있다.
본 발명의 예시적인 실시예들에 있어서, 게이트 전극(130)은 알루미늄, 알루미늄 합금, 텅스텐, 구리, 니켈, 크롬, 몰리브데늄, 티타늄, 백금, 탄탈륨 등과 같은 금속, 이러한 금속을 포함하는 합금, 이와 같은 금속의 질화물 등을 사용하여 형성될 수 있다. 또한, 게이트 전극(130)은 단층 구조 또는 다층 구조로 형성될 수 있다. 예를 들면, 게이트전극(130)은 도전성을 갖는 물질 및/또는 내열성을 갖는 물질을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
본 발명의 다른 예시적인 실시예들에 따르면, 게이트 전극(130)은 투명 도전성 물질을 기판(110) 상에 증착한 후, 증착된 투명 도전성 물질을 패터닝하여 형성될 수도 있다. 예를 들면, 게이트전극(130)을 형성하기 위한 상기 투명 도전성 물질은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 아연 산화물, 주석 산화물, 갈륨 산화물, 인듐 산화물 등을 포함할 수 있다.
본 발명의 다른 예시적인 실시예들에 있어서, 기판(110) 상에 게이트 전극(130)의 형성을 위한 버퍼층(120)을 형성한 다음, 버퍼층(120) 상에 게이트 전극(130)을 형성할 수 있다. 여기서, 버퍼층(120)은 실리콘 산화물 및/또는 실리콘 질화물을 포함하는 단층 구조 또는 다층 구조로 기판(110) 상에 형성될 수 있다. 버퍼층(120)은 기판(110)의 평탄도를 향상시킬 수 있으며, 게이트 전극(130) 등을 형성하는 동안 금속 원자들이 기판(110)으로 확산되는 현상을 방지할 수 있다. 또한, 버퍼층(120)은 기판(110)과 게이트 전극(130) 사이에 발생되는 스트레스를 완화시킬 수 있다.
도 2를 참조하면, 기판(110) 상에 게이트 전극(130)을 덮으면서 게이트 절연막(140)을 형성할 수 있다. 예를 들면, 게이트 절연막(140)은 화학 기상 증착 공정, 열산화 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정 등을 이용하여 형성될 수 있다. 또한, 게이트 절연막(140)은 산화물을 사용하여 형성될 수 있다. 예를 들면, 게이트 절연막(140)은 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
본 발명의 예시적인 실시예들에 있어서, 게이트 절연막(140)은 상기 산화물 반도체 소자에 입사되는 광의 투과 정도를 고려하여 상대적으로 두꺼운 두께로 형성될 수 있다. 또한, 게이트 절연막(140)은 게이트 전극(130)을 충분히 커버하면서 평탄한 상면을 가질 수 있다. 이 경우, 화학 기계적 연마(CMP) 공정 및/또는 에치 백 공정 등을 적용하여 게이트 절연막(140)의 상면을 평탄화시킬 수 있다.
도 3을 참조하면, 게이트 절연막(140) 상에 액티브층(도시되지 않음)을 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 액티브층은 인듐, 아연, 갈륨, 주석, 티타늄 등을 함유하는 이성분계(binary) 화합물, 삼성분계(ternary) 화합물, 사성분계(quaternary) 화합물 등을 포함하는 반도체 산화물을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 액티브층 상기 반도체 산화물에 리튬, 나트륨, 망간, 니켈, 팔라듐, 구리, 탄소, 질소, 인, 티타늄, 지르코늄, 바나듐, 루테늄, 게르마늄, 주석, 불소 등이 도핑된 조성물을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 첨가될 수 있다. 또 다른 예시적인 실시예들에 따르면, 상기 액티브층은 아몰퍼스 실리콘, 폴리 실리콘, 부분 결정화 실리콘, 미세 결정들을 포함하는 실리콘 등을 사용하여 형성될 수도 있다. 또한, 상기 액티브층은 스퍼터링 공정, 화학 기상 증착 공정, 프린팅 공정, 스프레이 공정, 진공 증착 공정, 원자층 적층 공정, 졸-겔 공정, 플라즈마 증대 화학 기상 증착 공정 들을 이용하여 형성될 수 있다. 상기 액티브층을 부분적으로 식각하여 게이트 절연막(140) 상에 액티브 패턴(150)을 형성할 수 있다. 예를 들면, 액티브 패턴(150)은 사진 식각 공정 또는 추가적인 식각 마스크를 사용하는 식각 공정을 이용하여 수득될 수 있다.
도 4를 참조하면, 게이트 절연막(140) 및 액티브패턴(150) 상에 마스크를 이용하여 제1 마스크층(도시되지 않음)을 형성할 수 있다.
예시적인 실시예들에 있어서, 마스크(310)는 네거티브(negative)형 포토레지스트를 패터닝하기 위한 마스크로서, 차광부(312) 및 투광부(314)를 포함할 수 있다. 차광부(312)는 광을 차단하는 영역이고, 투광부(314)는 상기 광을 투과시키는 영역일 수 있다. 이에 따라, 차광부(312)는 층간 절연막(160) 상에 콘택 홀이 형성되지 않는 영역에 대응하여 배치될수 있고, 투광부(314)는 층간 절연막(160) 상에 콘택 홀이 형성되는 영역에 대응하여 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크층은 노광된 영역이 잔류하는 네거티브(negative)형 포토레지스트를 스핀 코팅(spin coating) 공정으로 게이트 절연막(140) 및 액티브 패턴(150) 상에 도포하여 형성할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제1 마스크층은 실리콘 산화물, 실리콘질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이 경우, 상기 제1 마스크층은 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 또한, 제1 마스크층은 전술한 산화물, 질화물 및/또는 산질화물을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
다시 도 4를 참조하면, 상기 제1 마스크층을 부분적으로 식각하여 게이트 절연막(140) 및 액티브 패턴(150)상에 제1 마스크 패턴(160)을 형성할 수 있다. 상기 제1 마스크층이 네거티브형 포토레지스트를 포함하는 경우, 제1 마스크 패턴(160)은 노광(exposure) 과정 및 현상(developing) 과정을 통해 형성될 수 있다. 상기 제1 마스크층이 상술한 산화물, 질화물 및/또는 산질화물을 포함하는 경우, 제1 마스크 패턴(160)은 사진 식각 공정을 이용하여 형성될 수 있다. 따라서, 제1 마스크 패턴(160)은 후속하여 소스 및 드레인 전극(190a, 190b)을 형성하기 위한 식각 공정 동안 발생되는 금속 화합물 등의 반응 부산물로 인하여 액티브 패턴(150)의 채널층이 손상되는 현상을방지할 수 있다.
도 5를 참조하면, 제1 마스크 패턴(160)이 배치된 게이트 절연막(140) 및 액티브 패턴(150)을 덮으면서 층간 절연막(160)을 형성할 수 있다. 예를 들면, 층간 절연막(160)은 실리콘 화합물 및/또는 금속 산화물을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다. 또한, 층간 절연막(160)은 화학 기상 증착 공정, 열산화 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 이 경우, 층간 절연막(160)의 두께는 종래의 산화물 반도체 소자의 층간 절연막(160)의 두께와 서로 동일할 수 있다. 바람직하게는, 층간 절연막(160)의 두께는 2000Å 내지 3000Å 일 수 있다.
도 6을 참조하면, 층간 절연막(160) 상에 마스크(310)를 이용하여 제2 마스크층(도시되지 않음)을 형성할 수 있다.
예시적인 실시예들에 있어서, 마스크(310)는 포지티브(positive)형 포토레지스트를 패터닝하기 위한 마스크로서, 차광부(312) 및 투광부(314)를 포함할 수 있다. 차광부(312)는 광을 차단하는 영역이고, 투광부(314)는 상기 광을 투과시키는 영역일 수 있다. 차광부(312)는 층간 절연막(160) 상에 콘택 홀이 형성되지 않는 영역에 대응하여 배치될 수 있고, 투광부(314)는 층간 절연막(160) 상에 콘택 홀이 형성되는 영역에 대응하여 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 마스크층은 노광된 영역이 현상액에 의해 용해되는 포지티브(positive)형 포토레지스트를 스핀 코팅(spin coating) 공정으로 절연막상에 도포하여 형성할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제2 마스크층은 실리콘 산화물, 실리콘질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이 경우, 상기 제2 마스크층은 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 또한, 제2 마스크층은 전술한 산화물, 질화물 및/또는 산질화물을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
다시 도 6을 참조하면, 상기 제2 마스크층을 부분적으로 식각하여 절연막 상에 제2 마스크패턴(180)을 형성할 수 있다. 이 경우, 제2 마스크패턴(180)은 제1 마스크 패턴(160)이 형성된 영역을 개구하도록 패터닝될 수 있다. 상기 제2 마스크층이 네거티브형 포토레지스트를 포함하는 경우, 제2 마스크 패턴(180)은 노광 과정 및 현상 과정을 통해 형성될수 있다. 상기 제2 마스크층이 상기 제1 마스크층이 상술한 산화물, 질화물 및/또는 산질화물을 포함하는 경우, 제1 마스크 패턴(160)은 사진 식각 공정을 이용하여 형성될 수 있다. 따라서, 제1 마스크 패턴(160)은 후속하여 소스 및 드레인전극(190a, 190b)을 형성하기 위한 식각 공정 동안 발생되는 금속 화합물 등의 반응 부산물로 인하여 액티브 패턴(150)의 채널층이 손상되는 현상을방지할 수 있다.
바람직하게는, 마스크(310)는 종래의산화물 반도체 소자의 제조 공정에서 사용되는 층간 절연막 패터닝 마스크일 수 있다. 따라서, 마스크 수의 증감 없이, 향상된 전기적인 특성을 갖는 산화물 반도체 소자를 구현할 수 있다.
예시적인 실시예들에 있어서, 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)은 서로 동일한 두께를 가질 수 있다. 이와는 달리, 제1 마스크패턴(160) 및 제2 마스크 패턴(180)은 서로 상이한 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 제1 마스크 패턴(160)이 후속하여 콘택 홀이 형성될 영역을 커버하기 때문에, 소스 및 드레인 전극(190b)을 형성하는 동안 게이트 절연막(140) 및 액티브 패턴(150)이 식각 손상을 입지 않으며, 금속 화합물 등과 같은 반응 부산물들이 게이트 절연막(140) 상에 잔류하는 현상을 방지할 수 있다.
도 7을 참조하면, 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)을 제거할 수 있다. 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)이 각각 네거티브형 포토레지스트 및 포지티브형 포토레지스트를 포함하는 경우, 스트리핑 공정 및/또는 애싱 공정을 이용하여 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)을 제거할 수 있다. 한편, 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)이 각각 산화물, 질화물 및/또는 산질화물을 포함하는 경우에는 인산을 함유하는 식각 용액이나 식각 가스, 불산을 함유하는 식각 용액이나 식각 가스 등을 사용하여 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)을 제거할 수 있다. 이에 따라, 층간 절연막(175)은 소스 영역 및 드레인 영역을 부분적으로 노출시키는 콘택 홀들을 구비할 수 있다.
도 8을 참조하면, 콘택 홀들을 채우면서 층간 절연막(175) 상에 제2 도전층(도시되지 않음)을 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 도전층은 금속, 합금, 금속 질화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 도전층은 알루미늄, 구리, 몰리브데늄, 티타늄, 크롬, 탄탈륨, 텅스텐, 네오디뮴, 스칸듐, 이들의 합금, 이들의 질화물, 각기 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 탄소 나노 튜브 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 제2 도전층은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 프린팅 공정 등을 통해 상기 콘택 홀들을 채우면서 층간 절연막(160) 상에 형성될 수 있다. 전술한 바와 같이, 상기 제2 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다. 이후에, 상기 제2 도전막을 패터닝하여 도 8에 예시한 바와 같은 소스 및 드레인 전극(190a, 190b)을 형성할 수 있다. 예를 들면, 소스 및 드레인 전극(190a, 190b)은 사진 식각 공정 또는 추가적인 식각 마스크를 사용하는 식각 공정을 통해 수득될 수 있다.
도 1 내지 도 8에 예시적으로 도시한 산화물 반도체 소자에 있어서, 액티브 패턴(150) 아래에 게이트 전극(130)이 위치하는 바텀-게이트(bottom-gate)의 박막 트랜지스터가 예시적으로 도시되어 있으나, 상기 산화물 반도체 소자의 구성이 여기에 한정되는 것은 아니다. 예를 들면, 상기 박막 트랜지스터는 액티브 패턴(150) 상부에 게이트 전극(130)이 배치되는 탑-게이트(top-gate) 구조를 가질 수도 있다.
종래의 산화물반도체 소자를 제조하기 위한 공정들에 있어서, 소스 및 드레인 전극(190a, 190b)을 형성하기 위한 식각 공정 동안 액티브 패턴(150)의 채널 영역의 캐리어농도 변화가 발생(예를 들어, 산소 농도의 저하)되어 산화물반도체의 특성이 도전체로 변하는 문제점이 있다. 이와 같이 상기 액티브 패턴(150)이 손상되면 상기 산화물 반도체 소자의 문턱 전압의 산포가 커지는 동시에 상기 채널 영역에서의 전하의 이동도가 저하되고 구동 전류가 감소될 수 있다. 그러나, 본 발명의 예시적인 실시예들에 따르면, 액티브 패턴(150)을 형성한 후 제1 마스크 패턴(160), 층간 절연막(160) 및 제2 마스크 패턴(180)을 증착하여 상기 액티브 패턴(150)의 노출을 완전히 방지하는 한편, 상기 액티브 패턴(150)의 채널 영역의 캐리어 농도 변화를 방지할 수 있다.
또한, 이와 같은 산화물 반도체소자의 제조 방법에 의해 제조된 산화물 반도체 소자는 동작 전류의 증가, 문턱 전압 산포의 감소, 상기 채널 영역에서의 전하 이동도의 증가 등의 향상된 전기적인 특성을 확보할 수 있다.
이에 따라, 이러한 산화물 반도체 소자를 유기 발광 표시 장치, 플렉서블 디스플레이 장치 등과 같은 표시 장치에 적용할 경우, 상기 표시 장치의 두께를 감소시킬 수 있고, 영상의 해상도를 크게 증가시킬 수 있으며, 화상의 디스플레이 속도도 크게 향상시킬 수 있다.
도 9 내지 도 16은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 9 내지 도 16에 있어서, 유기 발광층을 포함하는 표시 장치를 예시적으로 도시하지만, 유기 발광층, 화소 정의막, 제1 전극 등의 구성 요소의 적절한 변경이나 대체를 통하여 도 9 내지 도 16에 도시한 표시 장치의 제조 방법을 액정 표시 장치, 전기 영동 표시 장치 등과 다른 표시 장치들의 제조에도 적용할 수 있음을 이해할 수 있을 것이다.
도 9를 참조하면, 기판(110) 상에 게이트 전극(130)과 게이트 라인(도시되지 않음)을 형성한다. 예시적인 실시예들에 있어서, 기판(110) 상에 도전층(도시되지 않음)을 형성한 후, 사진 식각 공정을 이용하여 상기 도전층을 부분적으로 식각함으로써, 기판(110) 상에 게이트 전극(130)과 상기 게이트 라인을 형성할 수 있다. 이 경우, 기판(110)은 하부 기판에 상응할 수 있다.
기판(110) 상에 게이트 전극(130)과 상기 게이트 라인을 덮는 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 게이트 전극(130) 및 상기 게이트 라인을 충분히 커버하도록 기판(110) 상에 상대적으로 두꺼운 두께로 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 게이트 절연막(140)은 게이트 전극(130) 및 상기 게이트 라인의 프로파일들을 따라 상대적으로 얇은 두께로 기판(110) 상에 상대적으로 얇은 두께로 형성될 수 있다.
본 발명의 다른 예시적인 실시예들에 따르면, 게이트 전극(130) 및 상기 게이트 라인과 기판 사이에는 버퍼층(120)이 배치될 수 있다. 이러한 버퍼층을 인하여 수분 또는 불순물의 확산이 방지될 수 있으며, 게이트 전극(130) 및 상기 게이트 라인이 기판 상에 상대적으로 용이하게 형성될 수 있다.
게이트 절연막(140)은 게이트 전극(130)을 덮으면서 기판(110) 상에 형성될 수 있다. 예를 들면, 게이트 절연막(140)은 실리콘 산화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 탄탈륨 산화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
액티브층(도시되지 않음)은 게이트 절연막(140) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 액티브층은 인듐, 아연, 갈륨, 주석, 티타늄 등을 함유하는 이성분계 화합물, 삼성분계 화합물, 사성분계 화합물 등을 포함하는 반도체 산화물을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 액티브층 상기 반도체 산화물에 리튬, 나트륨, 망간, 니켈, 팔라듐, 구리, 탄소, 질소, 인, 티타늄, 지르코늄, 바나듐, 루테늄, 게르마늄, 주석, 불소 등이 도핑된 조성물을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 첨가될 수 있다. 또 다른 예시적인 실시예들에 따르면, 상기 액티브층은 아몰퍼스 실리콘, 폴리 실리콘, 부분 결정화 실리콘, 미세 결정들을 포함하는 실리콘 등을 사용하여 형성될 수도 있다. 상기 액티브층을 부분적으로 식각하여 게이트 절연막(140) 상에 액티브 패턴(150)을 형성할 수 있다. 예를 들면, 액티브 패턴(150)은 사진 식각 공정 또는 추가적인 식각 마스크를 사용하는 식각 공정을 이용하여 수득될 수 있다.
도 10을 참조하면, 제1 마스크층(도시되지 않음)은 마스크를 이용하여 게이트 절연막(140) 및 액티브 패턴(150) 상에 형성될 수 있다.
예시적인 실시예들에 있어서, 마스크(310)는 네거티브형 포토레지스트를 패터닝하기 위한 마스크로서, 차광부(312) 및 투광부(314)를 포함할 수 있다. 차광부(312)는 광을 차단하는 영역이고, 투광부(314)는 상기 광을 투과시키는 영역일 수 있다. 이에 따라, 차광부(312)는 층간 절연막(160) 상에 콘택 홀이 형성되지 않는 영역에 대응하여 배치될 수 있고, 투광부(314)는 층간 절연막(160) 상에 콘택 홀이 형성되는 영역에 대응하여 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 마스크층은 노광된 영역이 잔류하는 네거티브형 포토레지스트를 스핀 코팅 공정으로 게이트 절연막(140) 및 액티브 패턴(150) 상에 도포하여 형성할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제1 마스크층은 실리콘 산화물, 실리콘질화물, 실리콘 산질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이 경우, 상기 제1 마스크층은 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될수 있다. 또한, 제1 마스크층은 전술한 산화물, 질화물 및/또는 산질화물을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
다시 도 10을 참조하면, 상기 제1 마스크층을 부분적으로 식각하여 게이트 절연막(140) 및 액티브 패턴(150)상에 제1 마스크 패턴(160)을 형성할 수 있다. 상기 제1 마스크층이 네거티브형 포토레지스트를 포함하는 경우, 제1 마스크 패턴(160)은 노광 과정 및 현상 과정을 통해 형성될 수 있다. 상기 제1 마스크층이 상술한 산화물, 질화물 및/또는 산질화물을 포함하는 경우, 제1 마스크 패턴(160)은 사진 식각 공정을 이용하여 형성될 수 있다. 따라서, 제1 마스크 패턴(160)은 후속하여 소스 및 드레인 전극(190a, 190b)을 형성하기 위한 식각 공정 동안 발생되는 금속 화합물 등의 반응 부산물로 인하여 액티브 패턴(150)의 채널층이 손상되는 현상을 방지할 수 있다.
도 11을 참조하면, 층간 절연막(160)은 제1 마스크 패턴(160)이 배치된 게이트 절연막(140) 및 액티브 패턴(150)을 덮으면서 형성될 수 있다. 예를 들면, 층간 절연막(160)은 실리콘 화합물 및/또는 금속 산화물을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다. 또한, 층간 절연막(160)은 화학 기상 증착 공정, 열산화 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다. 이 경우, 층간 절연막(160)의 두께는 종래의 산화물 반도체 소자의 층간 절연막(160)의 두께와 서로 동일할 수 있다. 바람직하게는, 층간 절연막(160)의 두께는 2000Å 내지 3000Å 일 수 있다.
도 12를 참조하면, 제2 마스크층(도시되지 않음)은 마스크(310)를 이용하여 층간 절연막(160) 상에 형성될 수 있다.
예시적인 실시예들에 있어서, 마스크(310)는 포지티브형 포토레지스트를 패터닝하기 위한 마스크로서, 차광부(312) 및 투광부(314)를 포함할 수 있다. 차광부(312)는 광을 차단하는 영역이고, 투광부(314)는 상기 광을 투과시키는 영역일 수 있다. 차광부(312)는 층간 절연막(160) 상에 콘택 홀이 형성되지 않는 영역에 대응하여 배치될 수 있고, 투광부(314)는 층간 절연막(160) 상에 콘택 홀이 형성되는 영역에 대응하여 배치될수 있다.
예시적인 실시예들에 있어서, 상기 제2 마스크층은 노광된 영역이 현상액에 의해 용해되는 포지티브형 포토레지스트를 스핀 코팅(spin coating) 공정으로 절연막 상에 도포하여 형성할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 제2 마스크층은 실리콘산화물, 실리콘 질화물, 실리콘산질화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 이 경우, 상기 제2 마스크층은 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될수 있다. 또한, 제2 마스크층은 전술한 산화물, 질화물 및/또는 산질화물을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
다시 도 12를 참조하면, 상기 제2 마스크층을 부분적으로 식각하여 절연막 상에 제2 마스크 패턴(180)을 형성할 수 있다. 이 경우, 제2 마스크패턴(180)은 제1 마스크 패턴(160)이 형성된 영역을 개구하도록 패터닝될 수 있다. 상기 제2 마스크층이 네거티브형 포토레지스트를 포함하는 경우, 제2 마스크 패턴(180)은 노광 과정 및 현상 과정을 통해 형성될 수 있다. 상기 제2 마스크층이 상기 제1 마스크층이 상술한 산화물, 질화물 및/또는 산질화물을 포함하는 경우, 제1 마스크 패턴(160)은 사진 식각 공정을 이용하여 형성될 수 있다. 따라서, 제1 마스크 패턴(160)은 후속하여 소스 및 드레인 전극(190a, 190b)을 형성하기 위한 식각 공정 동안 발생되는 금속 화합물 등의 반응 부산물로 인하여 액티브 패턴(150)의 채널층이 손상되는 현상을방지할 수 있다.
바람직하게는, 마스크(310)는 종래의산화물 반도체 소자의 제조 공정에서 사용되는 층간 절연막 패터닝 마스크일 수 있다. 따라서, 마스크 수의 증감 없이, 향상된 전기적인 특성을 갖는 산화물 반도체 소자를 구현할 수 있다.
예시적인 실시예들에 있어서, 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)은 서로 동일한 두께를 가질 수 있다. 이와는 달리, 제1 마스크패턴(160) 및 제2 마스크 패턴(180)은 서로 상이한 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 제1 마스크 패턴(160)이 후속하여 콘택 홀이 형성될 영역을 커버하기 때문에, 소스 및 드레인 전극(190a, 190b)을 형성하는 동안 게이트 절연막(140) 및 액티브 패턴(150)이 식각 손상을 입지 않으며, 금속 화합물 등과 같은 반응 부산물들이 게이트 절연막(140) 상에 잔류하는 현상을 방지할 수 있다.
도 13을 참조하면, 제1 마스크패턴(160) 및 제2 마스크 패턴(180)을 제거할 수 있다. 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)이 각각 네거티브형 포토레지스트 및 포지티브형 포토레지스트를 포함하는 경우, 스트리핑 공정 및/또는 애싱 공정을 이용하여 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)을 제거할 수 있다. 한편, 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)이 각각 산화물, 질화물 및/또는 산질화물을 포함하는 경우에는 인산을 함유하는 식각 용액이나 식각 가스, 불산을 함유하는 식각 용액이나 식각 가스 등을 사용하여 제1 마스크 패턴(160) 및 제2 마스크 패턴(180)을 제거할 수 있다. 이에 따라, 층간 절연막(175)은 소스 영역 및 드레인 영역을 부분적으로 노출시키는 콘택 홀들을 구비할 수 있다.
도 14를 참조하면, 제2 도전층(도시되지 않음)은 상기 콘택 홀들을 채우면서 층간 절연막(175) 상에 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 도전층은 금속, 합금, 금속 질화물, 투명 도전성물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 도전층은 알루미늄, 구리, 몰리브데늄, 티타늄, 크롬, 탄탈륨, 텅스텐, 네오디뮴, 스칸듐, 이들의 합금, 이들의 질화물, 각기 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 탄소 나노 튜브 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 제2 도전층은 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 프린팅 공정 등을 통해 상기 콘택 홀들을 채우면서 층간 절연막(160) 상에 형성될 수 있다. 전술한 바와 같이, 상기 제2 도전층은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다. 이후에, 상기 제2 도전막을 패터닝하여 도 8에 예시한 바와 같은 소스 및 드레인 전극(190a, 190b)을 형성할 수 있다. 예를 들면, 소스 및 드레인 전극(190a, 190b)은 사진 식각 공정 또는 추가적인 식각 마스크를 사용하는 식각 공정을 통해 수득될 수 있다.
도 15를 참조하면, 상기 산화물 반도체 소자를 덮는 절연막(195)을 기판(110) 상에 형성한다. 예시적인 실시예들에 있어서, 절연막(195)은 투명 절연 물질을 사용하여 형성될 수 있다. 절연막(195)은 실질적으로 평탄한 표면을 가질 수 있다. 이 경우, 절연막(195)에 대하여 평탄화 공정을 수행하여 절연막(195)의 상면을 평탄화시킬 수 있다. 절연막(195)을 부분적으로 식각하여 드레인 전극(190b)의 일부를 노출시키는 홀을 형성한다. 예를 들면, 절연막(195)의 홀은 사진 식각 공정을 통해 수득될 수 있다.
다시 도 15을 참조하면, 절연막(195) 상에 제1 전극층(도시되지 않음)을 형성한다. 상기 제1 전극층은 투명 도전성 물질, 반투과형 도전성 물질, 반사형 도전성 물질 등을 사용하여 형성될 수 있다. 상기 제1 전극층을 패터닝하여 드레인 전극(190b)에 접속되는 제1 전극(200)을 형성한다. 제1 전극(200)은 상기 표시 장치의 화소 전극에 해당될 수 있다.
절연막(195)과 제1 전극(200) 상에 화소 정의막(205)을 형성한다. 화소 정의막(205)은 투명 절연 물질을 사용하여 형성될 수 있다. 예를 들면, 화소 정의막(205)은 폴리아크릴계 수지, 폴리이미드계 수지 등의 유기물, 실리카 계열의 무기물 등을 사용하여 형성될 수 있다.
화소 정의막(205)을 부분적으로 식각하여 제1 전극(200)을 노출시키는 개구를 형성한다. 예를 들면, 상기 개구는 사진 식각 공정을 이용하여 형성될 수 있다.
도 16을 참조하면, 제1 전극(200) 및 화소 정의막(205) 상에 유기 발광층(210)을 형성한다. 유기 발광층(210)은 저분자 유기물, 고분자 유기물 등을 사용하여 형성될 수 있다. 또한, 유기 발광층(210)은 발광층, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 포함하는 다층 구조로 형성될 수 있다.
유기 발광층(210) 상에는 제2 전극(220)이 형성된다. 제2 전극(220)은 투명 도전성 물질, 반투과형 도전성 물질, 반사형 도전성 물질 등을 사용하여 형성될 수 있다. 제2 전극(220)은 유기 발광층(210) 상에 균일하게 형성될 수 있다.
제2 전극(220) 상에 보호층(230)을 형성한다. 보호층(230)은 유리, 투명 플라스틱, 투명 세라믹 등과 같은 투명 절연 물질을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 보호층(230) 상에는 제1 기판에 상응하는 기판(110)에 실질적으로 대응하는 제2 기판(도시되지 않음)이 형성될 수 있다. 이 때, 상기 제2 기판은 투명 절연 물질로 이루어질 수 있다.
도 17은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자의 트랜스퍼 특성을 나타내는 그래프이다.
도 17을 참조하면, 트랜스퍼 곡선의 기울기는 급하며, 온 전류(on current)도 향상되어 산화물 반도체 소자의 트랜스퍼 특성이 향상되었음을 알 수 있다. 또한, 패널위치에 따른 상기 트랜스퍼 특성이 균일하게 나타나고 있음에 따라, 소자 균일도가 향상되었음을 알 수 있다.
이러한 산화물 반도체 소자를 유기 발광 표시 장치, 플렉서블 디스플레이 장치 등과 같은 표시 장치에 적용할 경우, 상기 표시 장치의 두께를 감소시킬 수 있고, 영상의 해상도를 크게 증가시킬 수 있으며, 화상의 디스플레이 속도도 크게 향상시킬 수 있다.
이상, 본 발명의 실시예들에 따른 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명의 예시적인 실시예들에 따르면, 산화물 반도체 소자의 제조 방법은 액티브 패턴을 형성한 후 제1 마스크 패턴, 층간 절연막 및 제2 마스크 패턴을 순차적으로 증착하여 상기 액티브 패턴의 노출을 완전히 방지하는 한편, 상기 액티브 패턴의 채널 영역의 캐리어 농도 변화를 방지할 수 있다.
즉, 이와 같은 산화물 반도체소자의 제조 방법에 의해 제조된 산화물 반도체 소자는 동작 전류의 증가, 문턱 전압 산포의 감소, 상기 채널 영역에서의 전하 이동도의 증가 등의 향상된 전기적인 특성을 확보할 수 있다.
이에 따라, 이러한 산화물 반도체 소자를 유기 발광 표시 장치, 플렉서블 디스플레이 장치 등과 같은 표시 장치에 적용할 경우, 상기 표시 장치의 두께를 감소시킬 수 있고, 영상의 해상도를 크게 증가시킬 수 있으며, 화상의 디스플레이 속도도 크게 향상시킬 수 있다.
110: 기판 120: 버퍼층
130: 게이트 전극 140: 게이트 절연막
150: 액티브 패턴 160: 제1 마스크 패턴
170, 175: 층간 절연막 180: 제2 마스크 패턴
190a: 소스 전극 190b: 드레인 전극
200: 제1 전극 205: 화소 정의막
210: 유기 발광층 220: 제2 전극
230: 보호층 240: 상부 기판

Claims (20)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 기판 상에 상기 게이트전극을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 액티브 패턴을 형성하는 단계;
    상기 게이트 절연막 및 상기 액티브 패턴 상에 제1 마스크 패턴을 형성하는 단계;
    상기 게이트 절연막, 상기 액티브 패턴 및 상기 제1 마스크 패턴 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 상기 제1 마스크 패턴이 형성된 영역을 개구하는 제2 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 이용하여 상기 층간 절연막을 식각하여 상기 액티브 패턴을 노출하는 콘택 홀을 형성하는 단계; 및
    상기 콘택 홀을 채우면서 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 산화물 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 콘택 홀을 형성하는 단계는 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 이용하여 상기 층간 절연막을 식각한 다음 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  3. 제2항에 있어서, 상기 제1 마스크패턴은 네거티브(negative)형 포토레지스트 패턴을 포함하는 것을 특징으로 하는 산화물 반도체소자의 제조 방법.
  4. 제3항에 있어서, 상기 제2 마스크패턴은 포지티브(positive)형 포토레지스트 패턴을 포함하는 것을 특징으로 하는 산화물 반도체소자의 제조 방법.
  5. 제4항에 있어서, 상기 제1 마스크패턴 및 상기 제2 마스크패턴은 서로 동일한 두께를 갖는 것을 특징으로 하는 산화물반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기 제1 마스크패턴 및 상기 제2 마스크패턴은 동일한 마스크를 통해 형성되는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  7. 제6항에 있어서, 상기 마스크는,
    상기 콘택 홀이 형성되지 않는 영역에 대응하여 배치되는 차광부; 및
    상기 콘택 홀이 형성되는 영역에 대응하여 배치되는 투광부를 포함하는 것을 특징으로 하는 산화물 반도체소자의 제조 방법.
  8. 제1항에 있어서, 상기 게이트 전극은 금속, 합금, 금속 질화물 및 투명 도전성 물질로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  9. 제8항에 있어서, 상기 게이트 전극은 전기 전도성을 갖는 제1 금속, 내열성을 갖는 제2 금속 및 내열성을 갖는 금속 화합물로 이루어진 그룹으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  10. 제1항에 있어서, 상기 소스 전극 및 상기 드레인 전극은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물 및 투명 도전성 물질로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  11. 제1항에 있어서, 상기 액티브 패턴은 이성분계 화합물, 삼성분계 화합물 또는 사성분계 화합물을 함유하는 산화물 반도체를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  12. 제11항에 있어서, 상기 액티브 패턴은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr) 및 마그네슘(Mg)으로 이루어진 그룹으로부터 선택된 하나 이상을 함유하는 산화물 반도체를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  13. 제11항에 있어서, 상기 액티브 패턴은 상기 산화물 반도체에 리튬(Li), 나트륨(Na), 망간(Mn), 니켈(Ni), 팔라듐(Pd), 구리(Cu), 탄소(C), 질소(N), 인(P), 티타늄(Ti), 지르코늄(Zr), 바나듐(V), 루테늄(Ru), 게르마늄(Ge), 주석(Sn) 및 불소(F)로 이루어진 그룹으로부터 선택된 하나 이상이 첨가된 조성을 가지는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  14. 기판 상에 게이트 전극을 형성하는 단계;
    상기 기판 상에 상기 게이트전극을 덮는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 액티브 패턴을 형성하는 단계;
    상기 게이트 절연막 및 상기 액티브 패턴 상에 제1 마스크 패턴을 형성하는 단계;
    상기 게이트 절연막, 상기 액티브 패턴 및 상기 제1 마스크 패턴 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 상기 제1 마스크 패턴이 형성된 영역을 개구하는 제2 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 이용하여 상기 층간 절연막을 식각하여 상기 액티브 패턴을 노출하는 콘택 홀을 형성하는 단계;
    상기 콘택 홀을 채우면서 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 드레인 전극에 전기적으로 연결되는 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14항에 있어서, 상기 콘택 홀을 형성하는 단계는 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴을 이용하여 상기 층간 절연막을 식각한 다음 상기 제1 마스크패턴 및 상기 제2 마스크패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제15항에 있어서, 상기 제1 마스크패턴은 네거티브(negative)형 포토레지스트 패턴을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16항에 있어서, 상기 제2 마스크 패턴은 포지티브(positive)형 포토레지스트 패턴을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴은 서로 동일한 두께를 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18항에 있어서, 상기 제1 마스크 패턴 및 상기 제2 마스크 패턴은 동일한 마스크를 통해 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제19항에 있어서, 상기 마스크는,
    상기 콘택 홀이 형성되지 않는 영역에 대응하여 배치되는 차광부; 및
    상기 콘택 홀이 형성되는 영역에 대응하여 배치되는 투광부를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR20130084478A 2013-07-18 2013-07-18 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 KR20150010065A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130084478A KR20150010065A (ko) 2013-07-18 2013-07-18 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US14/140,944 US9224831B2 (en) 2013-07-18 2013-12-26 Method of manufacturing an oxide semiconductor device and method of manufacturing a display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130084478A KR20150010065A (ko) 2013-07-18 2013-07-18 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150010065A true KR20150010065A (ko) 2015-01-28

Family

ID=52343901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130084478A KR20150010065A (ko) 2013-07-18 2013-07-18 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9224831B2 (ko)
KR (1) KR20150010065A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR20150012874A (ko) * 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
TWI544555B (zh) * 2014-02-11 2016-08-01 東琳精密股份有限公司 半導體封裝結構及其製造方法
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
JP7356815B2 (ja) 2019-05-14 2023-10-05 トライベイル テクノロジーズ， エルエルシー 薄膜トランジスタ基板及び表示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US4945067A (en) * 1988-09-16 1990-07-31 Xerox Corporation Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH07183311A (ja) 1993-12-22 1995-07-21 Mitsumi Electric Co Ltd 半導体装置の製造方法
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
JP3369055B2 (ja) * 1996-09-06 2003-01-20 シャープ株式会社 薄膜半導体装置及びその製造方法
JPH11111998A (ja) * 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JPH11121754A (ja) * 1997-10-14 1999-04-30 Sanyo Electric Co Ltd 薄膜トランジスタの製造装置及び製造方法
KR100451381B1 (ko) * 1998-07-30 2005-06-01 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
US5998230A (en) * 1998-10-22 1999-12-07 Frontec Incorporated Method for making liquid crystal display device with reduced mask steps
KR100516747B1 (ko) 1998-12-31 2005-10-26 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US6245602B1 (en) * 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production
TWI275184B (en) * 2006-05-18 2007-03-01 Au Optronics Corp Thin film transistor and fabrication method thereof
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
KR100915070B1 (ko) 2006-12-28 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 형성 방법
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR100976456B1 (ko) * 2007-12-29 2010-08-17 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR101432716B1 (ko) * 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2009131035A1 (ja) * 2008-04-25 2009-10-29 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ
JP5542364B2 (ja) * 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010039393A (ja) * 2008-08-07 2010-02-18 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101237096B1 (ko) * 2008-08-21 2013-02-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
KR101534009B1 (ko) * 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
WO2011151970A1 (ja) * 2010-06-02 2011-12-08 シャープ株式会社 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법

Also Published As

Publication number Publication date
US20150024530A1 (en) 2015-01-22
US9224831B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
US9455333B2 (en) Thin film transistor array panel
US8558984B2 (en) Liquid crystal display and method of fabricating the same to have TFT's with pixel electrodes integrally extending from one of the source/drain electrodes
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US9570621B2 (en) Display substrate, method of manufacturing the same
KR101593443B1 (ko) 어레이 기판의 제조방법
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US8853699B2 (en) Thin film transistor and method of forming the same
US8461630B2 (en) Semiconductor device and manufacturing method thereof
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20110114940A1 (en) Thin film display panel and method of manufacturing the same
KR20150010065A (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
US20120280223A1 (en) Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices and display devices having oxide semiconductor devices
KR20150009319A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN106997892B (zh) 显示装置以及该显示装置的制造方法
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
WO2013181902A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
US8071977B2 (en) Thin film transistor array panel and manufacturing method thereof
US20230017854A1 (en) Display substrate and manufacturing method, and display device
CN110085606B (zh) 阵列基板及其制备方法
TW201810682A (zh) 薄膜電晶體及其製作方法
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
US10147807B2 (en) Method of manufacturing pixel structure

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid