CN110085606B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN110085606B CN110085606B CN201910435561.7A CN201910435561A CN110085606B CN 110085606 B CN110085606 B CN 110085606B CN 201910435561 A CN201910435561 A CN 201910435561A CN 110085606 B CN110085606 B CN 110085606B
- Authority
- CN
- China
- Prior art keywords
- layer
- transistor
- substrate
- forming
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明提供一种阵列基板及其制备方法,属于显示技术领域,其可至少部分解决现有的显示装置显示性能差的问题。本发明的一种阵列基板,包括:基底;设于基底上的第一晶体管,包括由低温多晶硅材料形成的第一有源层;设于第一晶体管远离基底一侧的第二晶体管,包括由金属氧化物半导体材料形成的第二有源层;阻挡层,位于第一晶体管和第二晶体管之间,阻挡层用于阻挡第一有源层中的氢元素扩散至第二有源层中。
Description
技术领域
本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法。
背景技术
现有技术的一种具有薄膜晶体管的显示装置中,采用LTPO技术,即低温多晶硅(LTPS)薄膜晶体管和金属氧化物(Metal Oxide)薄膜晶体管相结合的方式,该技术使得显示装置具有高分辨率(PPI),低功耗,高画质的等优点。具体的,由于低温多晶硅薄膜晶体管具有高迁移率的特性,可提高该显示装置中对像素电容的充电速度;同时由于金属氧化物薄膜晶体管的电流泄漏率低,可进一步提高该显示装置的显示性能。
形成该显示装置的步骤为:首先在基板上形成低温多晶硅薄膜晶体管,再在低温多晶硅薄膜晶体管远离基板的一侧形成金属氧化物薄膜晶体管。然而由于在形成低温多晶硅薄膜晶体管的有源区需要引入大量的氢元素,这就很容易使得氢元素扩散至金属氧化物薄膜晶体管的有源层,从而严重影响显示装置的显示性能。
发明内容
本发明至少部分解决现有的显示装置显示性能差的问题,提供一种性能优良的阵列基板以形成性能优良的显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板,包括:
基底;
设于所述基底上的第一晶体管,包括由低温多晶硅材料形成的第一有源层;
设于所述第一晶体管远离所述基底一侧的第二晶体管,包括由金属氧化物半导体材料形成的第二有源层;
阻挡层,位于所述第一晶体管和所述第二晶体管之间,所述阻挡层用于阻挡所述第一有源层中的氢元素扩散至所述第二有源层中。
进一步优选的是,所述阻挡层由金属材料形成。
进一步优选的是,第一晶体管具有第一源极和第一漏极,所述阻挡层与所述第一源极或第一漏极电连接,所述阻挡层与所述第二晶体管绝缘。
进一步优选的是,该阵列基板还包括:信号传输结构,所述信号传输结构包括第一导电层,所述第一导电层与所述阻挡层同层设置。
进一步优选的是,所述第二晶体管还包括:由氧化铟锡材料形成的第二栅极层。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法,所述制备方法为上述的所述显示基板的制备方法,所述包括:
在所述基底上形成所述第一晶体管;
在所述第一晶体管远离所述基底的一侧形成所述阻挡层;
在所述阻挡层远离所述基底的一侧形成所述第二晶体管。
进一步优选的是,所述在所述第一晶体管远离所述基底的一侧形成所述阻挡层包括:在所述第一晶体管远离所述基底的一侧形成由金属材料构成的阻挡材料层;形成覆盖所述阻挡材料层的第一缓冲材料层;对所述第一缓冲材料层进行图案化处理,形成第一缓冲层,以使所述第一缓冲层覆盖至少部分所述第一晶体管;以所述第一缓冲层为掩膜对所述阻挡材料层进行氧化处理,以使未被所述第一缓冲层覆盖的所述阻挡材料层转变为绝缘的金属氧化物材料,使被所述第一缓冲层覆盖的所述阻挡材料层形成所述阻挡层。
进一步优选的是,所述以所述第一缓冲层为掩膜对所述阻挡材料层进行氧化处理包括:以所述第一缓冲层为掩膜对所述阻挡材料层进行阳极氧化处理。
进一步优选的是,在形成所述阻挡层之前还包括:在所述基底上形成所述信号传输结构的第二导电层;所述对所述第一缓冲材料层进行图案化处理,形成第一缓冲层包括:所述第一缓冲层覆盖所述第二导电层;所述以所述第一缓冲层为掩膜对所述阻挡材料层进行氧化处理包括:对应所述第二导电层的所述阻挡材料层形成所述信号传输结构的所述第一导电层,且所述第一导电层与所述第二导电层电连接。
进一步优选的是,所述在所述阻挡层远离所述基底的一侧形成所述第二晶体管包括:在所述第一缓冲层上形成所述第二有源层;在所述第二有源层远离所述基底的一侧形成第二栅绝缘材料层;在所述第二栅绝缘材料层远离所述基底的一侧形成第二栅极材料层;采用自对准工艺同时形成所述第二栅绝缘层和所述第二栅极层。
附图说明
图1为本发明的实施例的一种显示基板剖面结构图;
图2a至2d为本发明的实施例的一种显示基板制作方法各个步骤对应的剖面图;
其中,附图标记为:10基底;20第一晶体管;21第一有源层;22第一源极;23第一漏极;24第一栅极层;30第二晶体管;31第二有源层;32第二栅极层;40阻挡层;50信号传输结构;51第一导电层;52第二导电层;53第三导电层;62第一缓冲层;63第二缓冲层;64层间介质层;65钝化层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明中,两结构“同层设置”是指二者是由同一个材料层形成的,故它们在层叠关系上处于相同层中,但并不代表它们与基底间的距离相等,也不代表它们与基底间的其它层结构完全相同。
在本发明中,“构图工艺”是指形成具有特定的图形的结构的步骤,其可为光刻工艺,光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步;当然,“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
实施例1:
如图1、图2a至2d所示,本实施例提供一种阵列基板,包括:
基底10;
设于基底10上的第一晶体管20,包括由低温多晶硅材料形成的第一有源层21;
设于第一晶体管20远离基底10一侧的第二晶体管30,包括由金属氧化物半导体材料形成的第二有源层31;
阻挡层40,位于第一晶体管20和第二晶体管30之间,阻挡层40用于阻挡第一有源层21中的氢元素扩散至第二有源层31中。
其中,也就是说本实施例的阵列基板中至少具有低温多晶硅晶体管和金属氧化物晶体管两种类型的晶体管,即第一晶体管20为具有低温多晶硅的第一有源层21的低温多晶硅晶体管,第二晶体管30为具有金属氧化物半导体的第二有源层31的金属氧化物晶体管。
由于低温多晶硅的形成工艺,使得形成的低温多晶硅的第一有源层21中具有大量的氢元素,若第一有源层21中扩散至金属氧化物半导体的第二有源层31中时,会影响第二有源层31的性能,从而影响阵列基板的显示性能。本实施例的有机发光显示基板中,阻挡层40将第一晶体管20和第二晶体管30间隔,从而阻挡第一有源层21中的氢元素扩散至第二有源层31中,进而保证第二有源层31的性能、保证阵列基板的性能。
其中,为了保证阻挡层40的阻挡作用,故阻挡层40优选的位于第一有源层21和第二有源层31之间,例如图1中,第一晶体管20和第二晶体管30位于基底10上的不同位置(即两者不重叠),从而第一有源层21和第二有源层31也位于基底10上的不同位置,而阻挡层40优选同时对应第一有源层21和第二有源层31。
需要说明的是,优选的,第一晶体管20作为阵列基板中的驱动晶体管,第二晶体管30作为阵列基板中的开关晶体管。
优选的,阻挡层40由金属材料形成,例如铝Al,铪Hf,钽Ta或其组合。
其中,金属的阻挡层40具有阻挡性能好、制备工艺简单、成本低等优点。此外,由于金属材料的导电性能好,阻挡层40可以作为阵列基板的导电结构,从而可简化阵列基板的结构。
具体的,第一晶体管20具有第一源极22和第一漏极23,阻挡层40与第一源极22或第一漏极23电连接,阻挡层40与第二晶体管30绝缘。
也就是说,阻挡层40可作为第一晶体管20与阵列基板中其它材料的导电结构(如引线)。
需要明的是,阻挡层40的形成材料也可以是其它适合的非金属导电材料形成。
优选的,该阵列基板还包括:
信号传输结构50,信号传输结构50包括第一导电层51,第一导电层51与阻挡层40同层设置。
其中,信号传输结构50是用于将阵列基板中的一个结构的信号传输至另一个结构的结构,其通常由多个导电层构成。而本发明的阵列基板中,在制备阻挡层40的同时可形成阵列基板中信号传输结构50中的至少一个导电层(如图1中的第一导电层51)。
阻挡层40与第一导电层51同层设置可以使得阵列基板的结构简单,制备工艺简单,从而降低成本。
优选的,第二晶体管30还包括:由氧化铟锡材料(ITO)形成的第二栅极层32。
其中,由于第二晶体管30的第二源极和第二漏极的形成材料一般为金属材料,例如铝Al、钛Ti等,而第二栅极层32由氧化铟锡材料形成,在形成第二源极和第二漏极的刻蚀步骤中,刻蚀第二源极和第二漏极的刻蚀液不会对第二栅极层32造成影响(如对第二栅极层32过刻),从而可以保证第二栅极层32的性能,从而保证阵列基板的性能。
具体的,该阵列基板形成的显示装置可为液晶显示面板、有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例2:
如图1、图2a至2d所示,本实施例提供一种阵列基板的制备方法,制备方法为实施例1中的显示基板的制备方法,包括:
S11、在基底10上形成第一晶体管20。
具体的,S111、如图2a所示,在基底10上形成低温多晶硅的第一有源层21、第一栅极绝缘层、第一栅极层24、以及与第一栅极层24同层设置的第三导电层53。
其中,采用激光快速退火的工艺形成第一有源层21,采用自对准工艺同时形成第一栅极绝缘层和第一栅极层24。
S112、如图2b所示,在第一有源层21、第一栅极绝缘层、第一栅极层24、以及第三导电层53上形成层间介质层64(ILD),形成第一晶体管20的第一源极22、第一漏极23、信号传输结构50的第二导电层52。
其中,第二导电层52与第三导电层53电连接。第一源极22、第一漏极23与第二导电层52同层设置。
此外,形成层间介质层64材料包括但不限于常规的如氧化硅SiOx、氮化硅SiNx等介质材料,或者各种新型的有机绝缘材料,或者高介电常数(High k)材料如氧化铜AlOx,氧化铪HfOx,氧化钽TaOx等。
S113、如图2b所示,在上一步骤形成的结构上形成第二缓冲材料层,并对第二缓冲材料层进行图案化处理,形成第二缓冲层63(Buffer)。
其中,第二缓冲层63中具有两个开口,分别将第二导电层52和第一漏极23的至少部分暴露。
此外,形成第二缓冲层63材料包括但不限于常规的如氧化硅SiOx、氮化硅SiNx等介质材料,或者各种新型的有机绝缘材料,或者高介电常数(High k)材料如氧化铜AlOx,氧化铪HfOx,氧化钽TaOx等。
S12、如图2c所示,在第一晶体管20远离基底10的一侧形成由金属材料构成的阻挡层40以及第一导电层51。
其中,在第一晶体管20远离基底10的一侧形成阻挡层40包括:
S121、在第一晶体管20远离基底10的一侧形成阻挡材料层。
也就是说,在第二缓冲层63上形成阻挡材料层,并且阻挡材料层通过第二缓冲层63的开口分别与第二导电层52、第一漏极23接触。
S122、形成覆盖阻挡材料层的第一缓冲材料层。
也就是说,第一缓冲材料层将阻挡材料层完全覆盖。
S123、对第一缓冲材料层进行图案化处理,形成第一缓冲层62,以使第一缓冲层62覆盖至少部分第一晶体管20。
具体的,第一缓冲层62覆盖第二导电层52以及大部分的第一晶体管20,但是并不覆盖第二导电层52与第一晶体管20之间的部分。
此外,形成第一缓冲层62的材料包括但不限于常规的如氧化硅SiOx、氮化硅SiNx等介质材料,或者各种新型的有机绝缘材料,或者高介电常数(High k)材料如氧化铜AlOx,氧化铪HfOx,氧化钽TaOx等。
S124、以第一缓冲层62为掩膜对阻挡材料层进行氧化处理,以使未被第一缓冲层62覆盖的阻挡材料层转变为绝缘的金属氧化物材料,使被第一缓冲层62覆盖的阻挡材料层形成阻挡层40。
也就是说,用于覆盖第二导电层52以及大部分的第一晶体管20的阻挡材料层没有被氧化,还是具有导电性的金属;但是第二导电层52与第一晶体管20之间的阻挡材料层被氧化,变为绝缘的金属氧化物材料。这样可以避免第一晶体管20与第二导电层52之间由于导电互相干扰,从而保证第一晶体管20与信号传输结构50的性能。
具体的,以第一缓冲层62为掩膜对阻挡材料层进行氧化处理包括:
以第一缓冲层62为掩膜对阻挡材料层进行阳极氧化处理。
其中,阳极氧化为金属或合金的电化学氧化,采用阳极氧化的工艺形成阻挡层40的工艺难度低。
此外,对阻挡材料层的氧化工艺还可以是氧化离子轰击、氧化退火等。
S125、对第一缓冲层62进行图案化,以形成与第一导电层51位置对应的开口,该开口使得至少部分第一导电层51暴露。
S13、如图2d和图1所示,在阻挡层40远离基底10的一侧形成第二晶体管30。
具体的,在阻挡层40远离基底10的一侧形成第二晶体管30包括:
S131、在第一缓冲层62上形成第二有源层31;
S132、在第二有源层31远离基底10的一侧形成第二栅绝缘材料层;
S133、在第二栅绝缘材料层远离基底10的一侧形成第二栅极材料层;
S134、采用自对准工艺同时形成第二栅绝缘层和第二栅极层32。
其中,采用自对准工艺同时形成第二栅绝缘层和第二栅极层32可简化第二晶体管30的制备工艺,从而降低制作成本。
S135、形成第二源极和第二漏极。
需要说明的是,在本实施例中,第二晶体管30中所有结构均采用非高温的工艺形成,这样可进一步减少第一有源层21中的氢元素的扩散,可进一步保证第二有源层31的性能。
S14、如图1所示,形成覆盖已经形成的结构的钝化层65(PVX)。
其中,采用沉积溅射的方式形成钝化层65,钝化层65可以由氧化铝AlOx等形成。
需要说明的是,本实施例的阵列基板中还包含各种电极结构、电容结构、导线导电结构等,这些导电结构可以由常用的金属材料或者合金材料形成,如银Ag,铜Cu,铝Al,钼Mo、铝铜合金AlNd、钼铜合金MoNb等,也可以是金属和透明导电氧化物形成的堆栈结构,如氧化铟锡/铝ITO/Ag/ITO。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其它要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (8)
1.一种阵列基板的制备方法,其特征在于,所述阵列基板包括:
基底;
设于所述基底上的第一晶体管,包括由低温多晶硅材料形成的第一有源层;
设于所述第一晶体管远离所述基底一侧的第二晶体管,包括由金属氧化物半导体材料形成的第二有源层;
阻挡层,位于所述第一晶体管和所述第二晶体管之间,所述阻挡层用于阻挡所述第一有源层中的氢元素扩散至所述第二有源层中;
所述制备方法包括:
在所述基底上形成所述第一晶体管;
在所述第一晶体管远离所述基底的一侧形成所述阻挡层;
在所述阻挡层远离所述基底的一侧形成所述第二晶体管;所述在所述第一晶体管远离所述基底的一侧形成所述阻挡层包括:
在所述第一晶体管远离所述基底的一侧形成由金属材料构成的阻挡材料层;
形成覆盖所述阻挡材料层的第一缓冲材料层;
对所述第一缓冲材料层进行图案化处理,形成第一缓冲层,以使所述第一缓冲层覆盖至少部分所述第一晶体管;
以所述第一缓冲层为掩膜对所述阻挡材料层进行氧化处理,以使未被所述第一缓冲层覆盖的所述阻挡材料层转变为绝缘的金属氧化物材料,使被所述第一缓冲层覆盖的所述阻挡材料层形成所述阻挡层。
2.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述阻挡层由金属材料形成。
3.根据权利要求2所述的阵列基板的制备方法,其特征在于,第一晶体管具有第一源极和第一漏极,所述阻挡层与所述第一源极或第一漏极电连接,所述阻挡层与所述第二晶体管绝缘。
4.根据权利要求2所述的阵列基板的制备方法,其特征在于,还包括:
信号传输结构,所述信号传输结构包括第一导电层,所述第一导电层与所述阻挡层同层设置。
5.根据权利要求1所述的阵列基板的制备方法,其特征在于,所述第二晶体管还包括:
由氧化铟锡材料形成的第二栅极层。
6.根据权利要求1所述的方法,其特征在于,所述以所述第一缓冲层为掩膜对所述阻挡材料层进行氧化处理包括:
以所述第一缓冲层为掩膜对所述阻挡材料层进行阳极氧化处理。
7.根据权利要求4所述的方法,其特征在于,在形成所述阻挡层之前还包括:
在所述基底上形成所述信号传输结构的第二导电层;
所述对所述第一缓冲材料层进行图案化处理,形成第一缓冲层包括:
所述第一缓冲层覆盖所述第二导电层;
所述以所述第一缓冲层为掩膜对所述阻挡材料层进行氧化处理包括:
对应所述第二导电层的所述阻挡材料层形成所述信号传输结构的所述第一导电层,且所述第一导电层与所述第二导电层电连接。
8.根据权利要求1所述的方法,其特征在于,所述在所述阻挡层远离所述基底的一侧形成所述第二晶体管包括:
在所述第一缓冲层上形成所述第二有源层;
在所述第二有源层远离所述基底的一侧形成第二栅绝缘材料层;
在所述第二栅绝缘材料层远离所述基底的一侧形成第二栅极材料层;
采用自对准工艺同时形成第二栅绝缘层和第二栅极层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910435561.7A CN110085606B (zh) | 2019-05-23 | 2019-05-23 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910435561.7A CN110085606B (zh) | 2019-05-23 | 2019-05-23 | 阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110085606A CN110085606A (zh) | 2019-08-02 |
CN110085606B true CN110085606B (zh) | 2021-08-27 |
Family
ID=67421557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910435561.7A Active CN110085606B (zh) | 2019-05-23 | 2019-05-23 | 阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110085606B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022062330A1 (zh) * | 2020-09-25 | 2022-03-31 | 京东方科技集团股份有限公司 | 背板和用于3d打印的阳极背板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390504A (zh) * | 2014-08-29 | 2016-03-09 | 乐金显示有限公司 | 薄膜晶体管基板及使用它的显示装置 |
CN107275350A (zh) * | 2017-07-19 | 2017-10-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN109742089A (zh) * | 2019-01-02 | 2019-05-10 | 合肥京东方光电科技有限公司 | 显示基板、显示装置和显示基板的制造方法 |
-
2019
- 2019-05-23 CN CN201910435561.7A patent/CN110085606B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390504A (zh) * | 2014-08-29 | 2016-03-09 | 乐金显示有限公司 | 薄膜晶体管基板及使用它的显示装置 |
CN107275350A (zh) * | 2017-07-19 | 2017-10-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN109742089A (zh) * | 2019-01-02 | 2019-05-10 | 合肥京东方光电科技有限公司 | 显示基板、显示装置和显示基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110085606A (zh) | 2019-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10109647B2 (en) | MOTFT with un-patterned etch-stop | |
US20200105789A1 (en) | Array substrate, method of manufacturing the same, and display panel | |
US6692997B2 (en) | Thin film transistors with dual layered source/drain electrodes and manufacturing method thereof, and active matrix display device and manufacturing method thereof | |
KR101213708B1 (ko) | 어레이 기판 및 이의 제조방법 | |
US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
US7755708B2 (en) | Pixel structure for flat panel display | |
US11075288B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display panel | |
US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
US11315963B2 (en) | Display substrate and method for preparing the same, and display device | |
US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
KR20150010065A (ko) | 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법 | |
CN109742153B (zh) | 阵列基板、薄膜晶体管及其制造方法 | |
CN111886697B (zh) | 显示背板及其制造方法、显示面板和显示装置 | |
CN108447916B (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN110085606B (zh) | 阵列基板及其制备方法 | |
CN111969008A (zh) | 有机发光显示基板及其制备方法、显示装置 | |
US8324034B2 (en) | Method of manufacturing display device | |
CN113889489A (zh) | 阵列基板及其制备方法、显示装置 | |
CN111933648A (zh) | 阵列基板及其制备方法和显示装置 | |
US11088229B1 (en) | Pixel driving circuit and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |