JPH11111998A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH11111998A
JPH11111998A JP9272772A JP27277297A JPH11111998A JP H11111998 A JPH11111998 A JP H11111998A JP 9272772 A JP9272772 A JP 9272772A JP 27277297 A JP27277297 A JP 27277297A JP H11111998 A JPH11111998 A JP H11111998A
Authority
JP
Japan
Prior art keywords
film
laminating
silicon
silicon film
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9272772A
Other languages
English (en)
Inventor
Mitsutaka Ohori
光隆 大堀
Shiro Nakanishi
史朗 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9272772A priority Critical patent/JPH11111998A/ja
Priority to KR1019980041646A priority patent/KR19990036851A/ko
Priority to US09/165,771 priority patent/US6335232B1/en
Publication of JPH11111998A publication Critical patent/JPH11111998A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 非晶質シリコンを結晶化して多結晶シリコン
膜を形成する際に膜の表面があれるのを防止する。 【解決手段】 ゲート電極２２が形成された透明基板２
１上に、ゲート絶縁膜を介して、プラズマＣＶＤ法によ
り非晶質状態のシリコン膜２５'を積層する。このシリ
コン膜２５'を４３０℃で１時間以上加熱し、成膜時に
膜内に残された水素を膜外へ排出する。この後、レーザ
ー照射によってシリコン膜２５'を融解して結晶化する
ことにより、活性領域となる多結晶シリコン膜２５を形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の表示パネルの画素表示用スイッチング素子に
適した薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】図６は、ボトムゲート型の薄膜トランジ
スタの構造を示す断面図である。絶縁性の透明基板１の
表面に、タングステンやクロム等の高融点金属からなる
ゲート電極２が配置される。このゲート電極２は、両端
部が透明基板１側で広くなるテーパー形状を成す。ゲー
ト電極２が配置された透明基板１上には、窒化シリコン
膜３を介して酸化シリコン膜４が積層される。窒化シリ
コン膜３は、透明基板１に含まれる不純物が後述する活
性領域に浸入するのを阻止し、酸化シリコン膜４は、ゲ
ート絶縁膜として働く。酸化シリコン膜４上には、ゲー
ト電極２を横断して多結晶シリコン膜５が積層される。
この多結晶シリコン膜５が、薄膜トランジスタの活性領
域となる。
【０００３】多結晶シリコン膜５上には、酸化シリコン
等の絶縁材料からなるストッパ６が配置される。このス
トッパ６に被われた多結晶シリコン膜５がチャネル領域
５ｃとなり、その他の多結晶シリコン膜５がソース領域
５ｓ及びドレイン領域５ｄとなる。ストッパ６が形成さ
れた多結晶シリコン膜５上には、酸化シリコン膜７及び
窒化シリコン膜８が積層される。この酸化シリコン膜７
及び窒化シリコン膜８は、ソース領域５ｓ及びドレイン
領域５ｄを含む多結晶シリコン膜５を保護する層間絶縁
膜となる。
【０００４】ソース領域５ｓ及びドレイン領域５ｄ上の
酸化シリコン膜７及び窒化シリコン膜８の所定箇所に
は、コンタクトホール９が形成される。このコンタクト
ホール９部分に、ソース領域５ｓ及びドレイン領域５ｄ
に接続されるソース電極１０ｓ及びドレイン電極１０ｄ
が配置される。ソース電極１０ｓ及びドレイン電極１０
ｄが配置された窒化シリコン膜８上には、可視光に対し
て透明なアクリル樹脂層１１が積層される。このアクリ
ル樹脂層１１は、ゲート電極２やストッパ６により生じ
る凹凸を埋めて表面を平坦化する。
【０００５】ソース電極１０ｓ上のアクリル樹脂層１１
には、コンタクトホール１２が形成される。そして、こ
のコンタクトホール１２を通してソース電極１０ｓに接
続されるＩＴＯ（酸化インジウムすず）等からなる透明
電極１３が、アクリル樹脂層１１上に広がるように配置
される。この透明電極１３が、液晶表示パネルの表示電
極を構成する。
【０００６】以上の薄膜トランジスタは、表示電極と共
に透明基板１上に複数個が行列配置され、ゲート電極２
に印加される走査制御信号に応答して、ドレイン電極１
０ｄに供給される映像情報を表示電極にそれぞれ印加す
る。多結晶シリコン膜５は、薄膜トランジスタの活性領
域として機能するように、結晶粒径が十分な大きさに形
成される。多結晶シリコン膜５の結晶粒径を大きく形成
する方法としては、エキシマレーザーを用いたレーザー
アニール法が知られている。このレーザーアニール法
は、ゲート絶縁膜となる酸化シリコン膜４上に非晶質状
態のシリコンを積層し、そのシリコンにエキシマレーザ
ーを照射してシリコンを一旦融解させることにより、シ
リコンを結晶化させるものである。このようなレーザー
アニール法を用いれば、透明基板１を高温で処理する必
要がないため、透明基板１として融点の低いガラス基板
を採用できるようになる。
【０００７】
【発明が解決しようとする課題】多結晶シリコン膜５の
もととなる非晶質シリコン膜は、低温処理のプラズマＣ
ＶＤ法により形成されるため、反応ガスとして用いられ
るシランに含まれる水素が膜内に残留する。非晶質シリ
コン膜内に多量の水素が残された状態のままレーザーを
照射して非晶質シリコン膜を融解させると、水素が急激
に膜外へ追い出されるため、膜の表面があれることにな
る。従って、その多結晶シリコン膜を活性領域とするト
ランジスタの動作特性が劣化するという問題が生じる。
【０００８】そこで本発明は、非晶質シリコンの結晶化
の際に膜の表面があれないようにすることを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板の一主面上に高融点金属膜を積層
し、この高融点金属膜を所定のパターンにエッチングし
てゲート電極を形成する第１の工程と、前記基板上に前
記ゲート電極を被ってゲート絶縁膜を積層する第２の工
程と、前記ゲート絶縁膜上に半導体膜を積層する第３の
工程と、前記半導体膜上に層間絶縁膜を積層する第４の
工程と、を有し、前記第３の工程は、前記ゲート絶縁膜
上に非晶質シリコン膜を積層し、４３０±２０℃で加熱
して非晶質シリコン膜内に含まれる水素を排出した後、
非晶質シリコン膜を融解して結晶化させることを特徴と
している。
【００１０】さらに、本発明の薄膜トランジスタの製造
方法は、基板の一主面上に半導体膜を積層する第１の工
程と、前記半導体膜上にゲート絶縁膜を積層する第２の
工程と、前記ゲート絶縁膜上に導電膜を積層し、この導
電膜を前記半導体膜と交差する所定のパターンにエッチ
ングしてゲート電極を形成する第３の工程と、前記半導
体膜上に前記ゲート電極を被って層間絶縁膜を積層する
第４の工程と、を有し、前記第１の工程は、前記ゲート
絶縁膜上に非晶質シリコン膜を積層し、４３０±２０℃
で加熱して非晶質シリコン膜内に含まれる水素を排出し
た後、非晶質シリコン膜を融解して結晶化させることを
特徴としている。
【００１１】本発明によれば、非晶質シリコン膜を熱処
理することにより、成膜時に膜内に残留した水素が徐々
に膜外へ排出される。所定の時間だけ熱処理を続けるこ
とにより、非晶質シリコン膜内の水素が規定値以下に減
少するため、非晶質シリコン膜の融解時に膜内から多量
の水素が急激に発生することがなくなる。
【００１２】
【発明の実施の形態】図１（ａ）〜（ｃ）及び図２
（ｄ）〜（ｆ）は、本発明の薄膜トランジスタの製造方
法の第１の実施形態を説明する工程別の断面図である。 （ａ）第１工程 絶縁性の透明基板２１上に、クロムやモリブデン等の高
融点金属をスパッタ法により積層し、高融点金属膜３４
を形成する。この高融点金属膜３４を所定の形状にパタ
ーニングし、ゲート電極２２を形成する。このパターニ
ング処理では、テーパーエッチングによって、ゲート電
極２２の両端部が透明基板２１側で広くなるようなテー
パー形状に形成される。 （ｂ）第２工程 透明基板２１上に、プラズマＣＶＤ法により、窒化シリ
コンを積層し、連続して、酸化シリコンを積層する。こ
れにより、透明基板２１からの不純物イオンの析出を阻
止する窒化シリコン膜２３及びゲート絶縁膜を構成する
酸化シリコン膜２４が形成される。さらに、酸化シリコ
ン膜２３上に、同じプラズマＣＶＤ法によりシリコンを
積層し、非晶質のシリコン膜２５'を形成する。この
後、透明基板２１と共に非晶質シリコン層２５'を４３
０℃（±２０℃）まで加熱し、１時間以上（好ましくは
２時間）熱処理を継続する。この熱処理においては、シ
リコン層２５'の成膜時に１０％程度含まれていた水素
が、１％以下に減少する。そして、エキシマレーザーを
シリコン膜２５'に照射し、非晶質状態のシリコンが融
解するまで加熱する。このとき、シリコン膜２５'に含
まれる水素は、成膜時に比べて大幅に減少されているた
め、シリコンの融解の際に急激に膜外へ追い出されるこ
とはない。これにより、表面があれることなくシリコン
が結晶化し、多結晶シリコン膜２５となる。 （ｃ）第３工程 多結晶シリコン膜２５上に酸化シリコンを積層し、酸化
シリコン膜３５を形成する。そして、この酸化シリコン
膜３５をゲート電極２２の形状に合わせてパターニング
し、ゲート電極２２に重なるストッパ２６を形成する。
このストッパ２６の形成においては、酸化シリコン膜３
５を被ってレジスト層を形成し、そのレジスト層を透明
基板２１の裏面側からゲート電極２２をマスクとして露
光することにより、マスクずれをなくすことができる。
そして、多結晶シリコン膜２６に対し、形成すべきトラ
ンジスタのタイプに対応するＰ型あるいはＮ型のイオン
をストッパ２６をマスクとして注入する。即ち、ストッ
パ２６に被われていない多結晶シリコン膜２５に、Ｐチ
ャネル型のトランジスタを形成する場合には、ボロン等
のＰ型イオンを注入し、Ｎチャネル型のトランジスタを
形成する場合には、リン等のＮ型イオンを注入する。こ
の注入により、ストッパ２６で被われた領域を除いて多
結晶シリコン膜２５にＰ型あるいはＮ型の導電性を示す
領域が形成される。これらの領域が、ストッパ２６の両
側でソース領域２５ｓ及びドレイン領域２５ｄとなる。 （ｄ）第４工程 ソース領域２５ｓ及びドレイン領域２５ｄが形成された
多結晶シリコン膜２５にエキシマレーザーを照射し、シ
リコンが融解しない程度に加熱する。これにより、ソー
ス領域２５ｓ及びドレイン領域２５ｄ内の不純物イオン
が活性化される。そして、ストッパ２６（ゲート電極２
２）の両側に所定の幅を残して多結晶シリコン膜２５を
島状にパターニングし、トランジスタを分離独立させ
る。 （ｅ）第５工程 多結晶シリコン膜２５上にプラズマＣＶＤ法により酸化
シリコンを積層し、連続して、窒化シリコンを積層す
る。これにより、酸化シリコン膜２７及び窒化シリコン
膜２８の２層からなる層間絶縁膜が形成される。酸化シ
リコン膜２７及び窒化シリコン膜２８を形成した後、窒
素雰囲気中で加熱し、窒化シリコン膜２８内に含まれる
水素イオンを多結晶シリコン膜２５へ導入する。この加
熱処理の温度は、水素イオンの移動が十分であり、透明
基板２１が軟化しない範囲とする必要があり、３５０〜
４５０℃の範囲が適当である。窒化シリコン膜２８内に
含まれる水素イオンは、窒化シリコン膜２８の膜厚に応
じて薄く形成された酸化シリコン膜２７を通して多結晶
シリコン膜２５へ導入されるため、多結晶シリコン膜２
５で必要な量が確実に供給される。これにより、多結晶
シリコン膜２５内の結晶欠陥が水素イオンで埋められ
る。 （ｆ）第６工程 ソース領域２５ｓ及びドレイン領域２５ｄに対応して、
酸化シリコン膜２７及び窒化シリコン膜２８を貫通する
コンタクトホール２９を形成し、このコンタクトホール
２９部分に、アルミニウム等の金属からなるソース電極
３０ｓ及びドレイン電極３０ｄを形成する。このソース
電極３０ｓ及びドレイン電極３０ｄの形成は、例えば、
コンタクトホール２９が形成された窒化シリコン膜２８
上にスパッタリングしたアルミニウムをパターニングす
ることで形成される。続いて、ソース電極３０ｓ及びド
レイン電極３０ｄが形成された窒化シリコン膜２８上に
アクリル樹脂溶液を塗布し、焼成してアクリル樹脂層３
１を形成する。このアクリル樹脂層３１は、ストッパ２
６やソース電極３０ｓ、ドレイン電極３０ｄによる凹凸
を埋めて表面を平坦化する。さらに、ソース電極３０ｓ
上にアクリル樹脂層３１を貫通するコンタクトホール３
２を形成し、このコンタクトホール３２部分に、ソース
電極３０ｓに接続されるＩＴＯ等からなる透明電極３３
を形成する。この透明電極３３の形成は、例えば、コン
タクトホール３２が形成されたアクリル樹脂層３１上に
スパッタリングしたＩＴＯをパターニングすることで形
成される。
【００１３】以上の第１乃至第６工程により、ボトムゲ
ート型の薄膜トランジスタが形成される。図５（ａ）〜
（ｃ）及び図６（ｄ）〜（ｆ）は、本発明の薄膜トラン
ジスタの製造方法の第２の実施形態を説明する工程別の
断面図である。 （ａ）第１工程 絶縁性の透明基板４１上に、プラズマＣＶＤ法により窒
化シリコンを積層し、連続して、酸化シリコンを積層す
る。これにより、透明基板４１からの不純物イオンの析
出を阻止する窒化シリコン膜４２及び多結晶シリコン膜
４４の積層を可能にする酸化シリコン膜４３が形成され
る。さらに、同じくプラズマＣＶＤ法によりシリコンを
積層し、非晶質のシリコン膜４４'を形成する。この
後、透明基板４１と共に非晶質シリコン層４４'を４３
０℃（±２０℃）まで加熱し、１時間以上（好ましくは
２時間）熱処理を継続する。この熱処理は、図１（ｂ）
に示す第１の実施形態の第２工程において行う熱処理と
同一である。そして、エキシマレーザーをシリコン膜４
４'に照射し、非晶質状態のシリコンが融解するまで加
熱する。これにより、シリコンが結晶化し、多結晶シリ
コン膜４４となる。 （ｂ）第２工程 トランジスタの形成位置に対応して多結晶シリコン膜４
４を所定の形状にパターニングし、トランジスタ毎に分
離する。多結晶シリコン膜４４を分離した後、プラズマ
ＣＶＤ法により酸化シリコンを積層し、ゲート絶縁膜と
なる酸化シリコン膜４５を形成する。 （ｃ）第３工程 スパッタ法によりクロムやモリブデン等の高融点金属を
積層して、高融点金属膜５４を形成する。この高融点金
属膜５４を、多結晶シリコン膜４５を横切る所定の形状
にパターニングし、ゲート電極４６を形成する。このゲ
ート電極４６をマスクとし、形成すべきトランジスタの
タイプに対応するＰ型あるいはＮ型のイオンを多結晶シ
リコン膜４４へ注入する。この注入においては、ゲート
電極４６で被われた領域を除いて多結晶シリコン膜４４
にＰ型あるいはＮ型の導電性を示す領域が形成される。
これらの領域が、ソース領域４４ｓ及びドレイン領域４
４ｄとなる。 （ｄ）第４工程 所定の導電型の不純物イオンが注入された多結晶シリコ
ン膜４４にエキシマレーザーを照射し、シリコンが融解
しない程度に加熱する。これにより、ソース領域４４ｓ
及びドレイン領域４４ｄ内の不純物イオンが活性化され
る。 （ｅ）第５工程 酸化シリコン膜４５上に、ゲート電極４６を被ってプラ
ズマＣＶＤ法により酸化シリコンを積層し、連続して、
窒化シリコンを積層する。これにより、酸化シリコン膜
４７及び窒化シリコン膜４８の２層からなる層間絶縁膜
が形成される。酸化シリコン膜４７及び窒化シリコン膜
４８を形成した後、窒素雰囲気中で加熱し、窒化シリコ
ン膜４８内に含まれる水素イオンを多結晶シリコン膜４
５へ導入する。この加熱処理自体は、図２（ｅ）に示す
第１の実施形態の第５工程における加熱処理と同一であ
る。ところで、多結晶シリコン膜４４とゲート電極４６
との間では、界面を通して水素イオンが拡散され易いた
め、多結晶シリコン膜４４のゲート電極４６に被われた
部分では、ゲート電極４６側面から水素イオンが回り込
んで浸入する。従って、高融点金属で形成されるゲート
電極４６が、水素イオンを通さないとしても、問題はな
い。これにより、多結晶シリコン膜４４内の結晶欠陥が
水素イオンで埋められる。 （ｆ）第６工程 ソース領域４４ｓ及びドレイン領域４４ｄに対応して、
酸化シリコン膜４５、４７及び窒化シリコン膜４８を貫
通するコンタクトホール４９を形成する。そして、コン
タクトホール４９部分に、アルミニウム等の金属からな
るソース電極５０ｓ及びドレイン電極５０ｄを形成す
る。続いて、ソース電極５０ｓ及びドレイン電極５０ｄ
が形成された窒化シリコン膜４８上にアクリル樹脂溶液
を塗布し、焼成してアクリル樹脂層５１を形成する。こ
のアクリル樹脂層５１は、ゲート電極４６やソース電極
５０ｓ、ドレイン電極５０ｄによる凹凸を埋めて表面を
平坦化する。さらに、ソース電極５０ｓ上にアクリル樹
脂層５１を貫通するコンタクトホール５２を形成し、こ
のコンタクトホール５２部分に、ソース電極５０ｓに接
続されるＩＴＯ等からなる透明電極５３を形成する。
【００１４】以上の第１乃至第６工程により、トップゲ
ート型の薄膜トランジスタが形成される。尚、上述の各
実施形態において例示した各部の膜厚については、特定
の条件における最適値であり、必ずしもこれらの値に限
られるものではない。図５は、第１の実施形態の第２工
程あるいは第２の実施形態の第１工程において、水素を
除去するための熱処理を行う電気炉の構成の概略を示す
図である。
【００１５】電気炉は、チャンバー６１、ヒーター６２
及びロードロック６３を有し、真空ポンプ６４及び窒素
供給源６５が接続される。チャンバー６１は、非晶質シ
リコン膜の積層が完了した基板６０を所定枚数収納す
る。ヒーター６２は、チャンバー６１を取り囲むように
配置され、チャンバー６１内部を所定の温度（４３０±
２０℃）まで加熱し、その温度を維持する。ロードロッ
ク６３は、チャンバー６１に隣接して配置され、基板６
０を外部から取り込んでチャンバー６１内に送り込むと
共に、処理を終えてチャンバー６１内から取り出される
基板６０を一時的に保持し、外部へ送り出す。このロー
ドロック６３は、チャンバー６１から基板６０を取り出
す際、高温のままの基板６０が不純物イオンを含む外気
に晒されるのを防止するために設けられている。
【００１６】真空ポンプ６４は、ゲートバルブ６６を通
してチャンバー６１及びロードロック６３に接続され、
チャンバー６１及びロードロック６３内を排気して真空
状態にする。窒素供給源６５は、ゲートバルブ６７を通
してチャンバー６１及びロードロック６３に接続され、
真空状態のチャンバー６１及びロードロック６３内に窒
素ガスを供給する。
【００１７】非晶質シリコン膜が形成された基板６０の
熱処理は、以下のステップにより実行される。ヒーター
６２は予め通電されており、チャンバー６１内は所定の
温度に維持されている。先ず、所定枚数の基板６０をロ
ードロック６３からチャンバー６１内に挿入し、チャン
バー６１及びロードロック６３を外気から遮断する。次
に、ゲートバルブ６６を開いて真空ポンプ６４を駆動
し、チャンバー６１及びロードロック６３内を排気して
真空状態とした後、ゲートバルブ６６を閉じると共にゲ
ートバルブ６７を開いて、チャンバー６１及びロードロ
ック６３内に窒素ガスを充填する。続いて、ロードロッ
ク６３からチャンバー６１内へ基板６０を移動し、熱処
理を開始する。そして、所定の温度を維持しながら所定
の時間を経過した後、チャンバー６１内から基板６０を
ロードロック６３に取り出し、基板６０の温度を室温近
くまで徐々に低下させ、ロードロック６３を開放して基
板６０を外部へ取り出す。
【００１８】以上のようにして基板６０の熱処理を施す
ことにより、大気中に含まれるナトリウムやイオウ等の
不純物が非晶質シリコン膜の表面に付着するのを防止す
ることができる。従って、非晶質シリコン膜を融解して
結晶化する際、膜内に不純物が取り込まれるのを防止す
ることができる。
【００１９】
【発明の効果】本発明によれば、非晶質シリコン膜内の
水素濃度を予め低減させておくことができで、非晶質シ
リコン膜を結晶化する際に、シリコンを融解させたとき
でも、膜内から急激に水素が発生することがなくなり、
膜の表面があれるのを防止できる。また、水素除去のた
めの熱処理を窒素雰囲気中で行うようにしたことで、多
結晶シリコン膜に不純物イオンが混入するのを防止でき
る。従って、多結晶シリコン膜を活性領域として動作す
る薄膜トランジスタの動作特性を改善できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の前半の工程を示す工
程別の断面図である。
【図２】本発明の第１の実施形態の後半の工程を示す工
程別の断面図である。
【図３】本発明の第２の実施形態の前半の工程を示す工
程別の断面図である。
【図４】本発明の第２の実施形態の後半の工程を示す工
程別の断面図である。
【図５】基板の熱処理に用いられる電気炉の概略図であ
る。
【図６】従来の薄膜トランジスタの構造を示す断面図で
ある。
【符号の説明】
１、２１、４１ 透明基板 ２、２２、４６ ゲート電極 ３、８、２３、２８、４２、４８ 窒化シリコン膜 ４、７、２４、２７、４３、４７ 酸化シリコン膜 ５、２５、４４ 多結晶シリコン膜 ５ｃ、２５ｃ、４４ｃ チャネル領域 ５ｓ、２５ｓ、４４ｓ ソース領域 ５ｄ、２５ｄ、４４ｄ ドレイン領域 ６、２６ ストッパ ９、１２、２９、３２、４９、５２ コンタクトホール １０ｓ、３０ｓ、５０ｓ ソース電極 １０ｄ、３０ｄ、５０ｄ ドレイン電極 １１、３１、５１ アクリル樹脂層 １２、３３、５３ 透明電極 ６０ 基板 ６１ チャンバー ６２ ヒーター ６３ ロードロック ６４ 真空ポンプ ６５ 窒素供給源 ６６、６７ ゲートバルブ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板の一主面上に高融点金属膜を積層
    し、この高融点金属膜を所定のパターンにエッチングし
    てゲート電極を形成する第１の工程と、前記基板上に前
    記ゲート電極を被ってゲート絶縁膜を積層する第２の工
    程と、前記ゲート絶縁膜上に半導体膜を積層する第３の
    工程と、前記半導体膜上に層間絶縁膜を積層する第４の
    工程と、を有し、前記第３の工程は、前記ゲート絶縁膜
    上に非晶質シリコン膜を積層し、４３０±２０℃で加熱
    して非晶質シリコン膜内に含まれる水素を排出した後、
    非晶質シリコン膜を融解して結晶化させることを特徴と
    する薄膜トランジスタの製造方法。
  2. 【請求項２】 前記第３の工程は、熱処理チャンバーに
    隣接して配置される予備室内に前記基板を収納し、熱処
    理チャンバー及び予備室内部の気体を不活性ガスに置換
    した後、前記基板を予備室から熱処理チャンバー内へ移
    動して加熱を開始することを特徴とする請求項１に記載
    の薄膜トランジスタの製造方法。
  3. 【請求項３】 基板の一主面上に半導体膜を積層する第
    １の工程と、前記半導体膜上にゲート絶縁膜を積層する
    第２の工程と、前記ゲート絶縁膜上に導電膜を積層し、
    この導電膜を前記半導体膜と交差する所定のパターンに
    エッチングしてゲート電極を形成する第３の工程と、前
    記半導体膜上に前記ゲート電極を被って層間絶縁膜を積
    層する第４の工程と、を有し、前記第１の工程は、前記
    ゲート絶縁膜上に非晶質シリコン膜を積層し、４３０±
    ２０℃で加熱して非晶質シリコン膜内に含まれる水素を
    排出した後、非晶質シリコン膜を融解して結晶化させる
    ことを特徴とする薄膜トランジスタの製造方法。
  4. 【請求項４】 前記第１の工程は、熱処理チャンバーに
    隣接して配置される予備室内に前記基板を収納し、熱処
    理チャンバー及び予備室内部の気体を不活性ガスに置換
    した後、前記基板を予備室から熱処理チャンバー内へ移
    動して加熱を開始することを特徴とする請求項３に記載
    の薄膜トランジスタの製造方法。
JP9272772A 1997-10-06 1997-10-06 薄膜トランジスタの製造方法 Pending JPH11111998A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9272772A JPH11111998A (ja) 1997-10-06 1997-10-06 薄膜トランジスタの製造方法
KR1019980041646A KR19990036851A (ko) 1997-10-06 1998-10-02 박막 트랜지스터의 제조 방법
US09/165,771 US6335232B1 (en) 1997-10-06 1998-10-02 Method of manufacturing a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9272772A JPH11111998A (ja) 1997-10-06 1997-10-06 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH11111998A true JPH11111998A (ja) 1999-04-23

Family

ID=17518536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9272772A Pending JPH11111998A (ja) 1997-10-06 1997-10-06 薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US6335232B1 (ja)
JP (1) JPH11111998A (ja)
KR (1) KR19990036851A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053426B2 (en) 2003-09-30 2006-05-30 Sanyo Electric Co., Ltd. Semiconductor device with heat sink
CN1301539C (zh) * 2003-07-28 2007-02-21 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
US7638846B2 (en) 1999-04-06 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8048749B2 (en) 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8071985B2 (en) 2006-09-14 2011-12-06 Sony Corporation Display device and method of manufacturing the same
JP2014098775A (ja) * 2012-11-13 2014-05-29 Skg:Kk 表示装置及び標識

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
KR100560793B1 (ko) * 2004-04-27 2006-03-13 삼성에스디아이 주식회사 반도체 소자 형성 방법
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
KR101239108B1 (ko) * 2006-07-10 2013-03-06 주성엔지니어링(주) 폴리 실리콘막의 제조 방법 및 이를 포함하는 박막 트랜지스터의 제조 방법
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101274708B1 (ko) * 2008-06-25 2013-06-12 엘지디스플레이 주식회사 평판 표시장치용 어레이 기판 및 그의 제조방법
KR101408962B1 (ko) 2008-07-01 2014-06-17 삼성디스플레이 주식회사 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법
KR20140021118A (ko) 2012-08-07 2014-02-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
WO1992014268A1 (en) 1991-01-30 1992-08-20 Minnesota Mining And Manufacturing Company Polysilicon thin film transistor
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
US5387557A (en) * 1991-10-23 1995-02-07 F. T. L. Co., Ltd. Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
US5366926A (en) 1993-06-07 1994-11-22 Xerox Corporation Low temperature process for laser dehydrogenation and crystallization of amorphous silicon
US5571744A (en) 1993-08-27 1996-11-05 National Semiconductor Corporation Defect free CMOS process
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3982844B2 (ja) * 1995-01-12 2007-09-26 株式会社日立国際電気 半導体製造装置及び半導体の製造方法
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638846B2 (en) 1999-04-06 2009-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7977750B2 (en) 1999-04-06 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8541844B2 (en) 1999-04-06 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1301539C (zh) * 2003-07-28 2007-02-21 友达光电股份有限公司 形成低温多晶硅薄膜晶体管的方法
US7053426B2 (en) 2003-09-30 2006-05-30 Sanyo Electric Co., Ltd. Semiconductor device with heat sink
US8071985B2 (en) 2006-09-14 2011-12-06 Sony Corporation Display device and method of manufacturing the same
US8048749B2 (en) 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014098775A (ja) * 2012-11-13 2014-05-29 Skg:Kk 表示装置及び標識

Also Published As

Publication number Publication date
US6335232B1 (en) 2002-01-01
KR19990036851A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
JP3679567B2 (ja) 薄膜トランジスタの製造方法
JPH11111998A (ja) 薄膜トランジスタの製造方法
US5624851A (en) Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
JP4204909B2 (ja) シリコン薄膜の結晶化方法、これを用いた薄膜トランジスタ及び前記薄膜トランジスタを備えた平板ディスプレイ素子
JP3599972B2 (ja) 薄膜トランジスタの製造方法
JP2001332741A (ja) 薄膜トランジスタの製造方法
JP4709442B2 (ja) 薄膜トランジスタの製造方法
JP3968484B2 (ja) 薄膜トランジスタの製造方法
KR20080071898A (ko) 박막 반도체장치의 제조방법
JP4095074B2 (ja) 半導体素子製造方法
JPH11111994A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
WO2002050881A1 (fr) Procede de dopage de couche semi-conductrice, procede de fabrication d'un dispositif a semi-conducteur a couche mince, et dispositif a semi-conducteur a couche mince
JP2000299465A (ja) 薄膜トランジスタ及びその製造方法と表示装置
KR100560586B1 (ko) 박막 트랜지스터의 제조 장치 및 제조 방법
TW406434B (en) Thin film transistor and manufacturing method thereof
JP2001332734A (ja) 薄膜トランジスタの製造方法
JPH11102861A (ja) 多結晶シリコン薄膜の製造方法
JP2003031817A (ja) コンタクト構造の形成方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JP2002094066A (ja) 薄膜トランジスタの製造方法
JP2003188187A (ja) 多結晶シリコン薄膜の形成方法
JP2000036601A (ja) 薄膜トランジスタの製造方法
JP2002033483A (ja) 薄膜半導体装置の製造方法