JP2002094066A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2002094066A JP2002094066A JP2000275743A JP2000275743A JP2002094066A JP 2002094066 A JP2002094066 A JP 2002094066A JP 2000275743 A JP2000275743 A JP 2000275743A JP 2000275743 A JP2000275743 A JP 2000275743A JP 2002094066 A JP2002094066 A JP 2002094066A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- semiconductor thin
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 低融点ガラス基板上に熱酸化膜を形成しなが
らも、半導体薄膜にある結晶粒内の欠陥を低減可能な薄
膜トランジスタの製造方法を提供する。 【解決手段】 多結晶シリコンからなる半導体薄膜５
と、シリコンの酸化物からなる酸化膜３と、ゲート電極
膜とを含む積層構造を有する薄膜トランジスタを製造す
る為に、先ず、絶縁性の基板０に非晶質シリコンからな
る半導体薄膜５を形成する薄膜形成工程を行なう。次
に、半導体薄膜５を加熱して固相成長処理を施し、非晶
質シリコンを多結晶シリコンに転換する固相成長工程を
行なう。続いて、多結晶シリコンに転換した半導体薄膜
５に光エネルギーを照射して、多結晶シリコンに含まれ
る結晶欠陥を低減化する光照射工程を行なう。この後、
圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃から
７００℃で、酸化能力の有る気体を含む雰囲気に半導体
薄膜５を暴露し、多結晶シリコンの表面を熱酸化して酸
化膜３を形成する熱酸化工程を行う。
らも、半導体薄膜にある結晶粒内の欠陥を低減可能な薄
膜トランジスタの製造方法を提供する。 【解決手段】 多結晶シリコンからなる半導体薄膜５
と、シリコンの酸化物からなる酸化膜３と、ゲート電極
膜とを含む積層構造を有する薄膜トランジスタを製造す
る為に、先ず、絶縁性の基板０に非晶質シリコンからな
る半導体薄膜５を形成する薄膜形成工程を行なう。次
に、半導体薄膜５を加熱して固相成長処理を施し、非晶
質シリコンを多結晶シリコンに転換する固相成長工程を
行なう。続いて、多結晶シリコンに転換した半導体薄膜
５に光エネルギーを照射して、多結晶シリコンに含まれ
る結晶欠陥を低減化する光照射工程を行なう。この後、
圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃から
７００℃で、酸化能力の有る気体を含む雰囲気に半導体
薄膜５を暴露し、多結晶シリコンの表面を熱酸化して酸
化膜３を形成する熱酸化工程を行う。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ、
特にアクティブマトリクス型の液晶表示装置、有機エレ
クトロルミネッセンス表示装置等に用いられる多結晶シ
リコン薄膜トランジスタの製造方法に関する。
特にアクティブマトリクス型の液晶表示装置、有機エレ
クトロルミネッセンス表示装置等に用いられる多結晶シ
リコン薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】液晶ディスプレイや有機エレクトロルミ
ネッセンスディスプレイの駆動用素子として開発されて
いる薄膜トランジスタ（ＴＦＴ）の内、多結晶シリコン
を用いたＴＦＴは、同一基板上に画素アレイと周辺の駆
動回路を一体的に形成できること、又高機能な回路をパ
ネルに内蔵することにより所謂システム−オン−パネル
化が可能になることなどの理由から、注目を集めてい
る。ところで、多結晶シリコン薄膜トランジスタの低コ
スト化を図る為、製造プロセス上コストの安い低融点ガ
ラス基板を用いることが必須であり、プロセス温度が７
００℃以下の、所謂低温プロセスの開発が行なわれてき
た。
ネッセンスディスプレイの駆動用素子として開発されて
いる薄膜トランジスタ（ＴＦＴ）の内、多結晶シリコン
を用いたＴＦＴは、同一基板上に画素アレイと周辺の駆
動回路を一体的に形成できること、又高機能な回路をパ
ネルに内蔵することにより所謂システム−オン−パネル
化が可能になることなどの理由から、注目を集めてい
る。ところで、多結晶シリコン薄膜トランジスタの低コ
スト化を図る為、製造プロセス上コストの安い低融点ガ
ラス基板を用いることが必須であり、プロセス温度が７
００℃以下の、所謂低温プロセスの開発が行なわれてき
た。
【０００３】
【発明が解決しようとする課題】多結晶シリコン薄膜ト
ランジスタの高性能化には、シリコン結晶粒を大粒径化
することが効果的である。大粒径の多結晶シリコンを得
る方法の一つに固相成長法が知られている。固相成長法
では、非晶質シリコンを６００〜７００℃の温度で不活
性ガス雰囲気下熱アニールすることにより、結晶化させ
て大粒径の多結晶シリコンを得る。しかしながら、この
様にして得られた多結晶シリコンは、結晶粒内に微小欠
陥が残留し、薄膜トランジスタの高性能化の障害にな
る。ここで、仮に１０００℃以上の高温プロセスが使え
る場合は、固相成長させた多結晶シリコンからなる半導
体薄膜を熱酸化し、高品質のゲート酸化膜を形成すると
同時に、１０００℃を超える高温のアニール効果により
結晶粒内の微小欠陥を低減することができる。しかしな
がら、低融点ガラス基板を用いる７００℃以下の低温プ
ロセスでは、上述した１０００℃以上の高温プロセスに
よる熱酸化膜を形成することはできず、残留微小欠陥を
低減することは困難である。
ランジスタの高性能化には、シリコン結晶粒を大粒径化
することが効果的である。大粒径の多結晶シリコンを得
る方法の一つに固相成長法が知られている。固相成長法
では、非晶質シリコンを６００〜７００℃の温度で不活
性ガス雰囲気下熱アニールすることにより、結晶化させ
て大粒径の多結晶シリコンを得る。しかしながら、この
様にして得られた多結晶シリコンは、結晶粒内に微小欠
陥が残留し、薄膜トランジスタの高性能化の障害にな
る。ここで、仮に１０００℃以上の高温プロセスが使え
る場合は、固相成長させた多結晶シリコンからなる半導
体薄膜を熱酸化し、高品質のゲート酸化膜を形成すると
同時に、１０００℃を超える高温のアニール効果により
結晶粒内の微小欠陥を低減することができる。しかしな
がら、低融点ガラス基板を用いる７００℃以下の低温プ
ロセスでは、上述した１０００℃以上の高温プロセスに
よる熱酸化膜を形成することはできず、残留微小欠陥を
低減することは困難である。
【０００４】一方、高圧水蒸気を用いて、６００℃程度
の雰囲気下、ガラス基板の耐熱温度以下で熱酸化膜を形
成する方法が開発されており、例えば特開平１１−１２
６７５０号公報に開示されている。高圧水蒸気を用いた
熱酸化方法によれば、低コストのガラス基板上でも熱酸
化膜を形成できる。しかしながら、固相成長で得た多結
晶シリコンの結晶粒内に残留する微小欠陥については、
高圧水蒸気を用いた６００℃程度の熱酸化法では十分に
欠陥を低減化できない。
の雰囲気下、ガラス基板の耐熱温度以下で熱酸化膜を形
成する方法が開発されており、例えば特開平１１−１２
６７５０号公報に開示されている。高圧水蒸気を用いた
熱酸化方法によれば、低コストのガラス基板上でも熱酸
化膜を形成できる。しかしながら、固相成長で得た多結
晶シリコンの結晶粒内に残留する微小欠陥については、
高圧水蒸気を用いた６００℃程度の熱酸化法では十分に
欠陥を低減化できない。
【０００５】又、特開平１１−３０７４５１号公報に
は、初めから多結晶シリコンを成膜し、水蒸気酸化後に
レーザ光照射で欠陥を低減する方法が開示されている。
しかしながら、最初から多結晶シリコンを作成する方法
では、大粒径多結晶シリコンの形成が難しく、又レーザ
光照射時のエネルギーも厳密に制御しなければ結晶粒径
の大きさがばらつき、スループットも小さいという欠点
がある。
は、初めから多結晶シリコンを成膜し、水蒸気酸化後に
レーザ光照射で欠陥を低減する方法が開示されている。
しかしながら、最初から多結晶シリコンを作成する方法
では、大粒径多結晶シリコンの形成が難しく、又レーザ
光照射時のエネルギーも厳密に制御しなければ結晶粒径
の大きさがばらつき、スループットも小さいという欠点
がある。
【０００６】尚、従来から、低融点のガラス基板は６０
０℃を超えるプロセスを通過すると、基板の収縮が大き
く、この基板上にあらかじめパタンが形成されている
と、基板収縮の為後から形成するパタンとの間でずれが
生じるという問題点がある。
０℃を超えるプロセスを通過すると、基板の収縮が大き
く、この基板上にあらかじめパタンが形成されている
と、基板収縮の為後から形成するパタンとの間でずれが
生じるという問題点がある。
【０００７】
【課題を解決するための手段】本発明は以上の問題点あ
るいは課題を解決するもので、その目的は低融点ガラス
などからなる基板上に熱酸化膜を形成しながらも、結晶
粒内の欠陥を激減可能な薄膜トランジスタの製造方法を
提供し、以て薄膜トランジスタの大幅な高性能化を実現
することにある。係る目的を達成する為に以下の手段を
講じた。即ち、本発明は、多結晶シリコンからなる半導
体薄膜と、シリコンの酸化物からなる酸化膜と、ゲート
電極膜とを含む積層構造を有する薄膜トランジスタの製
造方法において、絶縁性の基板に非晶質シリコンからな
る半導体薄膜を形成する薄膜形成工程と、該半導体薄膜
を加熱して固相成長処理を施し、非晶質シリコンを多結
晶シリコンに転換する固相成長工程と、多結晶シリコン
に転換した半導体薄膜に光エネルギーを照射して、多結
晶シリコンに含まれる結晶欠陥を低減化する光照射工程
と、圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃
から７００℃で、酸化能力の有る気体を含む雰囲気に該
半導体薄膜を暴露し、多結晶シリコンの表面を熱酸化し
て酸化膜を形成する熱酸化工程とを行うことを特徴とす
る。好ましくは、前記固相成長工程は、該絶縁性の基板
の熱歪点を超えない温度で加熱を行い、該半導体薄膜の
固相成長処理と同時に該基板の緻密化処理を施すことを
特徴とする。又、前記光照射工程は、レーザ光源から発
射したレーザ光を半導体薄膜に照射することを特徴とす
る。又、前記熱酸化工程は、５５０℃から６５０℃の温
度範囲で、多結晶シリコンの表面を熱酸化することを特
徴とする。又、該半導体薄膜の表面を熱酸化して得られ
た酸化膜をゲート絶縁膜として、その上にゲート電極膜
を形成する工程を含むことを特徴とする。
るいは課題を解決するもので、その目的は低融点ガラス
などからなる基板上に熱酸化膜を形成しながらも、結晶
粒内の欠陥を激減可能な薄膜トランジスタの製造方法を
提供し、以て薄膜トランジスタの大幅な高性能化を実現
することにある。係る目的を達成する為に以下の手段を
講じた。即ち、本発明は、多結晶シリコンからなる半導
体薄膜と、シリコンの酸化物からなる酸化膜と、ゲート
電極膜とを含む積層構造を有する薄膜トランジスタの製
造方法において、絶縁性の基板に非晶質シリコンからな
る半導体薄膜を形成する薄膜形成工程と、該半導体薄膜
を加熱して固相成長処理を施し、非晶質シリコンを多結
晶シリコンに転換する固相成長工程と、多結晶シリコン
に転換した半導体薄膜に光エネルギーを照射して、多結
晶シリコンに含まれる結晶欠陥を低減化する光照射工程
と、圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃
から７００℃で、酸化能力の有る気体を含む雰囲気に該
半導体薄膜を暴露し、多結晶シリコンの表面を熱酸化し
て酸化膜を形成する熱酸化工程とを行うことを特徴とす
る。好ましくは、前記固相成長工程は、該絶縁性の基板
の熱歪点を超えない温度で加熱を行い、該半導体薄膜の
固相成長処理と同時に該基板の緻密化処理を施すことを
特徴とする。又、前記光照射工程は、レーザ光源から発
射したレーザ光を半導体薄膜に照射することを特徴とす
る。又、前記熱酸化工程は、５５０℃から６５０℃の温
度範囲で、多結晶シリコンの表面を熱酸化することを特
徴とする。又、該半導体薄膜の表面を熱酸化して得られ
た酸化膜をゲート絶縁膜として、その上にゲート電極膜
を形成する工程を含むことを特徴とする。
【０００８】絶縁基板上に形成した非晶質シリコンから
なる半導体薄膜を、例えば不活性ガス中で固相成長させ
ると、大粒径の多結晶シリコンが得られる。しかしなが
ら、得られた多結晶シリコンは結晶粒内に多数の微小欠
陥が存在する。この多結晶シリコンにレーザ光などの光
エネルギーを照射すると、結晶粒内の微小欠陥は容易に
消滅し、高品質の大粒径多結晶シリコンが得られる。微
小欠陥だけを除く為に必要なレーザ光のエネルギーは小
さくて済み、例えばパルス幅が２０〜２００ｎｓのレー
ザ光を１ショット照射するのみでも効果的に欠陥を低減
化できる為、スループットが向上する。又、レーザパル
スのエネルギーも厳密に制御する必要はなく、非晶質シ
リコンを初めからレーザ光照射で多結晶化する場合に比
べると、容易に大粒径の多結晶シリコンが得られる。こ
うして得られた多結晶シリコンの表面を高圧水蒸気など
の酸化雰囲気下で酸化すると、極めて高品質の酸化膜が
得られる。場合によっては、多結晶シリコンの固相成長
後光エネルギーを照射する前に、高圧水蒸気を用いた酸
化を行なってもよい。但し、この場合は、レーザ光は高
圧水蒸気酸化で得られた熱酸化膜越しに照射して、多結
晶シリコンの欠陥を取り除くことになる。又、後工程で
行なわれる種々のパタニングに先立って、固相成長によ
り多結晶シリコンを作り込むと、ガラス基板が固相成長
処理で長時間熱アニールされることになり、基板が予め
緻密化され、後工程での基板収縮を防ぐことが可能とな
る。従って、後に行なわれる種々のパタニング工程にお
けるパタンの合わせずれをなくすことができる。
なる半導体薄膜を、例えば不活性ガス中で固相成長させ
ると、大粒径の多結晶シリコンが得られる。しかしなが
ら、得られた多結晶シリコンは結晶粒内に多数の微小欠
陥が存在する。この多結晶シリコンにレーザ光などの光
エネルギーを照射すると、結晶粒内の微小欠陥は容易に
消滅し、高品質の大粒径多結晶シリコンが得られる。微
小欠陥だけを除く為に必要なレーザ光のエネルギーは小
さくて済み、例えばパルス幅が２０〜２００ｎｓのレー
ザ光を１ショット照射するのみでも効果的に欠陥を低減
化できる為、スループットが向上する。又、レーザパル
スのエネルギーも厳密に制御する必要はなく、非晶質シ
リコンを初めからレーザ光照射で多結晶化する場合に比
べると、容易に大粒径の多結晶シリコンが得られる。こ
うして得られた多結晶シリコンの表面を高圧水蒸気など
の酸化雰囲気下で酸化すると、極めて高品質の酸化膜が
得られる。場合によっては、多結晶シリコンの固相成長
後光エネルギーを照射する前に、高圧水蒸気を用いた酸
化を行なってもよい。但し、この場合は、レーザ光は高
圧水蒸気酸化で得られた熱酸化膜越しに照射して、多結
晶シリコンの欠陥を取り除くことになる。又、後工程で
行なわれる種々のパタニングに先立って、固相成長によ
り多結晶シリコンを作り込むと、ガラス基板が固相成長
処理で長時間熱アニールされることになり、基板が予め
緻密化され、後工程での基板収縮を防ぐことが可能とな
る。従って、後に行なわれる種々のパタニング工程にお
けるパタンの合わせずれをなくすことができる。
【０００９】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図１〜図３は、本発明に係る
薄膜トランジスタ製造方法の第一実施形態の一例を示す
工程図である。この実施形態では、トップゲート構造の
薄膜トランジスタをガラスなどからなる絶縁基板上に形
成している。本実施形態はアクティブマトリクス型表示
装置の駆動基板に用いられるものであり、絶縁基板上に
は画素スイッチング用の薄膜トランジスタと、周辺回路
を構成する薄膜トランジスタを形成している。画素スイ
ッチング用の薄膜トランジスタはｎチャネル型の薄膜ト
ランジスタであり、周辺回路用の薄膜トランジスタはＣ
ＭＯＳとし、ｎチャネル型及びｐチャネル型の薄膜トラ
ンジスタを含んでいる。まず図１の（ａ）に示す様に、
ガラスなどからなる絶縁基板０の上に窒化シリコンから
なるバッファ層６ａ及び酸化シリコンからなるバッファ
層６ｂを順に成膜する。各バッファ層の膜厚は約１００
〜２００ｎｍである。続いて、バッファ層６ｂの上に非
晶質シリコンからなる半導体薄膜５を約６０〜１６０ｎ
ｍの厚みで成膜する。以上の成膜は、プラズマＣＶＤ法
やＬＰＣＶＤ法などを用いて連続的に行なうことができ
る。尚、絶縁基板０は、ガラス材として例えば旭硝子社
製のＡＮ６３５、ＡＮ１００を用いることができる。Ａ
Ｎ６３５の歪点は６３５℃である。ＡＮ１００の歪点は
６８０℃である。或いは、コーニング社製のＣｏｄｅ１
７３７を用いることができる。このガラス材料の歪点は
６６７℃である。バッファ層６ｂを構成するＳｉＯ2 膜
は、無機系のシランガス（ＳｉＨ4、Ｓｉ2 Ｈ6 など）
を分解して成膜することが好ましい。或いは、スパッタ
法や蒸着法によってＳｉＯ2 を形成してもよい。ここ
で、非晶質シリコンからなる半導体薄膜５の成膜にプラ
ズマＣＶＤ法を用いた場合は、膜中の水素を脱離する為
に、窒素雰囲気中で４００℃〜４５０℃１時間程度のア
ニールを行なう。この後、固相成長法により、非晶質シ
リコンを結晶化して、多結晶シリコンに転換する。固相
成長は、不活性ガス、例えば窒素ガス雰囲気中で、６０
０〜６６０℃、特に好ましくは６００〜６３０℃、５〜
２０時間の条件で炉アニールする。これにより、約１〜
１．５μｍの結晶粒径を持つ多結晶シリコンが得られ
る。又、この炉アニールにより、ガラスなどからなる絶
縁基板０が緻密化し、後に基板上にパタンを形成した場
合でも加熱処理による基板収縮を防ぐことができる。
の形態を詳細に説明する。図１〜図３は、本発明に係る
薄膜トランジスタ製造方法の第一実施形態の一例を示す
工程図である。この実施形態では、トップゲート構造の
薄膜トランジスタをガラスなどからなる絶縁基板上に形
成している。本実施形態はアクティブマトリクス型表示
装置の駆動基板に用いられるものであり、絶縁基板上に
は画素スイッチング用の薄膜トランジスタと、周辺回路
を構成する薄膜トランジスタを形成している。画素スイ
ッチング用の薄膜トランジスタはｎチャネル型の薄膜ト
ランジスタであり、周辺回路用の薄膜トランジスタはＣ
ＭＯＳとし、ｎチャネル型及びｐチャネル型の薄膜トラ
ンジスタを含んでいる。まず図１の（ａ）に示す様に、
ガラスなどからなる絶縁基板０の上に窒化シリコンから
なるバッファ層６ａ及び酸化シリコンからなるバッファ
層６ｂを順に成膜する。各バッファ層の膜厚は約１００
〜２００ｎｍである。続いて、バッファ層６ｂの上に非
晶質シリコンからなる半導体薄膜５を約６０〜１６０ｎ
ｍの厚みで成膜する。以上の成膜は、プラズマＣＶＤ法
やＬＰＣＶＤ法などを用いて連続的に行なうことができ
る。尚、絶縁基板０は、ガラス材として例えば旭硝子社
製のＡＮ６３５、ＡＮ１００を用いることができる。Ａ
Ｎ６３５の歪点は６３５℃である。ＡＮ１００の歪点は
６８０℃である。或いは、コーニング社製のＣｏｄｅ１
７３７を用いることができる。このガラス材料の歪点は
６６７℃である。バッファ層６ｂを構成するＳｉＯ2 膜
は、無機系のシランガス（ＳｉＨ4、Ｓｉ2 Ｈ6 など）
を分解して成膜することが好ましい。或いは、スパッタ
法や蒸着法によってＳｉＯ2 を形成してもよい。ここ
で、非晶質シリコンからなる半導体薄膜５の成膜にプラ
ズマＣＶＤ法を用いた場合は、膜中の水素を脱離する為
に、窒素雰囲気中で４００℃〜４５０℃１時間程度のア
ニールを行なう。この後、固相成長法により、非晶質シ
リコンを結晶化して、多結晶シリコンに転換する。固相
成長は、不活性ガス、例えば窒素ガス雰囲気中で、６０
０〜６６０℃、特に好ましくは６００〜６３０℃、５〜
２０時間の条件で炉アニールする。これにより、約１〜
１．５μｍの結晶粒径を持つ多結晶シリコンが得られ
る。又、この炉アニールにより、ガラスなどからなる絶
縁基板０が緻密化し、後に基板上にパタンを形成した場
合でも加熱処理による基板収縮を防ぐことができる。
【００１０】次に（ｂ）に示す様に、波長２００〜４０
０ｎｍのエキシマレーザ光を照射し、固相成長した多結
晶シリコン中の微小欠陥を消滅させる。このエキシマレ
ーザアニール（ＥＬＡ）における照射条件は、１〜１０
ショット程度でよく、非晶質シリコンから直接多結晶シ
リコンに結晶化する場合に比べ、スループットを速くで
きる。
０ｎｍのエキシマレーザ光を照射し、固相成長した多結
晶シリコン中の微小欠陥を消滅させる。このエキシマレ
ーザアニール（ＥＬＡ）における照射条件は、１〜１０
ショット程度でよく、非晶質シリコンから直接多結晶シ
リコンに結晶化する場合に比べ、スループットを速くで
きる。
【００１１】続いて（ｃ）に示す様に、多結晶シリコン
からなる半導体薄膜５をエッチングで島状にパタニング
する。この例では、図の左半分に、周辺回路用の薄膜ト
ランジスタを形成する領域を二個作り、右半分に画素ス
イッチング用の薄膜トランジスタを形成する領域を一個
作ってある。
からなる半導体薄膜５をエッチングで島状にパタニング
する。この例では、図の左半分に、周辺回路用の薄膜ト
ランジスタを形成する領域を二個作り、右半分に画素ス
イッチング用の薄膜トランジスタを形成する領域を一個
作ってある。
【００１２】ここで（ｄ）に示す様に、パタニングされ
た多結晶シリコンの各領域を高圧水蒸気で酸化し、多結
晶シリコン上に熱酸化膜３を成膜する。尚、この酸化膜
３はゲート絶縁膜を構成し、その厚みは１０〜２００ｎ
ｍである。酸化条件は、例えば６００℃で２Ｍｐａの水
蒸気を用い、例えば１３０分アニールする。多結晶シリ
コンの初期膜厚が７５ｎｍの場合、熱酸化により形成し
たゲート酸化膜３の膜厚は５４ｎｍとなり、残りの半導
体薄膜５の膜厚は５５ｎｍとなる。ここで、必要ならば
後工程で作成する薄膜トランジスタの閾電圧Ｖｔｈを制
御する目的で、例えばＢ＋イオンをドーズ量が０．１×
１０12〜４×１０12／ｃｍ2 程度でイオン注入する。こ
の際の加速電圧は例えば５０ｋｅＶ程度である。
た多結晶シリコンの各領域を高圧水蒸気で酸化し、多結
晶シリコン上に熱酸化膜３を成膜する。尚、この酸化膜
３はゲート絶縁膜を構成し、その厚みは１０〜２００ｎ
ｍである。酸化条件は、例えば６００℃で２Ｍｐａの水
蒸気を用い、例えば１３０分アニールする。多結晶シリ
コンの初期膜厚が７５ｎｍの場合、熱酸化により形成し
たゲート酸化膜３の膜厚は５４ｎｍとなり、残りの半導
体薄膜５の膜厚は５５ｎｍとなる。ここで、必要ならば
後工程で作成する薄膜トランジスタの閾電圧Ｖｔｈを制
御する目的で、例えばＢ＋イオンをドーズ量が０．１×
１０12〜４×１０12／ｃｍ2 程度でイオン注入する。こ
の際の加速電圧は例えば５０ｋｅＶ程度である。
【００１３】以上の様に、本発明によれば、多結晶シリ
コンからなる半導体薄膜５と、シリコンの酸化物からな
る酸化膜３と、ゲート電極膜（図示せず）とを含む積層
構造を有する薄膜トランジスタの製造方法において、薄
膜形成工程（ａ）と固相成長工程（ａ）と光照射工程
（ｂ）と熱酸化工程（ｄ）とを行なっている。薄膜形成
工程では、絶縁性の基板０に非晶質シリコンからなる半
導体薄膜５を形成している。固相成長工程では、半導体
薄膜５を加熱して固相成長処理を施し、非晶質シリコン
を多結晶シリコンに転換している。光照射工程では、多
結晶シリコンに転換した半導体薄膜５に光エネルギーを
照射して、多結晶シリコンに含まれる結晶欠陥を低減化
している。熱酸化工程では、圧力が０．１Ｍｐａ〜５Ｍ
ｐａ、温度が１００℃〜７００℃で、酸化能力のある気
体を含む雰囲気に半導体薄膜５を暴露し、多結晶シリコ
ンの表面を熱酸化して酸化膜３を形成している。熱酸化
処理では、圧力を０．１Ｍｐａ（１気圧）以上に設定し
て、成膜速度を加速している。尚、圧力が５Ｍｐａ（５
０気圧）を超えると、成膜装置の耐圧構造が過度になる
ので好ましくない。又、熱酸化工程の処理温度は１００
℃〜７００℃程度としている。酸化能力のある気体とし
て水蒸気を用いる場合、温度を１００℃以上とすること
で、水蒸気圧を高め、成膜速度を加速化できる。尚、温
度が７００℃以上になると、基板の耐熱温度（歪点）を
超える為、好ましくない。場合によっては、水蒸気（Ｈ
２Ｏ）に代えて、Ｏ２やＯ２とＨ２の混合物を用いるこ
ともできる。
コンからなる半導体薄膜５と、シリコンの酸化物からな
る酸化膜３と、ゲート電極膜（図示せず）とを含む積層
構造を有する薄膜トランジスタの製造方法において、薄
膜形成工程（ａ）と固相成長工程（ａ）と光照射工程
（ｂ）と熱酸化工程（ｄ）とを行なっている。薄膜形成
工程では、絶縁性の基板０に非晶質シリコンからなる半
導体薄膜５を形成している。固相成長工程では、半導体
薄膜５を加熱して固相成長処理を施し、非晶質シリコン
を多結晶シリコンに転換している。光照射工程では、多
結晶シリコンに転換した半導体薄膜５に光エネルギーを
照射して、多結晶シリコンに含まれる結晶欠陥を低減化
している。熱酸化工程では、圧力が０．１Ｍｐａ〜５Ｍ
ｐａ、温度が１００℃〜７００℃で、酸化能力のある気
体を含む雰囲気に半導体薄膜５を暴露し、多結晶シリコ
ンの表面を熱酸化して酸化膜３を形成している。熱酸化
処理では、圧力を０．１Ｍｐａ（１気圧）以上に設定し
て、成膜速度を加速している。尚、圧力が５Ｍｐａ（５
０気圧）を超えると、成膜装置の耐圧構造が過度になる
ので好ましくない。又、熱酸化工程の処理温度は１００
℃〜７００℃程度としている。酸化能力のある気体とし
て水蒸気を用いる場合、温度を１００℃以上とすること
で、水蒸気圧を高め、成膜速度を加速化できる。尚、温
度が７００℃以上になると、基板の耐熱温度（歪点）を
超える為、好ましくない。場合によっては、水蒸気（Ｈ
２Ｏ）に代えて、Ｏ２やＯ２とＨ２の混合物を用いるこ
ともできる。
【００１４】上述した様に、固相成長工程は、絶縁性の
基板０の熱歪点を超えない温度で加熱を行ない、半導体
薄膜５の固相成長処理と同時に基板０の緻密化処理を施
している。又、光照射工程では、レーザ光源から発した
レーザ光（例えばエキシマレーザパルス）を半導体薄膜
５に照射している。好ましくは、熱酸化工程は、５５０
℃〜６５０℃の温度範囲で、多結晶シリコンの表面を熱
酸化する。尚、本例では、半導体薄膜５の表面を熱酸化
して得られた酸化膜をゲート絶縁膜として、その上に後
工程でゲート電極膜を形成している。
基板０の熱歪点を超えない温度で加熱を行ない、半導体
薄膜５の固相成長処理と同時に基板０の緻密化処理を施
している。又、光照射工程では、レーザ光源から発した
レーザ光（例えばエキシマレーザパルス）を半導体薄膜
５に照射している。好ましくは、熱酸化工程は、５５０
℃〜６５０℃の温度範囲で、多結晶シリコンの表面を熱
酸化する。尚、本例では、半導体薄膜５の表面を熱酸化
して得られた酸化膜をゲート絶縁膜として、その上に後
工程でゲート電極膜を形成している。
【００１５】次いで図２の（ｅ）に示す様に、ゲート酸
化膜３の上に、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ドープト
多結晶シリコンなど、あるいはこれらの合金を２００〜
８００ｎｍ成膜し、パタニングしてゲート電極１を作成
する。次いで、Ｐ＋イオンを、質量分離イオン注入法で
半導体薄膜５に注入し、ＬＤＤ構造を作成する為のＬＤ
Ｄイオン注入を行なう。ドーズ量は６×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０ｋｅＶ程度である。Ｌ
ＤＤイオン注入の結果、ゲート電極１の下方にはチャネ
ル領域ｃｈが残され、その他の部分はＬＤＤイオン注入
の対象となっている。
化膜３の上に、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ドープト
多結晶シリコンなど、あるいはこれらの合金を２００〜
８００ｎｍ成膜し、パタニングしてゲート電極１を作成
する。次いで、Ｐ＋イオンを、質量分離イオン注入法で
半導体薄膜５に注入し、ＬＤＤ構造を作成する為のＬＤ
Ｄイオン注入を行なう。ドーズ量は６×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０ｋｅＶ程度である。Ｌ
ＤＤイオン注入の結果、ゲート電極１の下方にはチャネ
ル領域ｃｈが残され、その他の部分はＬＤＤイオン注入
の対象となっている。
【００１６】続いて（ｆ）に示す様に、ＬＤＤイオン注
入後、ｎチャネル型の薄膜トランジスタを形成する為の
レジストＲＳＴ１，ＲＳＴ２，ＲＳＴ３，ＲＳＴ４を形
成し、Ｐ＋イオンを質量分離型又は非質量分離型のイオ
ンシャワードーピング装置で、半導体薄膜５に注入す
る。ドーズ量は１×１０15／ｃｍ2 程度であり、加速電
圧は６０ｋｅＶ程度である。これにより、ｎチャネル型
の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄ
を形成する。尚、ソース領域Ｓとチャネル領域ｃｈとの
間及びドレイン領域Ｄとチャネル領域ｃｈとの間にはＬ
ＤＤ領域が残される。
入後、ｎチャネル型の薄膜トランジスタを形成する為の
レジストＲＳＴ１，ＲＳＴ２，ＲＳＴ３，ＲＳＴ４を形
成し、Ｐ＋イオンを質量分離型又は非質量分離型のイオ
ンシャワードーピング装置で、半導体薄膜５に注入す
る。ドーズ量は１×１０15／ｃｍ2 程度であり、加速電
圧は６０ｋｅＶ程度である。これにより、ｎチャネル型
の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄ
を形成する。尚、ソース領域Ｓとチャネル領域ｃｈとの
間及びドレイン領域Ｄとチャネル領域ｃｈとの間にはＬ
ＤＤ領域が残される。
【００１７】次に（ｇ）に示す様に、ＣＭＯＳ回路を形
成する為、ｐチャネル型の薄膜トランジスタ用のレジス
トＲＳＴ５を形成し、ドーズ量１〜３×１０15／ｃｍ
2 、加速電圧３０ｋｅＶ程度でＢ＋イオンを注入し、ｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５でカバーされた
部分には、先の工程で回路用のｎチャネル型薄膜トラン
ジスタｎｃｈ−ＴＦＴと、画素スイッチング用のダブル
ゲート構造のＴＦＴが形成されている。
成する為、ｐチャネル型の薄膜トランジスタ用のレジス
トＲＳＴ５を形成し、ドーズ量１〜３×１０15／ｃｍ
2 、加速電圧３０ｋｅＶ程度でＢ＋イオンを注入し、ｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５でカバーされた
部分には、先の工程で回路用のｎチャネル型薄膜トラン
ジスタｎｃｈ−ＴＦＴと、画素スイッチング用のダブル
ゲート構造のＴＦＴが形成されている。
【００１８】この後図３の（ｈ）に示す様に、ＳｉＯ2
を約６００ｎｍの厚みで成膜し、層間絶縁膜７とする。
ここで、半導体薄膜５に注入したドーパントの活性処理
となる。活性化は、レーザアニール、ランプアニール、
炉アニールの何れを用いてもよい。活性化アニール処理
後、ＳｉＮx を２００〜４００ｎｍの厚みで成膜し、パ
シベーション膜８とする。ここで、窒素雰囲気中３５０
〜４００℃の温度で水素化アニールを１時間施し、半導
体薄膜５中に水素を導入してｐｃｈ−ＴＦＴ、ｎｃｈ−
ＴＦＴ及び画素スイッチ用ＴＦＴの特性改善を図る。
を約６００ｎｍの厚みで成膜し、層間絶縁膜７とする。
ここで、半導体薄膜５に注入したドーパントの活性処理
となる。活性化は、レーザアニール、ランプアニール、
炉アニールの何れを用いてもよい。活性化アニール処理
後、ＳｉＮx を２００〜４００ｎｍの厚みで成膜し、パ
シベーション膜８とする。ここで、窒素雰囲気中３５０
〜４００℃の温度で水素化アニールを１時間施し、半導
体薄膜５中に水素を導入してｐｃｈ−ＴＦＴ、ｎｃｈ−
ＴＦＴ及び画素スイッチ用ＴＦＴの特性改善を図る。
【００１９】最後に（ｉ）に示す様に、層間絶縁膜７及
びパシベーション膜８にコンタクトホールを開口し、Ａ
ｌ−Ｓｉなどの金属をスパッタした後パタニングして配
線電極９に加工する。次いで、アクリル系の有機樹脂を
約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０
にコンタクトホールを開口した後、ＩＴＯ、ＩＸＯなど
の透明導電膜をスパッタで成膜し、パタニングして画素
電極１１に加工する。この透明導電膜を約２２０℃で窒
素雰囲気中３０分間アニールし、アクティブマトリクス
型の表示装置用基板の完成となる。
びパシベーション膜８にコンタクトホールを開口し、Ａ
ｌ−Ｓｉなどの金属をスパッタした後パタニングして配
線電極９に加工する。次いで、アクリル系の有機樹脂を
約１μｍ塗布し平坦化膜１０とする。この平坦化膜１０
にコンタクトホールを開口した後、ＩＴＯ、ＩＸＯなど
の透明導電膜をスパッタで成膜し、パタニングして画素
電極１１に加工する。この透明導電膜を約２２０℃で窒
素雰囲気中３０分間アニールし、アクティブマトリクス
型の表示装置用基板の完成となる。
【００２０】図４は、図１の工程（ｄ）に用いる高圧水
蒸気酸化処理装置の概念図である。図示する様に、本装
置は気密にシールされた圧力容器５１と、この中に収納
された反応容器５２とを備えている。外側の圧力容器５
１は例えばステンレスチールで構成されており、内側の
反応容器５２は例えば石英ガラスで構成されている。反
応容器５２の内部は処理室５３となっている。処理室５
３は、ヒータ５４によって加熱される。圧力容器５１に
は昇圧ライン５５及び減圧ライン５６が接続されてい
る。又、処理室５３には、処理ガス供給ライン５７及び
処理ガス排気ライン５８とが接続されている。尚処理ガ
スは、水蒸気を主成分とする雰囲気又は窒素など不活性
な気体の雰囲気を生成するガスを意味する。前述した様
に、処理室５３は内壁が石英で構成された石英管（反応
容器５２）であり、半導体に金属の混入を防ぐ。反応容
器５２の周囲を囲む様に配されたヒータ５４は、処理室
５３内を３００〜７００℃に維持できる様になってい
る。昇圧ライン５５は空気源（Ａｉｒ）、減圧弁ＲＶ、
フローメータ、バルブＶを有し、バルブＶの開閉により
圧力容器５１内に空気を供給して、圧力容器を０．１〜
５Ｍｐａまで昇圧できる様になっている。減圧ライン５
６は、バルブＶの開閉により圧力容器５１内の空気を排
気し、圧力容器５１を減圧できる様になっている。処理
ガス供給ライン５７は、処理室５３内に処理ガスを放出
する為の下流部と、窒素供給ライン及び水供給ラインに
分枝している上流部とを備えている。下流部にはヒータ
５４が近接配置されており、処理ガスを予め処理室５３
内と同等の温度に加熱する。上流側の窒素供給ライン
は、供給源（Ｎ2 ）、減圧弁ＲＶ、フローメータ、バル
ブＶを有し、バルブＶの開閉により処理室５３内に処理
ガスを供給し、処理室５３を所定の処理ガス雰囲気にす
るとともに、処理室５３を０．１〜５Ｍｐａまで昇圧で
きるようになっている。水供給ラインは、ポンプＰ、バ
ルブＶを有し、水源から水を汲み上げてバルブＶの開閉
により、ヒータ５４に水を供給し、そのヒータ５４で水
を蒸発させて処理室５３内に供給している。処理室５３
の中央には、基板ステージ５９が配されており、処理対
象となるガラス基板やシリコン基板などを搭載する。
蒸気酸化処理装置の概念図である。図示する様に、本装
置は気密にシールされた圧力容器５１と、この中に収納
された反応容器５２とを備えている。外側の圧力容器５
１は例えばステンレスチールで構成されており、内側の
反応容器５２は例えば石英ガラスで構成されている。反
応容器５２の内部は処理室５３となっている。処理室５
３は、ヒータ５４によって加熱される。圧力容器５１に
は昇圧ライン５５及び減圧ライン５６が接続されてい
る。又、処理室５３には、処理ガス供給ライン５７及び
処理ガス排気ライン５８とが接続されている。尚処理ガ
スは、水蒸気を主成分とする雰囲気又は窒素など不活性
な気体の雰囲気を生成するガスを意味する。前述した様
に、処理室５３は内壁が石英で構成された石英管（反応
容器５２）であり、半導体に金属の混入を防ぐ。反応容
器５２の周囲を囲む様に配されたヒータ５４は、処理室
５３内を３００〜７００℃に維持できる様になってい
る。昇圧ライン５５は空気源（Ａｉｒ）、減圧弁ＲＶ、
フローメータ、バルブＶを有し、バルブＶの開閉により
圧力容器５１内に空気を供給して、圧力容器を０．１〜
５Ｍｐａまで昇圧できる様になっている。減圧ライン５
６は、バルブＶの開閉により圧力容器５１内の空気を排
気し、圧力容器５１を減圧できる様になっている。処理
ガス供給ライン５７は、処理室５３内に処理ガスを放出
する為の下流部と、窒素供給ライン及び水供給ラインに
分枝している上流部とを備えている。下流部にはヒータ
５４が近接配置されており、処理ガスを予め処理室５３
内と同等の温度に加熱する。上流側の窒素供給ライン
は、供給源（Ｎ2 ）、減圧弁ＲＶ、フローメータ、バル
ブＶを有し、バルブＶの開閉により処理室５３内に処理
ガスを供給し、処理室５３を所定の処理ガス雰囲気にす
るとともに、処理室５３を０．１〜５Ｍｐａまで昇圧で
きるようになっている。水供給ラインは、ポンプＰ、バ
ルブＶを有し、水源から水を汲み上げてバルブＶの開閉
により、ヒータ５４に水を供給し、そのヒータ５４で水
を蒸発させて処理室５３内に供給している。処理室５３
の中央には、基板ステージ５９が配されており、処理対
象となるガラス基板やシリコン基板などを搭載する。
【００２１】図５〜図７を参照して、本発明に係る薄膜
トランジスタの製造方法の第二実施形態の一例を説明す
る。第一実施形態と異なり、本実施形態ではボトムゲー
ト構造の薄膜トランジスタを作成している。まず（ａ）
に示す様に、絶縁基板０の上に、Ｔｒ、Ｍｏ、Ｗ、Ｃ
ｒ、Ｃｕ又はこれらの合金を１０〜２５０ｎｍ、特に好
ましくは１００〜２５０ｎｍの厚みで形成し、パタニン
グしてゲート電極１に加工する。
トランジスタの製造方法の第二実施形態の一例を説明す
る。第一実施形態と異なり、本実施形態ではボトムゲー
ト構造の薄膜トランジスタを作成している。まず（ａ）
に示す様に、絶縁基板０の上に、Ｔｒ、Ｍｏ、Ｗ、Ｃ
ｒ、Ｃｕ又はこれらの合金を１０〜２５０ｎｍ、特に好
ましくは１００〜２５０ｎｍの厚みで形成し、パタニン
グしてゲート電極１に加工する。
【００２２】続いて（ｂ）に示す様に、プラズマＣＶ
Ｄ、常圧ＣＶＤ、減圧ＣＶＤなどで、ＳｉＮx を３０〜
５０ｎｍ、次いでＳｉＯ2 を約５０〜２００ｎｍ連続で
形成し、それぞれゲート窒化膜２、ゲート酸化膜３とす
る。更にこの上に、連続的に非晶質シリコンからなる半
導体薄膜５を約６０〜１６０ｎｍの厚みで成膜する。こ
こで、プラズマＣＶＤ法を用いた場合は、膜中の水素を
脱離させる為に、窒素雰囲気中で４００〜４５０℃、１
〜２時間程度のアニールを行なう。ここで、非晶質シリ
コンを固相成長法により結晶化し、多結晶シリコンに転
換する。固相成長は不活性ガス例えば窒素ガス雰囲気中
で、６００〜６６０℃、５〜２０時間炉アニールする。
これにより、約１〜１．５μｍの結晶粒径を持つ多結晶
シリコンが得られる。この後、波長２００〜４００ｎｍ
のエキシマレーザパルスを用いたアニール（ＥＬＡ）
で、固相成長させた多結晶シリコン中の微小欠陥を消滅
させる。この時のレーザ照射条件は、１〜１０パルス程
度でよく、非晶質シリコンから多結晶シリコンに直接結
晶化する場合に比べ、スループットを高くできる。
Ｄ、常圧ＣＶＤ、減圧ＣＶＤなどで、ＳｉＮx を３０〜
５０ｎｍ、次いでＳｉＯ2 を約５０〜２００ｎｍ連続で
形成し、それぞれゲート窒化膜２、ゲート酸化膜３とす
る。更にこの上に、連続的に非晶質シリコンからなる半
導体薄膜５を約６０〜１６０ｎｍの厚みで成膜する。こ
こで、プラズマＣＶＤ法を用いた場合は、膜中の水素を
脱離させる為に、窒素雰囲気中で４００〜４５０℃、１
〜２時間程度のアニールを行なう。ここで、非晶質シリ
コンを固相成長法により結晶化し、多結晶シリコンに転
換する。固相成長は不活性ガス例えば窒素ガス雰囲気中
で、６００〜６６０℃、５〜２０時間炉アニールする。
これにより、約１〜１．５μｍの結晶粒径を持つ多結晶
シリコンが得られる。この後、波長２００〜４００ｎｍ
のエキシマレーザパルスを用いたアニール（ＥＬＡ）
で、固相成長させた多結晶シリコン中の微小欠陥を消滅
させる。この時のレーザ照射条件は、１〜１０パルス程
度でよく、非晶質シリコンから多結晶シリコンに直接結
晶化する場合に比べ、スループットを高くできる。
【００２３】この後（ｃ）に示す様に、多結晶シリコン
の表面を高圧の水蒸気で酸化し、多結晶シリコン上にＳ
ｉＯ2 からなる酸化膜６を１０〜２００ｎｍ成膜する。
酸化条件は、例えば６００℃、２Ｍｐａの水蒸気で１３
０分アニールする。多結晶シリコンの初期膜厚が７５ｎ
ｍの場合、高圧水蒸気酸化により得られた熱酸化膜６の
膜厚は５４ｎｍ、残りの多結晶シリコンの膜厚は５５ｎ
ｍとなる。ここで必要ならば、Ｂ＋を薄膜トランジスタ
のＶｔｈを制御する目的で、ドーズ量１×１０ 11〜６×
１０12／ｃｍ2 程度、加速電圧３０ｋｅＶで質量分離し
た後注入する。
の表面を高圧の水蒸気で酸化し、多結晶シリコン上にＳ
ｉＯ2 からなる酸化膜６を１０〜２００ｎｍ成膜する。
酸化条件は、例えば６００℃、２Ｍｐａの水蒸気で１３
０分アニールする。多結晶シリコンの初期膜厚が７５ｎ
ｍの場合、高圧水蒸気酸化により得られた熱酸化膜６の
膜厚は５４ｎｍ、残りの多結晶シリコンの膜厚は５５ｎ
ｍとなる。ここで必要ならば、Ｂ＋を薄膜トランジスタ
のＶｔｈを制御する目的で、ドーズ量１×１０ 11〜６×
１０12／ｃｍ2 程度、加速電圧３０ｋｅＶで質量分離し
た後注入する。
【００２４】次いで図６の（ｄ）に示す様に、裏面露光
技術により、ゲート電極１をマスクとして水蒸気酸化で
形成した熱酸化膜６の上にレジストＲＳＴ０を形成す
る。ここで質量分離したＰ＋イオンを基板０全面に注入
し、ＬＤＤ領域を作成する。ドーズ量は１×１０12〜５
×１０13／ｃｍ2、特に好ましくは４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０ｋｅＶである。
技術により、ゲート電極１をマスクとして水蒸気酸化で
形成した熱酸化膜６の上にレジストＲＳＴ０を形成す
る。ここで質量分離したＰ＋イオンを基板０全面に注入
し、ＬＤＤ領域を作成する。ドーズ量は１×１０12〜５
×１０13／ｃｍ2、特に好ましくは４×１０12〜５×１
０13／ｃｍ2 で、加速電圧は６０ｋｅＶである。
【００２５】次いで（ｅ）に示す様に、ＬＤＤイオン注
入後、ｎチャネルの薄膜トランジスタ用のレジストＲＳ
Ｔ１〜ＲＳＴ４を作成し、水素希釈したＰＨ3 ガスを用
いて、Ｐ＋イオンを非質量分離型のイオンビームを用い
たイオンシャワードーピングでドープし、ｎチャネル型
の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄ
を形成する。この時の加速電圧は６０ｋｅＶ程度であ
る。
入後、ｎチャネルの薄膜トランジスタ用のレジストＲＳ
Ｔ１〜ＲＳＴ４を作成し、水素希釈したＰＨ3 ガスを用
いて、Ｐ＋イオンを非質量分離型のイオンビームを用い
たイオンシャワードーピングでドープし、ｎチャネル型
の薄膜トランジスタのソース領域Ｓ及びドレイン領域Ｄ
を形成する。この時の加速電圧は６０ｋｅＶ程度であ
る。
【００２６】次に（ｆ）に示す様に、ｐチャネル型の薄
膜トランジスタを形成する為、レジストＲＳＴ５及びＲ
ＳＴ６を設ける。レジストＲＳＴ５をマスクとして、水
素希釈のＢ2 Ｈ6ガスを用い、Ｂ＋イオンをやはり非質
量分離型のイオンドーピングで注入し、周辺回路用のｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５で覆われた部分
には、先の工程で周辺回路用のｎｃｈ−ＴＦＴと、画素
スイッチング用のダブルゲート型のＴＦＴとが形成され
ている。
膜トランジスタを形成する為、レジストＲＳＴ５及びＲ
ＳＴ６を設ける。レジストＲＳＴ５をマスクとして、水
素希釈のＢ2 Ｈ6ガスを用い、Ｂ＋イオンをやはり非質
量分離型のイオンドーピングで注入し、周辺回路用のｐ
ｃｈ−ＴＦＴを形成する。尚、ＲＳＴ５で覆われた部分
には、先の工程で周辺回路用のｎｃｈ−ＴＦＴと、画素
スイッチング用のダブルゲート型のＴＦＴとが形成され
ている。
【００２７】この後、図７の（ｇ）に示す様に、活性化
工程を行なう。活性化はレーザアニール、ランプアニー
ル、炉アニールの何れでもよい。活性化処理後、半導体
薄膜５の上に設けた熱酸化膜と、半導体薄膜５を同時に
パタニングして、各薄膜トランジスタの素子領域に合わ
せたアイランド状に加工する。この上に、プラズマＣＶ
Ｄ法でＳｉＯ2 を１００〜４００ｎｍの厚みで成膜し、
層間絶縁膜７とする。更にこの上に、ＳｉＮx を１００
〜４００ｎｍ連続して成膜し、パシベーション膜８とす
る。ここで水素化アニールを窒素雰囲気中３５０℃〜４
００℃で１時間施す。
工程を行なう。活性化はレーザアニール、ランプアニー
ル、炉アニールの何れでもよい。活性化処理後、半導体
薄膜５の上に設けた熱酸化膜と、半導体薄膜５を同時に
パタニングして、各薄膜トランジスタの素子領域に合わ
せたアイランド状に加工する。この上に、プラズマＣＶ
Ｄ法でＳｉＯ2 を１００〜４００ｎｍの厚みで成膜し、
層間絶縁膜７とする。更にこの上に、ＳｉＮx を１００
〜４００ｎｍ連続して成膜し、パシベーション膜８とす
る。ここで水素化アニールを窒素雰囲気中３５０℃〜４
００℃で１時間施す。
【００２８】最後に（ｈ）に示す様に、層間絶縁膜７及
びパシベーション膜８に対してコンタクトホールを開口
した後、Ａｌ−Ｓｉなどの金属をスパッタし且つパタニ
ングして配線電極９に加工する。次いでアクリル系有機
樹脂を約１μｍ塗布し平坦化膜１０とする。この平坦化
膜１０にコンタクトホールを開けた後、ＩＴＯ、ＩＸＯ
などの透明導電膜をスパッタで成膜し、所定の形状にパ
タニングして画素電極１１とする。透明導電膜を約２２
０℃で窒素雰囲気中３０分間アニールし、アクティブマ
トリクス型表示装置用駆動基板の完成となる。
びパシベーション膜８に対してコンタクトホールを開口
した後、Ａｌ−Ｓｉなどの金属をスパッタし且つパタニ
ングして配線電極９に加工する。次いでアクリル系有機
樹脂を約１μｍ塗布し平坦化膜１０とする。この平坦化
膜１０にコンタクトホールを開けた後、ＩＴＯ、ＩＸＯ
などの透明導電膜をスパッタで成膜し、所定の形状にパ
タニングして画素電極１１とする。透明導電膜を約２２
０℃で窒素雰囲気中３０分間アニールし、アクティブマ
トリクス型表示装置用駆動基板の完成となる。
【００２９】尚、上述した実施形態では、熱酸化工程で
用いる酸化能力のある気体として水蒸気を使っている
が、本発明はこれに限られるものではなく、酸素ガス或
いは酸素ガスと水素ガスの混合物を用いることができ
る。この様にして得られた熱酸化膜は高品質であり、ボ
トムゲート型のＴＦＴのバックゲート側（上側）におい
て、チャネル領域との界面を良好に維持できる。
用いる酸化能力のある気体として水蒸気を使っている
が、本発明はこれに限られるものではなく、酸素ガス或
いは酸素ガスと水素ガスの混合物を用いることができ
る。この様にして得られた熱酸化膜は高品質であり、ボ
トムゲート型のＴＦＴのバックゲート側（上側）におい
て、チャネル領域との界面を良好に維持できる。
【００３０】図８は、本発明に従って作成された駆動基
板を用いて組立てられたアクティブマトリクス型液晶表
示装置の一例を示す模式的な斜視図である。図示するよ
うに、本表示装置は一対の絶縁基板０，１０２と両者の
間に保持された電気光学物質１０３とを備えたパネル構
造を有する。電気光学物質１０３としては、液晶材料を
用いる。下側の絶縁基板０には画素アレイ部１０４と駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路１０５と水平駆動回路１０６とに分かれている。
又、絶縁基板０の周辺部上端には外部接続用の端子部１
０７が形成されている。端子部１０７は配線１０８を介
して垂直駆動回路１０５及び水平駆動回路１０６に接続
している。画素アレイ部１０４には行状のゲート配線１
０９と列状の信号配線１１０が形成されている。両配線
の交差部には画素電極１１とこれを駆動する薄膜トラン
ジスタＴＦＴが形成されている。薄膜トランジスタＴＦ
Ｔのゲート電極は対応するゲート配線１０９に接続さ
れ、ドレイン領域は対応する画素電極１１に接続され、
ソース領域は対応する信号配線１１０に接続している。
ゲート配線１０９は垂直駆動回路１０５に接続する一
方、信号配線１１０は水平駆動回路１０６に接続してい
る。画素電極１１をスイッチング駆動する薄膜トランジ
スタＴＦＴ及び垂直駆動回路１０５と水平駆動回路１０
６に含まれる薄膜トランジスタは、本発明に従って作成
されたものである。
板を用いて組立てられたアクティブマトリクス型液晶表
示装置の一例を示す模式的な斜視図である。図示するよ
うに、本表示装置は一対の絶縁基板０，１０２と両者の
間に保持された電気光学物質１０３とを備えたパネル構
造を有する。電気光学物質１０３としては、液晶材料を
用いる。下側の絶縁基板０には画素アレイ部１０４と駆
動回路部とが集積形成されている。駆動回路部は垂直駆
動回路１０５と水平駆動回路１０６とに分かれている。
又、絶縁基板０の周辺部上端には外部接続用の端子部１
０７が形成されている。端子部１０７は配線１０８を介
して垂直駆動回路１０５及び水平駆動回路１０６に接続
している。画素アレイ部１０４には行状のゲート配線１
０９と列状の信号配線１１０が形成されている。両配線
の交差部には画素電極１１とこれを駆動する薄膜トラン
ジスタＴＦＴが形成されている。薄膜トランジスタＴＦ
Ｔのゲート電極は対応するゲート配線１０９に接続さ
れ、ドレイン領域は対応する画素電極１１に接続され、
ソース領域は対応する信号配線１１０に接続している。
ゲート配線１０９は垂直駆動回路１０５に接続する一
方、信号配線１１０は水平駆動回路１０６に接続してい
る。画素電極１１をスイッチング駆動する薄膜トランジ
スタＴＦＴ及び垂直駆動回路１０５と水平駆動回路１０
６に含まれる薄膜トランジスタは、本発明に従って作成
されたものである。
【００３１】図９は、本発明に従って作成された薄膜ト
ランジスタを集積形成した、エレクトロルミネッセンス
表示装置の一例を示す模式的な断面図である。本実施例
は、画素として有機エレクトロルミネッセンス素子ＯＬ
ＥＤを用いている。ＯＬＥＤは陽極Ａ，有機層２１０及
び陰極Ｋを順に重ねたものである。陽極Ａは画素毎に分
離しており、例えばクロムからなり基本的に光反射性で
ある。陰極Ｋは画素間で共通接続されており、例えば極
薄の金属層２１１と透明導電層２１２の積層構造であ
り、基本的に光透過性である。係る構成を有するＯＬＥ
Ｄの陽極Ａ／陰極Ｋ間に順方向の電圧（１０Ｖ程度）を
印加すると、電子や正孔などキャリアの注入が起こり、
発光が観測される。ＯＬＥＤの動作は、陽極Ａから注入
された正孔と陰極Ｋから注入された電子により形成され
た励起子による発光と考えられる。
ランジスタを集積形成した、エレクトロルミネッセンス
表示装置の一例を示す模式的な断面図である。本実施例
は、画素として有機エレクトロルミネッセンス素子ＯＬ
ＥＤを用いている。ＯＬＥＤは陽極Ａ，有機層２１０及
び陰極Ｋを順に重ねたものである。陽極Ａは画素毎に分
離しており、例えばクロムからなり基本的に光反射性で
ある。陰極Ｋは画素間で共通接続されており、例えば極
薄の金属層２１１と透明導電層２１２の積層構造であ
り、基本的に光透過性である。係る構成を有するＯＬＥ
Ｄの陽極Ａ／陰極Ｋ間に順方向の電圧（１０Ｖ程度）を
印加すると、電子や正孔などキャリアの注入が起こり、
発光が観測される。ＯＬＥＤの動作は、陽極Ａから注入
された正孔と陰極Ｋから注入された電子により形成され
た励起子による発光と考えられる。
【００３２】一方、ＯＬＥＤを駆動する薄膜トランジス
タＴＦＴは、ガラスなどからなる基板０の上に形成され
たゲート電極１と、その上面に重ねられたゲート絶縁膜
２３と、このゲート絶縁膜２３を介してゲート電極１の
上方に重ねられた半導体薄膜５とからなる。薄膜トラン
ジスタＴＦＴはＯＬＥＤに供給される電流の通路となる
ソース領域Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを
備えている。チャネル領域Ｃｈは丁度ゲート電極１の直
上に位置する。このボトムゲート構造を有する薄膜トラ
ンジスタＴＦＴは層間絶縁膜７により被覆されており、
その上には配線電極９及びドレイン電極２００が形成さ
れている。これらの上には別の層間絶縁膜９１を介して
前述したＯＬＥＤが成膜されている。このＯＬＥＤの陽
極Ａはドレイン電極２００を介して薄膜トランジスタＴ
ＦＴに電気接続されている。
タＴＦＴは、ガラスなどからなる基板０の上に形成され
たゲート電極１と、その上面に重ねられたゲート絶縁膜
２３と、このゲート絶縁膜２３を介してゲート電極１の
上方に重ねられた半導体薄膜５とからなる。薄膜トラン
ジスタＴＦＴはＯＬＥＤに供給される電流の通路となる
ソース領域Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを
備えている。チャネル領域Ｃｈは丁度ゲート電極１の直
上に位置する。このボトムゲート構造を有する薄膜トラ
ンジスタＴＦＴは層間絶縁膜７により被覆されており、
その上には配線電極９及びドレイン電極２００が形成さ
れている。これらの上には別の層間絶縁膜９１を介して
前述したＯＬＥＤが成膜されている。このＯＬＥＤの陽
極Ａはドレイン電極２００を介して薄膜トランジスタＴ
ＦＴに電気接続されている。
【００３３】
【発明の効果】以上説明したように、本発明に係る薄膜
トランジスタの製造方法によれば、低融点のガラス基板
を用いつつ、大粒径で欠陥の少ない多結晶シリコン上に
高品質の熱酸化膜を形成できる。この為、従来では１０
００℃以上の高温プロセスでなければ得られなかった高
品質の酸化膜を形成しつつ、レーザ光の照射による欠陥
消去を加えて、高温プロセスで得られるよりも更に高性
能の薄膜トランジスタが実現できる。更に、固相成長の
様な基板アニール手段によりガラス基板のプレアニール
も行なっている為、高圧水蒸気熱酸化時の基板収縮を防
ぐことができるという効果がある。又、本発明で使用す
るレーザ光の照射工程は結晶粒内の微小欠陥を消滅させ
るだけに使うので、レーザ光のエネルギーばらつきに対
する許容度が大きく、又、レーザパルスのショット数も
少なくて済むので、スループットを落とすことがないと
いう優れた効果を有する。
トランジスタの製造方法によれば、低融点のガラス基板
を用いつつ、大粒径で欠陥の少ない多結晶シリコン上に
高品質の熱酸化膜を形成できる。この為、従来では１０
００℃以上の高温プロセスでなければ得られなかった高
品質の酸化膜を形成しつつ、レーザ光の照射による欠陥
消去を加えて、高温プロセスで得られるよりも更に高性
能の薄膜トランジスタが実現できる。更に、固相成長の
様な基板アニール手段によりガラス基板のプレアニール
も行なっている為、高圧水蒸気熱酸化時の基板収縮を防
ぐことができるという効果がある。又、本発明で使用す
るレーザ光の照射工程は結晶粒内の微小欠陥を消滅させ
るだけに使うので、レーザ光のエネルギーばらつきに対
する許容度が大きく、又、レーザパルスのショット数も
少なくて済むので、スループットを落とすことがないと
いう優れた効果を有する。
【図１】本発明に係る薄膜トランジスタの製造方法の第
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図２】本発明に係る薄膜トランジスタの製造方法の第
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図３】本発明に係る薄膜トランジスタの製造方法の第
一実施形態を示す工程図である。
一実施形態を示す工程図である。
【図４】本発明に係る薄膜トランジスタの製造方法の第
一実施形態の実施に使う高圧水蒸気熱酸化装置の一例を
示す模式図である。
一実施形態の実施に使う高圧水蒸気熱酸化装置の一例を
示す模式図である。
【図５】本発明に係る薄膜トランジスタの製造方法の第
二実施形態を示す工程図である。
二実施形態を示す工程図である。
【図６】本発明に係る薄膜トランジスタの製造方法の第
二実施形態を示す工程図である。
二実施形態を示す工程図である。
【図７】本発明に係る薄膜トランジスタの製造方法の第
二実施形態を示す工程図である。
二実施形態を示す工程図である。
【図８】本発明に従って製造された薄膜トランジスタを
用いた液晶表示装置の一例を示す模式的な斜視図であ
る。
用いた液晶表示装置の一例を示す模式的な斜視図であ
る。
【図９】本発明に従って製造された薄膜トランジスタを
組み込んだエレクトロルミネッセンス表示装置の一例を
示す部分断面図である。
組み込んだエレクトロルミネッセンス表示装置の一例を
示す部分断面図である。
０・・・絶縁基板、１・・・ゲート電極、２・・・ゲー
ト窒化膜、３・・・ゲート酸化膜、５・・・半導体薄
膜、６・・・熱酸化膜、１１・・・画素電極
ト窒化膜、３・・・ゲート酸化膜、５・・・半導体薄
膜、６・・・熱酸化膜、１１・・・画素電極
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６１９Ａ ６２７Ｆ Ｆターム(参考） 2H092 GA59 JA26 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JB13 JB23 JB27 JB32 JB36 JB38 JB41 JB52 JB57 JB63 JB69 KA04 KA07 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA29 MA35 MA37 MA41 NA22 NA28 NA29 PA07 QA07 5C094 AA13 AA25 AA36 AA43 AA44 AA53 BA03 BA27 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EA07 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 JA20 5F052 AA02 AA17 BB07 CA04 CA09 CA10 DA02 DB02 DB03 EA12 EA15 FA19 JA04 5F110 AA17 AA30 BB02 BB04 CC02 CC08 DD02 DD07 DD13 EE02 EE03 EE04 EE06 EE09 EE28 FF02 FF03 FF09 FF23 FF29 FF30 FF32 FF40 GG02 GG13 GG16 GG25 GG32 GG34 GG45 GG47 GG52 HJ01 HJ04 HJ12 HJ13 HJ23 HL06 HL23 HM15 NN03 NN04 NN23 NN24 NN27 NN35 NN36 NN37 PP01 PP03 PP04 PP10 PP13 PP29 PP35 QQ09 QQ11 QQ12 QQ23
Claims (30)
- 【請求項１】 多結晶シリコンからなる半導体薄膜と、
シリコンの酸化物からなる酸化膜と、ゲート電極膜とを
含む積層構造を有する薄膜トランジスタの製造方法にお
いて、 絶縁性の基板に非晶質シリコンからなる半導体薄膜を形
成する薄膜形成工程と、 該半導体薄膜を加熱して固相成長処理を施し、非晶質シ
リコンを多結晶シリコンに転換する固相成長工程と、 多結晶シリコンに転換した半導体薄膜に光エネルギーを
照射して、多結晶シリコンに含まれる結晶欠陥を低減化
する光照射工程と、 圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃から
７００℃で、酸化能力の有る気体を含む雰囲気に該半導
体薄膜を暴露し、多結晶シリコンの表面を熱酸化して酸
化膜を形成する熱酸化工程とを行うことを特徴とする薄
膜トランジスタの製造方法。 - 【請求項２】 前記固相成長工程は、該絶縁性の基板の
熱歪点を超えない温度で加熱を行い、該半導体薄膜の固
相成長処理と同時に該基板の緻密化処理を施すことを特
徴とする請求項１記載の薄膜トランジスタの製造方法。 - 【請求項３】 前記光照射工程は、レーザ光源から発射
したレーザ光を半導体薄膜に照射することを特徴とする
請求項１記載の薄膜トランジスタの製造方法。 - 【請求項４】 前記熱酸化工程は、５５０℃から６５０
℃の温度範囲で、多結晶シリコンの表面を熱酸化するこ
とを特徴とする請求項１記載の薄膜トランジスタの製造
方法。 - 【請求項５】 該半導体薄膜の表面を熱酸化して得られ
た酸化膜をゲート絶縁膜として、その上にゲート電極膜
を形成する工程を含むことを特徴とする請求項１記載の
薄膜トランジスタの製造方法。 - 【請求項６】 所定の間隙を介して互いに対面した一対
の基板と、該間隙に保持された液晶とからなり、一方の
基板には画素電極とこれを駆動する薄膜トランジスタを
配し、他方の基板には該画素電極に対面する電極を配
し、該薄膜トランジスタは、多結晶シリコンからなる半
導体薄膜と、シリコンの酸化物からなる酸化膜と、ゲー
ト電極膜とを含む積層構造を有する液晶表示装置の製造
方法において、 該一方の基板に非晶質シリコンからなる半導体薄膜を形
成する薄膜形成工程と、 該半導体薄膜を加熱して固相成長処理を施し、非晶質シ
リコンを多結晶シリコンに転換する固相成長工程と、 多結晶シリコンに転換した半導体薄膜に光エネルギーを
照射して、多結晶シリコンに含まれる結晶欠陥を低減化
する光照射工程と、 圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃から
７００℃で、酸化能力の有る気体を含む雰囲気に該半導
体薄膜を暴露し、多結晶シリコンの表面を熱酸化して酸
化膜を形成する熱酸化工程とを行うことを特徴とする液
晶表示装置の製造方法。 - 【請求項７】 前記固相成長工程は、該基板の熱歪点を
超えない温度で加熱を行い、該半導体薄膜の固相成長処
理と同時に該基板の緻密化処理を施すことを特徴とする
請求項６記載の液晶表示装置の製造方法。 - 【請求項８】 前記光照射工程は、レーザ光源から発射
したレーザ光を半導体薄膜に照射することを特徴とする
請求項６記載の液晶表示装置の製造方法。 - 【請求項９】 前記熱酸化工程は、５５０℃から６５０
℃の温度範囲で、多結晶シリコンの表面を熱酸化するこ
とを特徴とする請求項６記載の液晶表示装置の製造方
法。 - 【請求項１０】 該半導体薄膜の表面を熱酸化して得ら
れた酸化膜をゲート絶縁膜として、その上にゲート電極
膜を形成する工程を含むことを特徴とする請求項６記載
の液晶表示装置の製造方法。 - 【請求項１１】 絶縁性の基板に、エレクトロルミネッ
センス素子とこれを駆動する薄膜トランジスタを配し、
該薄膜トランジスタは、多結晶シリコンからなる半導体
薄膜と、シリコンの酸化物からなる酸化膜と、ゲート電
極膜とを含む積層構造を有するエレクトロルミネッセン
ス表示装置の製造方法において、 該一方の基板に非晶質シリコンからなる半導体薄膜を形
成する薄膜形成工程と、 該半導体薄膜を加熱して固相成長処理を施し、非晶質シ
リコンを多結晶シリコンに転換する固相成長工程と、 多結晶シリコンに転換した半導体薄膜に光エネルギーを
照射して、多結晶シリコンに含まれる結晶欠陥を低減化
する光照射工程と、 圧力が０．１Ｍｐａから５Ｍｐａ、温度が１００℃から
７００℃で、酸化能力の有る気体を含む雰囲気に該半導
体薄膜を暴露し、多結晶シリコンの表面を熱酸化して酸
化膜を形成する熱酸化工程とを行うことを特徴とするエ
レクトロルミネッセンス表示装置の製造方法。 - 【請求項１２】 前記固相成長工程は、該基板の熱歪点
を超えない温度で加熱を行い、該半導体薄膜の固相成長
処理と同時に該基板の緻密化処理を施すことを特徴とす
る請求項１１記載のエレクトロルミネッセンス表示装置
の製造方法。 - 【請求項１３】 前記光照射工程は、レーザ光源から発
射したレーザ光を半導体薄膜に照射することを特徴とす
る請求項１１記載のエレクトロルミネッセンス表示装置
の製造方法。 - 【請求項１４】 前記熱酸化工程は、５５０℃から６５
０℃の温度範囲で、多結晶シリコンの表面を熱酸化する
ことを特徴とする請求項１１記載のエレクトロルミネッ
センス表示装置の製造方法。 - 【請求項１５】 該半導体薄膜の表面を熱酸化して得ら
れた酸化膜をゲート絶縁膜として、その上にゲート電極
膜を形成する工程を含むことを特徴とする請求項１１記
載のエレクトロルミネッセンス表示装置の製造方法。 - 【請求項１６】 多結晶シリコンからなる半導体薄膜
と、多結晶シリコンの酸化物からなる酸化膜と、ゲート
電極膜とを含む積層構造を有する薄膜トランジスタにお
いて、 前記半導体薄膜は、絶縁性の基板に非晶質シリコンを形
成した後、これを加熱して固相成長処理を施し、非晶質
シリコンを多結晶シリコンに転換したものであり、さら
に該多結晶シリコンに光エネルギーを照射して、多結晶
シリコンに含まれる結晶欠陥を低減化したものであり、 前記酸化膜は、圧力が０．１Ｍｐａから５Ｍｐａ、温度
が１００℃から７００℃で、酸化能力の有る気体を含む
雰囲気に該半導体薄膜を暴露し、多結晶シリコンの表面
を熱酸化して得られたものであることを特徴とする薄膜
トランジスタ。 - 【請求項１７】 前記半導体薄膜は、該絶縁性の基板の
熱歪点を超えない温度で加熱を行い、固相成長処理と同
時に該基板の緻密化処理に利用できるものであることを
特徴とする請求項１６記載の薄膜トランジスタ。 - 【請求項１８】 前記半導体薄膜は、レーザ光源から発
射したレーザ光を照射して結晶欠陥を低減化したもので
あることを特徴とする請求項１６記載の薄膜トランジス
タ。 - 【請求項１９】 前記酸化膜は、５５０℃から６５０℃
の温度範囲で、多結晶シリコンの表面を熱酸化したもの
であることを特徴とする請求項１６記載の薄膜トランジ
スタ。 - 【請求項２０】 前記ゲート電極膜は、該半導体薄膜の
表面を熱酸化して得られた酸化膜をゲート絶縁膜とし
て、その上に形成されたものであることを特徴とする請
求項１６記載の薄膜トランジスタ。 - 【請求項２１】 所定の間隙を介して互いに対面した一
対の基板と、該間隙に保持された液晶とからなり、一方
の基板には画素電極とこれを駆動する薄膜トランジスタ
を配し、他方の基板には該画素電極に対面する電極を配
し、該薄膜トランジスタは、多結晶シリコンからなる半
導体薄膜と、多結晶シリコンの酸化物からなる酸化膜
と、ゲート電極膜とを含む積層構造を有する液晶表示装
置において、 前記半導体薄膜は、一方の基板に非晶質シリコンを形成
した後、これを加熱して固相成長処理を施し、非晶質シ
リコンを多結晶シリコンに転換したものであり、さらに
該多結晶シリコンに光エネルギーを照射して、多結晶シ
リコンに含まれる結晶欠陥を低減化したものであり、 前記酸化膜は、圧力が０．１Ｍｐａから５Ｍｐａ、温度
が１００℃から７００℃で、酸化能力の有る気体を含む
雰囲気に該半導体薄膜を暴露し、多結晶シリコンの表面
を熱酸化して得られたものであることを特徴とする液晶
表示装置。 - 【請求項２２】 前記半導体薄膜は、該基板の熱歪点を
超えない温度で加熱を行い、固相成長処理と同時に該基
板の緻密化処理に利用できるものであることを特徴とす
る請求項２１記載の液晶表示装置。 - 【請求項２３】 前記半導体薄膜は、レーザ光源から発
射したレーザ光を照射して結晶欠陥を低減化したもので
あることを特徴とする請求項２１記載の液晶表示装置。 - 【請求項２４】 前記酸化膜は、５５０℃から６５０℃
の温度範囲で、多結晶シリコンの表面を熱酸化したもの
であることを特徴とする請求項２１記載の液晶表示装
置。 - 【請求項２５】 前記ゲート電極膜は、該半導体薄膜の
表面を熱酸化して得られた酸化膜をゲート絶縁膜とし
て、その上に形成されたものであることを特徴とする請
求項２１記載の液晶表示装置。 - 【請求項２６】 絶縁性の基板に、エレクトロルミネッ
センス素子とこれを駆動する薄膜トランジスタを配し、
該薄膜トランジスタは、多結晶シリコンからなる半導体
薄膜と、多結晶シリコンの酸化物からなる酸化膜と、ゲ
ート電極膜とを含む積層構造を有するエレクトロルミネ
ッセンス表示装置において、 前記半導体薄膜は、絶縁性の基板に非晶質シリコンを形
成した後、これを加熱して固相成長処理を施し、非晶質
シリコンを多結晶シリコンに転換したものであり、さら
に該多結晶シリコンに光エネルギーを照射して、多結晶
シリコンに含まれる結晶欠陥を低減化したものであり、 前記酸化膜は、圧力が０．１Ｍｐａから５Ｍｐａ、温度
が１００℃から７００℃で、酸化能力の有る気体を含む
雰囲気に該半導体薄膜を暴露し、多結晶シリコンの表面
を熱酸化して得られたものであることを特徴とするエレ
クトロルミネッセンス表示装置。 - 【請求項２７】 前記半導体薄膜は、該絶縁性の基板の
熱歪点を超えない温度で加熱を行い、固相成長処理と同
時に該絶縁性の基板の緻密化処理に利用できるものであ
ることを特徴とする請求項２６記載のエレクトロルミネ
ッセンス表示装置。 - 【請求項２８】 前記半導体薄膜は、レーザ光源から発
射したレーザ光を照射して結晶欠陥を低減化したもので
あることを特徴とする請求項２６記載のエレクトロルミ
ネッセンス表示装置。 - 【請求項２９】 前記酸化膜は、５５０℃から６５０℃
の温度範囲で、多結晶シリコンの表面を熱酸化したもの
であることを特徴とする請求項２６記載のエレクトロル
ミネッセンス表示装置。 - 【請求項３０】 前記ゲート電極膜は、該半導体薄膜の
表面を熱酸化して得られた酸化膜をゲート絶縁膜とし
て、その上に形成されたものであることを特徴とする請
求項２６記載のエレクトロルミネッセンス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275743A JP4830189B2 (ja) | 2000-09-12 | 2000-09-12 | 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275743A JP4830189B2 (ja) | 2000-09-12 | 2000-09-12 | 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094066A true JP2002094066A (ja) | 2002-03-29 |
| JP4830189B2 JP4830189B2 (ja) | 2011-12-07 |
Family
ID=18761318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275743A Expired - Fee Related JP4830189B2 (ja) | 2000-09-12 | 2000-09-12 | 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4830189B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006106110A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
| JP2006518864A (ja) * | 2003-02-24 | 2006-08-17 | イグニス イノベーション インコーポレーテッド | 有機発光ダイオードを有するピクセル、及びそのピクセルを作成する方法 |
| CN103717528A (zh) * | 2011-07-21 | 2014-04-09 | 松下电器产业株式会社 | 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法 |
| JP2015502029A (ja) * | 2011-11-11 | 2015-01-19 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ及びその製造方法、表示デバイス |
| JP2018142672A (ja) * | 2017-02-28 | 2018-09-13 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869968A (ja) * | 1994-06-02 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0878694A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH11204434A (ja) * | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2000
- 2000-09-12 JP JP2000275743A patent/JP4830189B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0869968A (ja) * | 1994-06-02 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0878694A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH11204434A (ja) * | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006518864A (ja) * | 2003-02-24 | 2006-08-17 | イグニス イノベーション インコーポレーテッド | 有機発光ダイオードを有するピクセル、及びそのピクセルを作成する方法 |
| JP2006106110A (ja) * | 2004-09-30 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
| JP4700317B2 (ja) * | 2004-09-30 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| CN103717528A (zh) * | 2011-07-21 | 2014-04-09 | 松下电器产业株式会社 | 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法 |
| CN103717528B (zh) * | 2011-07-21 | 2016-04-06 | 松下电器产业株式会社 | 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法 |
| JP2015502029A (ja) * | 2011-11-11 | 2015-01-19 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ及びその製造方法、表示デバイス |
| JP2018142672A (ja) * | 2017-02-28 | 2018-09-13 | 国立大学法人 筑波大学 | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4830189B2 (ja) | 2011-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| JP4420032B2 (ja) | 薄膜半導体装置の製造方法 | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| JP2001332741A (ja) | 薄膜トランジスタの製造方法 | |
| TW200915395A (en) | Method of manufacturing thin film semiconductor device | |
| JP2003188387A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JP2003068757A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP4830189B2 (ja) | 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法 | |
| JP2002124678A (ja) | 薄膜トランジスタの製造方法 | |
| JP4006993B2 (ja) | 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法 | |
| JPH0832074A (ja) | 半導体装置およびその製造方法 | |
| JP4006990B2 (ja) | 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法 | |
| JP2001332734A (ja) | 薄膜トランジスタの製造方法 | |
| KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| TWI291718B (en) | Active matrix display devices and the manufacture thereof | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JP2002261290A (ja) | 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法 | |
| JP2002033483A (ja) | 薄膜半導体装置の製造方法 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JP2004111423A (ja) | 半導体装置の製造方法 | |
| JP3369530B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |