CN103717528B - 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法 - Google Patents

氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法 Download PDF

Info

Publication number
CN103717528B
CN103717528B CN201280035978.0A CN201280035978A CN103717528B CN 103717528 B CN103717528 B CN 103717528B CN 201280035978 A CN201280035978 A CN 201280035978A CN 103717528 B CN103717528 B CN 103717528B
Authority
CN
China
Prior art keywords
film
carbonoxide
copper oxide
manufacture method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280035978.0A
Other languages
English (en)
Other versions
CN103717528A (zh
Inventor
小田川明弘
松川望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103717528A publication Critical patent/CN103717528A/zh
Application granted granted Critical
Publication of CN103717528B publication Critical patent/CN103717528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/002—Inhomogeneous material in general
    • H01B3/004—Inhomogeneous material in general with conductive additives or conductive layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C01B32/21—After-treatment
    • C01B32/23—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/06—Insulating conductors or cables
    • H01B13/18—Applying discontinuous insulation, e.g. discs, beads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的氧化碳薄膜的制造方法，包括：准备碳薄膜和与碳薄膜接触且含有Cu2O和CuO的混合体的铜氧化物的第一步骤；和通过在碳薄膜与铜氧化物之间施加以碳薄膜一侧为正的电压或电流，使碳薄膜的与铜氧化物接触的部分氧化而使其变化为由氧化碳构成的氧化部，从而形成具有氧化部的氧化碳薄膜的第二步骤。该制造方法是在以石墨烯为代表的碳薄膜形成纳米数量级的图案的方法，能够作为用于制造电子器件的工艺技术的通用的应用。

Description

氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法
技术领域
本发明涉及作为具有由氧化碳构成的氧化部的碳薄膜的氧化碳薄膜的制造方法。本发明还涉及具有氧化碳薄膜的元件及其制造方法。
背景技术
由碳（C）构成的物质的结构中，不仅有金刚石（diamond），而且还包括片材（sheet）、纳米管（nanotube）以及从锥体（horns、角）乃至C60富勒烯（fullerene）这样的球体，非常的丰富多彩。而且，其物性与形状相比更加地丰富多彩。这样丰富的物性的多彩程度，积极地推进了与该物质的应用相关的研究开发。由碳构成的物质中的之一有碳薄膜。其中，由一层或多层的，在层内以sp2结合的碳原子层构成的碳薄膜被称为石墨烯（graphene）。石墨烯是在2004年实现其分离提取的物质，作为二维类半金属的特异的物性逐渐被研究清楚（Science,vol.306,pp.666-669（2004））。石墨烯具有特殊的能带，其具有直线的能带色散的π能带在费米能级上交叉。因此，石墨烯被给予期待能够具有硅（Si）的10倍以上的高的载体（电子和空穴）移动度。通过使用石墨烯，能够实现高速且低消耗的电子器件。
在将石墨烯应用于电子器件（例如晶体管那样的场效应元件）的情况下，有必要抑制石墨烯所具有的极高的导电性。在日本特开2009-182173号公报和Science,vol.319,pp.1229-1232(2008)的公开中，通过使与载体的行进方向垂直的方向的石墨烯的宽度为几纳米至几十纳米，能够在具有该宽度的区间的石墨烯发现一维量子限制效应（one-dimensionalquantumconfinementeffect），基于该效应，该区间的石墨烯能够作为具有子eV（sub-eV（亚电子伏特））到几eV程度的能隙的半导体而被利用。
在日本特开2009-182173号公报和Science,vol.306,pp.666-669(2004)中公开了通过使用电子束光刻和氧等离子体的干法蚀刻，使石墨烯成为微细图案的图案形成的方法。在Science,vol.319,pp.1229-1232(2008)中公开了使用超声波的石墨烯的带形状（ribbonshape）的微细加工方法和具有带形状的石墨烯显示出半导体特性的情况。在AppliedPhysicsLetters,vol.94,082107(2009)中公开了利用使用原子力显微镜（AFM）的针的阳极氧化进行的石墨烯的微细加工。
现有技术文献
专利文献
专利文献1：日本特开2009-182173号公报
非专利文献
非专利文献1:Science,vol.306,pp.666-669(2004)
非专利文献2:Science,vol.319,pp.1229-1232(2008)
非专利文献3:AppliedPhysicsLetters,vol.94,082107(2009)
发明内容
发明所要解决的课题
但是，石墨烯是具有原子级别的厚度的片材，如日本特开2009-182173号公报和Science,vol.319,pp.1229-1232(2008)中所公开的那样的微细宽度的加工并不容易。
本发明是在以石墨烯为代表的碳薄膜形成纳米数量级的图案的方法，以提供能够作为用于制造电子器件的工艺技术的通用的应用的方法为目的。
用于解决课题的方法
本发明的氧化碳薄膜的制造方法，包括：第一步骤，准备碳薄膜和与上述碳薄膜接触且含有Cu2O和CuO的混合体的铜氧化物；和第二步骤，通过在上述碳薄膜与上述铜氧化物之间施加以上述碳薄膜一侧为正的电压或电流，使上述碳薄膜的与上述铜氧化物接触的部分氧化而使其变为由氧化碳构成的氧化部，形成具有上述氧化部的氧化碳薄膜。
发明的效果
本发明的氧化碳薄膜的制造方法，是在以石墨烯为代表的碳薄膜形成纳米数量级图案的方法，能够作为用于制造电子器件的工艺技术的通用的应用。
附图说明
图1是表示用于实施本发明的氧化碳薄膜的制造方法的、含有碳薄膜和铜氧化物的构成的一个例子的示意图。
图2是表示用于实施本发明的氧化碳薄膜的制造方法的、含有碳薄膜和铜氧化物的构成的另一个例子的示意图。
图3是表示使用图2所示的结构实施本发明的氧化碳薄膜的制造方法的流程图的一个例子的图。
图4是表示基于本发明的氧化碳薄膜的制造方法、使用图2所示的结构制造的氧化碳薄膜的一个例子的示意图。
图5是表示用于实现本发明的元件的制造方法的、含有碳薄膜和铜氧化物的构成的一个例子的示意图。
图6是示意性地表示由本发明的元件的制造方法制作的具有氧化碳薄膜的元件的一例的平面图。
图7是示意性地表示由本发明的元件的制造方法制作的具有氧化碳薄膜的元件的一例的立体图。
图8是表示实施例中评价的由多层石墨烯构成的碳薄膜与形成在该薄膜上的铜氧化物薄膜的接合界面的附近的截面的图。
图9是表示实施例中在碳薄膜与铜氧化物之间施加脉冲状的电偏置（电脉冲）时的、相对于电脉冲的施加次数的电阻值的变化的一个例子的图。
图10是实施例中在碳薄膜与铜氧化物之间施加电脉冲时的、相对于电脉冲的施加次数的电阻值的变化的一个例子的图。
具体实施方式
Science,vol.306,pp.666-669(2004)仅公开到数百纳米程度的尺寸的微细加工。
在日本特开2009-182173号公报中公开了纳米尺寸的微细加工。但是，在该微细加工中，在实施抗蚀剂的涂敷和剥离的湿法工序的同时，一并实施如等离子体处理那样的会导致薄膜严重损伤的干法工序。因此，考虑到所形成的图案的边缘部分会对器件特性给予较大影响，难以实施纳米数量级的石墨烯的稳定的微细加工。而且，日本特开2009-182173号公报所公开的微细加工，包括实现该加工的装置价格高的情况，其成本较高。
在Science,vol.319,pp.1229-1232(2008)的方法中，难以对石墨烯在目标部位进行微细加工。
对于AppliedPhysicsLetters,vol.94,082107(2009)中的方法，每小时的处理能力低（生产能力低）。而且，在该方法中，需要在存在水分的气氛下实施石墨烯的加工。因此，该方法与半导体工艺的亲和性低。
这些现有的方法，不能在以石墨烯为代表的碳薄膜形成纳米数量级的图案和/或难以作为用于制造电子器件的工艺技术的通用的应用。
在碳薄膜形成纳米数量级图案时，本发明者们采用对碳薄膜进行等离子体处理等的仅残留该薄膜的一部分并除去其它部分的微细加工。在本发明的氧化碳薄膜的制造方法中，通过经由铜氧化物的电偏置的施加，在碳薄膜上形成由氧化碳构成的氧化部，使该薄膜变为氧化碳薄膜。在氧化碳薄膜的氧化部和其它部分（由碳构成的部分）之间，物理性质方面典型的是导电性不同。虽然氧化部为绝缘性，但其它部分因导电性、形状和尺寸而显示出作为半导体的性质。铜氧化物能够应用薄膜形成方法，在碳薄膜上形成纳米数量级的图案。即，在本发明的氧化碳薄膜的制造方法中，相对于以石墨烯为代表的碳薄膜，形成基于其特性的纳米数量级的图案。而且，为了形成图案，无需利用等离子体处理这种对碳薄膜损伤强的方法除去该薄膜的一部分，使对所形成的图案的损伤得到抑制。而且，本发明的氧化碳薄膜的制造方法与半导体工艺的亲和性高。因此，该制造方法，是在以石墨烯为代表的碳薄膜形成纳米数量级图案的方法，能够作为用于制造电子器件的工艺技术的通用的应用。作为应用的一例为具有氧化碳薄膜的元件的制造方法。由应用而得的产品的一例为具有氧化碳薄膜的元件。
在本发明的说明书中，将全部或一部分形成有由氧化碳构成的氧化部的氧化碳薄膜称为“氧化碳薄膜”。换言之，本说明书中的氧化碳薄膜，并不一定仅由氧化碳构成，也可以具有由碳构成的部分。
本发明的第一方面提供一种氧化碳薄膜的制造方法，其包括：第一步骤，准备碳薄膜和与上述碳薄膜接触且含有Cu2O和CuO的混合体的铜氧化物；和第二步骤，通过在上述碳薄膜与上述铜氧化物之间施加以上述碳薄膜一侧为正的电压或电流，使上述碳薄膜的与上述铜氧化物接触的部分氧化而使其变为由氧化碳构成的氧化部，形成具有上述氧化部的氧化碳薄膜第二步骤。
本发明的第二方面是在第一方面的基础上，提供一种氧化碳薄膜的制造方法，其中，上述碳薄膜为单层或多层的石墨烯。
本发明的第三方面是在第一或第二方面的基础上，提供一种氧化碳薄膜的制造方法，其中，在上述第二步骤中，对上述碳薄膜与上述铜氧化物之间施加脉冲状的电压或电流。
本发明的第四方面是在第一～第三方面中的任一方面的基础上，提供一种氧化碳薄膜的制造方法，其中，上述第二步骤包括：第一子步骤，对上述碳薄膜与上述铜氧化物之间施加上述电压或电流；第二子步骤，检测包括上述碳薄膜的与上述铜氧化物接触的部分的电阻值的信息的电信号；和第三子步骤，检验上述检测出的电信号是否为上述电阻值达到了规定值时呈现的电信号。
本发明的第五方面是在第四方面的基础上，提供一种氧化碳薄膜的制造方法，其中，在第二步骤中，依次反复进行上述第一子步骤、上述第二子步骤和上述第三子步骤，直至上述检测出的电信号成为上述电阻值达到了规定值时呈现的电信号为止。
本发明的第六方面提供一种具有氧化碳薄膜的元件的制造方法，该元件包括基板和氧化碳薄膜，上述氧化碳薄膜具有由氧化碳构成的氧化部且被配置在上述基板上，该具有氧化碳薄膜元件的制造方法包括：第一步骤，准备上述基板和配置在上述基板上的碳薄膜、以及含有Cu2O和CuO的混合体的铜氧化物，使上述铜氧化物在上述碳薄膜形成上述氧化部的位置与该碳薄膜接触；和第二步骤，通过在上述碳薄膜与上述铜氧化物之间施加以上述碳薄膜一侧为正的电压或电流，使上述碳薄膜的与上述铜氧化物接触的部分氧化而使其变为上述氧化部，形成具有上述氧化部的氧化碳薄膜。
本发明的第七方面提供一种具有氧化碳薄膜的元件，其包括：由导电体或半导体构成的基板；氧化碳薄膜，其被配置在上述基板上，具有由氧化碳构成的绝缘部和由碳构成的非绝缘部；配置在上述基板与上述氧化碳薄膜之间的绝缘层；和铜氧化物，其以与上述绝缘部接触的方式配置在上述氧化碳薄膜的与面向上述绝缘层的面相反侧的面上，且含有Cu2O和CuO的混合体，从与上述氧化碳薄膜的主面垂直的方向观察，上述非绝缘部具有由上述绝缘部夹着的狭小部，通过对上述基板与上述氧化碳薄膜之间施加电场，上述氧化碳薄膜的面内方向上的经由上述狭小部的上述非绝缘部的导电性发生变化。
以下，针对具体的实施方式进行说明。本发明并不仅限于以下的具体的实施方式和实施例。
本发明的氧化碳薄膜的制造方法，例如能够通过图1或图2所示的实施方式，按照图3所示的流程图来实施。
首先，如图1所示，准备碳薄膜1和以与该薄膜1接触的方式配置在碳薄膜1上的铜氧化物2(第一步骤)。使偏置施加部(biasapplyingunit(偏压/偏流施加部))3与碳薄膜1和铜氧化物2电连接。碳薄膜1、铜氧化物2和偏置施加部3形成电路(电气回路)。接着，利用偏置施加部3，对碳薄膜1与铜氧化物2之间施加以碳薄膜一侧为正的电偏置(偏置电压或偏置电流)(第二步骤)。
碳薄膜1为具有sp2键的碳原子层(以下简称为“碳原子层”)的薄膜。碳原子层由碳原子的二维网(two-dimensionalnetwork)构成。构成碳原子层的碳原子具有4个电子。4个电子中的3个电子形成σ(sigma)键，剩下的1个电子形成在碳原子间共享的弱π(pi)键。因此，具有该碳原子层的碳薄膜具有很高的导电性。但是，因氧化而使碳原子层的sp2键的一部分成为sp3键，sp3键中4个电子全部使用σ键。因此，在通过氧化而形成的碳薄膜1的氧化部，π键生成的费密面(Fermisurface)上的能带消失，该氧化部成为绝缘部。
本发明的图案形成，其利用的是基于该氧化的绝缘部的形成。更具体而言，在碳薄膜1上沉积(堆积)铜氧化物2，在铜氧化物2与碳薄膜1之间施加电场，由此使碳薄膜1的与铜氧化物2接触的部分氧化。在该方法中，能够省略如等离子体处理这样的对碳薄膜带来强烈损伤的工序，所以对形成于所得到的氧化碳薄膜的图案(氧化碳/碳图案，着眼于其特性例如绝缘/非绝缘图案)的损害少。这会对电子器件的特性提高做出贡献。而且，该方法与半导体工艺这样的通用工艺的亲和性高。而且，铜氧化物2能够从纳米数量级的微细的图案至更大的例如微米数量级的图案，进行形状和尺寸的自由度高的沉积。因此，在该方法中，能够进行形状和尺寸的自由度高的氧化碳薄膜的图案形成。当然，也能够通过在碳薄膜1的表面整体沉积铜氧化物2，使碳薄膜1的整体氧化，形成由氧化碳构成的氧化碳薄膜。
在本发明的氧化碳薄膜的制造方法中，能够形成氧化部进行图案形成后的碳薄膜。图案形成可以在碳薄膜1的平面方向的一部分或全部进行，也能够在碳薄膜1的厚度方向的一部分或全部进行。但是，在仅将厚度方向的一部分氧化的情况下，根据其程度不同，碳薄膜的与铜氧化物接触的部分有可能不成为绝缘部。在将所形成的氧化碳薄膜用于场效应元件的情况等可靠地形成绝缘部的情况下，优选以使得厚度方向的全部成为氧化部的方式实施本发明的制造方法。平面方向的图案化，例如能够通过在碳薄膜1上所沉积的铜氧化物2的形状和尺寸来控制。厚度方向的图案化能够通过例如对碳薄膜1与铜氧化物2之间施加的电压或电流的强度（电压或电流的大小、施加时间）来进行控制。
碳薄膜1是具有碳原子层的薄膜。碳薄膜1例如为石墨烯。石墨烯为由一层或数层的碳原子层构成的单层或多层的石墨烯。即，碳薄膜1也可以为单层或多层的石墨烯。石墨烯1例如能够通过将单晶石墨、高取向热分解石墨（HOPG（HighlyOrientedPyrolyticGraphite，高定向热解石墨））的一部分剥离而得到。
铜氧化物2含有Cu2O和CuO的混合体（例如，混合了Cu2O和CuO的多晶体）。铜氧化物2也可以由Cu2O和CuO的混合体构成。
铜氧化物2的形状，只要通过在碳薄膜1与铜氧化物2之间施加以碳薄膜1一侧为正的电偏置，使碳薄膜1的与铜氧化物2接触部分氧化而变为由氧化碳构成的氧化部，从而形成具有该氧化部的氧化碳薄膜，则并不做限定。铜氧化物2例如为块、片、层状、颗粒状。
偏置施加部3的结构只要能够对碳薄膜1与铜氧化物2之间施加电偏置，则并不做限定。关于偏置施加部3与碳薄膜1和铜氧化物2的电连接也相同。偏置施加部3例如能够用定电压（恒定电压）施加型的电压源、电池、脉冲发生器等构件。
优选向碳薄膜1与铜氧化物2之间施加的电偏置为脉冲状（为电脉冲）。即，在第二步骤中，优选对碳薄膜1与铜氧化物2之间施加脉冲状的电压或电流。此时，优选施加1次以上脉冲状的电压或电流。
对碳薄膜1与铜氧化物2之间施加的电压或电流的值，根据两者的结构而不同，例如电压为0.05V～100V。监视在碳薄膜1形成氧化部的状况，同时使施加的电压或电流变化，例如可以慢慢变大。氧化部的形成所期待的典型的施加电压的范围为0.1V～20V。如果施加的电压或电流过大，则即使氧化部一时形成，该部分也会容易发生绝缘破坏。施加脉冲状的电压和电流时的脉冲宽度，能够根据所施加的电偏置的大小进行调整，例如为100ns～1s。
施加脉冲状的电压或电流时所施加的脉冲的次数N，能够根据所施加的电偏置的大小和脉冲宽度进行调整。次数N小时（以较少的次数形成氧化部时），实施本发明的制造方法的工序变得简单。次数N大时，利用电偏置的施加进行的氧化的速度变慢，如铜氧化物2的破坏那种机械性的劣化得到抑制。通过脉冲状的电压或电流的施加，能够阶段性地形成氧化部。脉冲的形状可以为矩形状，也可以为正弦波状。
所施加的电压或电流，也可以为一定值（恒定值）的电偏置（例如为直流（DC）偏置）。在这种情况下，电偏置的施加方式（protocol）和偏置施加部3的结构变得简单。
对碳薄膜1和铜氧化物2进行的电偏置的施加，优选进行至在碳薄膜1的与铜氧化物2接触的部分形成氧化部，并且在该部分（该氧化部）出现规定的电阻值为止。为此，例如能够利用图2所示的结构。因电偏置的施加，碳薄膜1的与铜氧化物2接触的部分的电阻值在某个时刻急剧地增加，之后，伴随氧化部的形成完成而成为大致一定（恒定）的情况下，规定的电阻值例如能够为该一定值（规定值）。在难以直接检测该部分的电阻值的情况下，例如也可以检测包含该部分的电路的电阻值，判断在该部分是否出现规定的电阻值。
图2所示的结构是在图1所示结构的基础之上进一步包括信号检测部5和判断部6。信号检测部5和判断部6，检测流过由碳薄膜1、铜氧化物2和偏置施加部3构成的电路的信号。信号检测部5和判断部6自身也可以包含于该电路。信号检测部5与碳薄膜1和铜氧化物2电连接，检测包括碳薄膜1的与铜氧化物2接触的部分的电阻值的信息的电信号。电阻值的信息例如是关于电阻值自身和/或电阻的变化量的信息。信号检测部5的结构并不限定于能够检测包括上述电阻值的信息的电信号，能够使用电流计、电压计、数字源表（Sourcemeter）等构件。优选在信号检测部5使用半导体参数分析器。判断部6与偏置施加部3和信号检测部5连接。判断部6能够使用个人计算机（PC）等的信息处理装置构筑而成。根据图2所示的结构，能够一边检测碳薄膜1的与铜氧化物2接触的部分的电阻值和/或其变化，一边形成氧化碳薄膜。
图3表示使用图2所示的结构制造具有显示规定的电阻值的氧化部的氧化碳薄膜的流程图的例子。
首先，利用信号检测部5，检测施加电偏置之前的由碳薄膜1、铜氧化物2和偏置施加部3构成的电路的电阻值（S1）。该电阻值包括碳薄膜1的与铜氧化物2接触的部分的、施加电偏置前的时刻的电阻值的信息。该电阻值是初始电阻值。
接着，通过偏置施加部3，对碳薄膜1与铜氧化物2之间施加以碳薄膜1一侧为正的电偏置（电压或电流）（S2）。在图3所示的例子中，施加N次脉冲状电偏置（电脉冲）。对碳薄膜1与铜氧化物2之间施加的电偏置并不限定于脉冲状，例如也可以施加规定时间的直流偏置。
在S2施加的电脉冲的次数能够基于该电脉冲的大小和脉冲宽度进行调整。也可以基于在S1检测出的初始电阻值调整在S2施加的电脉冲的次数、大小和脉冲宽度。在S4判断为“NO（否）”时进行的第二次以后的S2的情况下，优选基于在S3检测出的上述电路的电阻值的信息，调整在S2施加的电脉冲的次数、大小和脉冲宽度。
接着，由信号检测部5检测上述电路的电阻值，作为包括碳薄膜1的与铜氧化物2接触的部分的电阻值的信息的电信号（S3）。
接着，由判断部6判断由信号检测部5检测出的电信号是否为规定的信号（S4）。判断的基准为上述电路的电阻值是否达到规定的阈值。即，在判断部6，判断所检测出的信号是否为上述电路的电阻值到规定的值时呈现的电信号。
在信号包括电阻值自身的值的情况下，例如判断部6判断该值是否为规定的电阻值。在信号为关于电阻值的变化的信息的情况下，例如判断所检测出的信号所含的电阻值的变化量是否为规定的阈值以下。这能够用于由于达到规定的电阻值而电偏置的施加导致的电阻值的变化变小的例子。
成为判断的基准的数据（规定的阈值）例如被存储在信号检测部5的记录部（存储部）和/或判断部6的记录部。该数据既可以为一个电信号（例如一个电阻值），也可以为具有某种程度的宽度的电信号（例如电阻值的范围）。记录部例如能够由RAM（随机存取存储器）或ROM（只读存储器）等记录元件构成。
在S4判断为得到了规定的信号（达成了规定的电阻值）的情况下（图3所示的是“YES（是）”），按照流程图，制造工序结束（S5）。在判断为未得到规定的信号（未实现规定的电阻值）的情况下（图3所示的NO），制造工序的步骤返回S2，步骤S2、S3、S4重复至S4的判断成为“是（YES）”。制造工序例如通过电偏置的施加停止而结束。
即，在本发明的制造方法中，第二步骤可以包括：对碳薄膜1与铜氧化物2之间施加电压或电流的第一子步骤；检测包括碳薄膜1的与铜氧化物2接触的部分的电阻值的信息的电信号的第二子步骤；以及检验检测出的该电信号是否为在上述电阻值达到规定的值时呈现的电信号的第三子步骤。此时，在第二步骤中，也可以依次反复进行第一子步骤、第二子步骤和第三子步骤，直至该检测出的电信号成为在上述电阻值达到规定的值时呈现的电信号为止。
在本发明的制造方法的另一实施方式中，预先确定碳薄膜1的与铜氧化物2接触的部分的电阻值成为规定的值的电偏置施加条件，按照该条件对碳薄膜1与铜氧化物2之间施加电偏置。在该实施方式中，能够利用图1所示的结构，通过图3所示的S2步骤和S5步骤制造氧化碳薄膜。
图4表示的是使用图2所示的结构对碳薄膜1与铜氧化物2之间施加电偏置而形成的氧化碳薄膜100。图4所示的氧化碳薄膜100，在该薄膜的与铜氧化物2接触的部分，具有由氧化碳构成的氧化部4。在所使用的碳薄膜1为石墨烯的情况下，氧化部4由氧化石墨烯构成。图4所示的例子的氧化部4，占了氧化碳薄膜100的上述部分的厚度方向的全部。
图4所示的氧化碳薄膜100，能够对碳薄膜1与铜氧化物2之间施加电偏置而形成。电偏置的施加例如按照图3所示的流程图来进行。形成氧化部4的情形能够通过由信号检测部5检测出的上述信息进行监视。
在第一步骤准备的碳薄膜1和与该薄膜接触的铜氧化物2能够由公知的薄膜形成方法形成。
应用本发明的氧化碳薄膜的制造方法，能够制造具有氧化碳薄膜的元件（本发明的元件的制造方法）。该元件具有基板和配置在基板上的氧化碳薄膜。氧化碳薄膜具有由氧化碳构成的氧化部。在该元件中，例如在氧化碳薄膜中图案形成后的氧化部作为绝缘部发挥作用，图案形成后的氧化部以外的部分（非氧化部）作为导电部和/或半导体部发挥作用。
在本发明的元件的制造方法中，准备基板、配置在基板上的碳薄膜1、以及含有Cu2O和CuO的混合体的铜氧化物2，使该铜氧化物2在碳薄膜1形成氧化部4的位置与该碳薄膜1接触（第一步骤）。为此，例如在碳薄膜1的形成氧化部4的部分以与该薄膜1接触的方式沉积铜氧化物2即可。铜氧化物2的沉积能够应用公知的薄膜形成方法和薄膜的微细加工方法。
之后，通过在碳薄膜1与铜氧化物2之间施加以碳薄膜1一侧为正的电压或电流，使碳薄膜1的与铜氧化物2接触的部分氧化而变为氧化部4，从而形成具有氧化部4的氧化碳薄膜100（第二步骤）。第一和第二步骤的详情，与本发明的氧化碳薄膜的制造方法的第一和第二步骤的详情相同。
基板是由导电体或半导体构成的基板。基板例如为n型或p型掺杂而得的Si基板。也可以在基板与碳薄膜1之间配置有绝缘层。绝缘层例如为SiO2膜（包括热氧化Si）、Al2O3膜、HfO2膜那样的氧化物膜或氮化物膜、有机物膜。虽然根据元件的用途而不同，但绝缘膜优选由能够在基板与所形成的氧化碳薄膜之间施加电场的材料构成。
本发明的元件的制造方法，例如能够用图1或图2所示的结构按图3所示的流程图实施。图5表示使用图2所示的实施方式的一例。
在图5所示的例子中，碳薄膜1隔着绝缘层7形成在基板8上。在碳薄膜1上以与该薄膜1接触的方式配置有包含Cu2O和CuO的混合体的铜氧化物2。由偏置施加部3对碳薄膜1与铜氧化物2之间施加电偏置，在碳薄膜1形成与铜氧化物2的配置相应的氧化部。由此，形成具备具有氧化部的氧化碳薄膜的元件。氧化部能够进行图案形成。
图6表示图5所示的例子中形成的元件101。图6是从与氧化碳薄膜100的主面垂直的方向观察元件101的图。元件101具备在铜氧化物2的形状形成有氧化部4的氧化碳薄膜100。元件101中氧化部4作为绝缘部发挥作用。氧化碳薄膜100具有由碳构成的非绝缘部作为氧化部4以外的部分。非绝缘部从与氧化碳薄膜100的主面垂直的方向看，具有由一对氧化部（绝缘部）4夹着的狭小部10。在所使用的碳薄膜1为石墨烯的情况下，因其最小宽度，狭小部10作为半导体发挥作用。为了狭小部10作为半导体发挥作用，狭小部10的最小宽度优选为10nm以下。本发明的元件的制造方法，能够对以石墨烯为代表的碳薄膜1进行这样的微细的图案形成。在图6所示的例子中，铜氧化物2在氧化部4的形成后被除去。
图7表示通过这样形成的本发明的元件的一例。图7所示的元件101包括：基板8；氧化碳薄膜100，其被配置在基板8上，具有由氧化碳构成的氧化部（绝缘部）4和由碳构成的非绝缘部；配置在基板8与氧化碳薄膜100之间的绝缘层7；和以与氧化碳薄膜100的绝缘部接触的方式配置在氧化碳薄膜100的与面向绝缘层7的面相反侧的面上的、含有Cu2O和CuO的混合体的铜氧化物2。非绝缘部从与氧化碳薄膜100的主面垂直的方向观察，具有由绝缘部4夹着的狭小部10。通过对基板8与氧化碳薄膜100之间施加电场，氧化碳薄膜100的面内方向上的经由狭小部10的非绝缘部的导电性发生变化。该元件（碳薄膜元件）能够作为流过元件的电流值因电场而变化的场效应元件、例如晶体管而发挥作用。
在元件101中，使用偏置施加部3对基板8与氧化碳薄膜100之间施加电场。利用信号检测部5检测经由狭小部10流过非绝缘部的电流值。
元件101的狭小部10的最小宽度，为了该元件101作为场效应元件发挥作用优选为10nm以下。
在碳薄膜100上能够根据需要配置任意的层。
（实施例）
以下，通过实施例，对本发明进行更详细的说明。
（实施例1）
首先，参照Science,vol.306,pp.666-669（2004）的记载，准备多层石墨烯作为碳薄膜1。具体而言，将玻璃纸（cellophane）制胶带按压在1mm厚的高取向热分解石墨（HighlyOrientedPyrolyticGraphite：HOPG）并剥离晶片，在剥离后的晶片再次按压玻璃纸制胶带并剥离其一部分，制作更薄的薄片。对所得到的薄片，反复进行多次使用玻璃纸制胶带使其一部分剥离的操作，之后将胶带上的HOPG的薄片在氧化镁（MgO）制的基板上摩擦。使用原子力显微镜（AFM：atomicforcemicroscope）进行评价，MgO基板上的碳薄膜1的厚度为约1±0.5nm左右。这相当于几层的碳原子层的厚度。即使由MgO以外的材料构成的基板，也另外确认到只要是具有配置薄片的强度的基板就能够得到相同的结果。此外，用另外的方法确认到只要是具有几μm程度的厚度的HOPG就不需要使用基板。
接着，利用脉冲激光沉积法在碳薄膜1的表面的30μm×30μm的区域沉积铜氧化物2。铜氧化物2的沉积，通过如下方式进行：将具有30μm×30μm尺寸的开口部的氧化硅（SiO2）膜和具有200μm×200μm的尺寸的开口部的金属掩模，依次分别形成和配置在碳薄膜1上（双方的开口部的中心在从与碳薄膜1的主面垂直的方向观察一致），从这些SiO2膜和金属掩模上使铜氧化物2沉积。
用于沉积铜氧化物2的靶使用20mm径×5mm厚的CuO烧结体，激光使用准分子激光（KrF，波长248nm）。铜氧化物2的沉积如此实施：基板温度为100～500℃（典型的是400℃）、在相对于到达真空度10-5～10-6Pa通过氧气体流形成为10-1～10-5Pa（典型的是通过氧气体流量2sccm而为2×10-2Pa）的气氛（氛围）、向靶照射的功率密度为4～10J/cm2（典型的是6J/cm2）。作为氧气体流量的单位的sccm为“standardcc/min”，表示以在1气压、温度0℃被标准化的条件下每1分钟流动的气体的量。铜氧化物2按从成膜率计算出的1nm以上50nm以下的设计膜厚（典型的是5nm）沉积。沉积的铜氧化物2的形状，从与碳薄膜1的主面垂直的方向观察，与SiO2膜的开口部相同。
通过X射线衍射和拉曼分光分析对以与其相同的沉积条件另外在MgO基板上形成的铜氧化物的薄膜（厚度约100nm）的结构进行评价，该薄膜由Cu2O和CuO混合而成的多晶体（Cu-O）构成。图8表示由多层石墨烯构成的碳薄膜（厚度约100nm）与在该碳薄膜上以与上述相同的沉积条件另外形成的铜氧化物的薄膜的接合界面附近的截面（透过型电子显微镜（TEM）的截面像）。如图8所示，碳薄膜与铜氧化物薄膜在陡峭的界面接合。
接着，在沉积而得的铜氧化物2上进一步沉积钌（Ru）层（厚度50nm）作为电极。
接着，为了经所沉积的Ru电极向铜氧化物2施加电偏置并且检测碳薄膜1的与铜氧化物2接触的部分的电阻值，将偏置施加部3和信号检测部5电连接到碳薄膜1和铜氧化物2。作为偏置施加部3，使用安捷伦（AgilentTechnologies）制脉冲发生器81110A。作为信号检测部5，使用吉时利（KeithleyInstruments）制数字源表2425。
接着，按照图3所示的流程图向碳薄膜1和铜氧化物2施加电偏置，在碳薄膜1形成氧化部4。所施加的电偏置为碳薄膜1与铜氧化物2之间的电位差为3.5V（碳薄膜1一侧为正），脉冲宽度为1μs的脉冲电压。通过电偏置的施加，碳薄膜1的与铜氧化物2接触的部分的电阻值上升。将其作为发生电阻变化，在下面的表1中用“有”表示。包括表1在内，在此后的表的“样品结构”一栏中的括弧内的数值，均表示膜厚。
[表1]
样品1-1的电偏置的施加导致的电阻值的变化用图9表示。在图9中，以将每施加1次电脉冲测定的电阻值R相对于施加电偏置之前的电阻值（初始电阻值）R0的比（电阻变化比R/R0）进行表示。如图9所示，通过电偏置的施加进行的氧化部（氧化石墨烯）的形成，作为伴随电脉冲的施加次数的增加的电阻变化比R/R0的上升被检测出。而且，在电脉冲的施加次数Np达到170次附近时电阻值急剧上升（图9的纵轴为对数），之后即使根据电脉冲进一步施加，电阻变化比R/R0也保持为大致一定的值。在多个并联电阻被施加一定电压（规定电压）的情况下，能够理解为与并联连接的各电阻的电阻值逐渐变高（高电阻化）并且在最后的电阻成为高电阻化时与所有的电阻急剧地增加的行为同样的行为。另一方面，除了令碳薄膜1一侧为负以外，其它与上述同样地施加电脉冲的情况下，即使1000次以上电脉冲的施加也不发生图9所示那样的电阻变化（电阻值的上升）。
图9所示的碳薄膜1的变化通过拉曼分光分析被确认为起因于缺陷的D能带（约1350cm-1）峰的增加。
与样品1-1中得到的结果同样的结果，在使铜氧化物2的设计膜厚在1nm～50nm的范围变化的情况，以及使碳薄膜1和铜氧化物2接触的接合部的面积在1μm2～2500μm2的范围变化的情况下也能够得到。
样品1-1中得到的结果，仅在电子从作为铜氧化物2的Cu-O向碳薄膜1流动时得到。碳薄膜1的氧化部4，推测由Cu-O的氧离子移动到石墨烯侧引起碳的氧化反应而形成。此时，被认为在进行的反应，例如为以下所示的反应。其中之一是关于Cu2O相所含的氧的反应，用反应式Cu2O+C→2Cu+CO表示。另一个是关于Cu2O相所含的过剩氧的反应，用Cu2O(1+δ)+δC→Cu2O+δCO表示。另一个是关于CuO相所含的氧的反应，用2CuO+C→Cu2O+CO表示。
为了确定这些情况，以如下方式对电偏置的施加前后的碳薄膜1和铜氧化物2的变化进行了评价。首先，使碳薄膜1比样品1-1厚（厚度约10nm），使铜氧化物2的设计膜厚为约25nm以外，其它与上述同样地进行，形成MgO基板、碳薄膜1和铜氧化物2的层叠体。接着，通过针对透过型电子显微镜的截面观察像的电子能量损失分光法（EELS）对所形成的层叠体的碳薄膜1和铜氧化物2的接合界面的附近的氧的分布进行评价。接着，对所形成的层叠体施加与样品1-1中施加的电偏置相同的电偏置直到该层叠体所示的电阻变化比R/R0上升后成为恒定为止。因电偏置的施加，该层叠体显示与样品1-1同样的电阻变化比R/R0的变化。接着，对电偏置施加后的层叠体，与上述同样地对该层叠体的碳薄膜1和铜氧化物2的接合界面的附近的氧的分布进行评价。EELS中，在能量损失约545eV的位置确认了来自氧的峰。确认了：在电偏置的施加前的时刻在铜氧化物2内均匀地分布、在碳薄膜1内不存在的该峰，因电偏置的施加在铜氧化物2与碳薄膜1的接合界面聚集，其一部分扩展至碳薄膜1一侧。
因以碳薄膜1侧为正的电偏置的施加，氧从铜氧化物2向碳薄膜1移动，促进该薄膜1的氧化的理由之一，可能为关于氧的氧化的Gibbs自由能与Cu氧化成为Cu2O（或者Cu2O氧化成为CuO）的Gibbs自由能之差在宽的温度范围为负。在自由能差为负的情况下，碳的氧化与铜氧化物的氧化相比更稳定。在表示各种氧化物的自由能的埃林汉姆图中，显示在100℃以上的温度区域碳的氧化稳定。实际上，由于对碳薄膜1和铜氧化物2的电偏置的施加而产生局部的高热，所以上述碳的氧化的稳定与施加电偏置时促进碳薄膜1的氧化这一本实施例的结果在定性上一致。即，可以认为本实施例的结果由于发现在碳薄膜1与铜氧化物2之间成立的彼此恰当的关系而始被达成。
（比较例1）
在比较例1中，代替铜氧化物2使用膜厚5nm的氧化镁（MgO）尝试氧化碳薄膜的形成（样品1-A）。样品1-A除了替代铜氧化物2沉积MgO以外，与实施例1的样品1-1同样地制作。MgO的沉积利用脉冲激光沉积法、使用20mm径×2mm厚的MgO烧结体作为靶、使用准分子激光（KrF，波长248nm）作为激光进行。沉积条件为：基板温度为室温～300℃（典型的是室温）、相对于到达真空度10-5～10-6Pa不流动氧气体的气氛、向靶照射的功率密度为4～10J/cm2（典型的是6J/cm2）。所沉积的MgO的膜厚由成膜率计算出。在MgO之上，与样品1-1中沉积铜氧化物2的情况相同，为了提高与偏置施加部3和信号检测部5的电接触（作为电极）而进一步沉积Ru层（厚度50nm）。
对这样形成的碳薄膜和MgO的层叠体，施加碳薄膜与MgO之间的电位差为3.5V（以碳薄膜一侧为正）、脉冲宽度为1μs的电压脉冲。但是，与反复施加电压脉冲无关地，碳薄膜1的与MgO接触的部分的电阻值不发生变化。将其作为发生电阻不变化，在下面的表2中用“无”表示。
[表2]
推测表2所示的结果产生的原因是：就关于氧化的吉布斯自由能而言，Mg的氧化比碳的氧化更稳定。具体而言，可以认为是因为碳薄膜的氧化所需的氧不从MgO取出。根据实施例1和比较例1，通过对碳薄膜1与铜氧化物2之间施加电偏置，能够在碳薄膜1图案形成氧化部这一本发明的效果得到了实证。
（实施例2、比较例2）
与层叠铜氧化物2时的氧气流量相应地，所沉积的铜氧化物2的Cu2O和CuO的含有比率发生变化。在实施例2中，制作使铜氧化物的沉积气氛的氧气流量变化的样品，尝试形成氧化碳薄膜。作为实施例2制作的5种样品（样品2-1～2-5）和作为比较例2制作的1种样品（样品2-A），除了令铜氧化物的沉积气氛的氧气流量为以下的表3所示的值，碳薄膜与沉积在该薄膜上的铜氧化物的接合部的尺寸为10μm×10μm以外，与实施例1的样品1-1同样地制作。接着，对这样形成的碳薄膜和铜氧化物的层叠体，施加碳薄膜与铜氧化物之间的电位差为3.5V（以碳薄膜一侧为正）、脉冲宽度为1μs的电压脉冲，尝试形成氧化碳薄膜。以下的表3表示其结果。
[表3]
样品2-1～2-5，因电偏置的施加，显示与样品1-1同样的电阻变化比R/R0的变化。将其作为发生电阻变化，在表3的电阻变化栏中用“有”表示。但是，样品2-A，与反复施加电压脉冲无关地，碳薄膜的与铜氧化物接触的部分的电阻值不发生变化，电阻变化比R/R0不发生变化。将其作为发生电阻变化，在表3的电阻变化栏中用“无”表示。
样品2-5的电偏置的施加导致的电阻值的变化用图10表示。在图10中，将每施加20次电脉冲测定的电阻值，与图9同样用电阻变化比R/R0表示。如图10所示，在铜氧化物的沉积气氛的氧气流量为0.5sccm的样品2-5中，伴随电脉冲的施加次数的增加的电阻变化比R/R0的上升以及电脉冲的施加次数Np到达360次附近时产生的电阻变化比R/R0的急剧上升的氧化部的形成中，确认到特征的电阻值的变化。
另一方面，在铜氧化物的沉积气氛的氧气流量为0sccm的样品2-A中，即使施加1000次以上的电脉冲，也不会发生图10所示的电阻值的变化（氧化部的形成中特征的电阻值的变化）。用X射线衍射（XRD）对样品2-A的铜氧化物的晶体结构进行评价，除了Cu2O相，尽管很少但确认到Cu相。样品2-A中，通过经由该Cu相的Ru电极和碳薄膜的短路，难以对铜氧化物施加有效的电场，推测没有形成氧化部。样品2-1～2-5的铜氧化物，由Cu2O和CuO混合而得的多晶体（Cu-O）构成。
（实施例3）
在实施例3中，用实施例2中制作的样品2-5，对使所施加的电偏置变化的情况下的电阻变化比R/R0的变化进行了评价。
当令施加的脉冲电压的大小从3.5V变大时，电阻变化比R/R0发生急剧变化的电脉冲施加次数Np从360次开始减少。另一方面，当令施加的脉冲电压的大小从3.5V变小时，该Np增加。当将施加的脉冲电压的大小固定在3.5V并且令脉冲宽度从1μs变短时该Np增加、变长时该Np减少。而且，在用直流电源施加3.5V的定电压的情况下也确认到急剧的电阻变化比R/R0的变化，至电阻变化比R/R0急剧变化的偏置施加时间也比施加Np次脉冲宽度1μs的脉冲电压时的累计时间（360μs）大幅降低。根据这些结果，暗示本发明的氧化碳薄膜的形成涉及由于施加的电偏置的投入电力和电偏置的施加而产生的焦耳热。另外，根据实施例3可知，通过控制电偏置的施加条件，能够控制氧化碳薄膜的形成。
（实施例4）
在实施例4中，用图5所示的结构，制作了图7所示的元件。
首先，与实施例1同样地准备碳薄膜1。但是，胶带上的HOPG的薄片，以与形成于该基板的表面的热氧化Si膜（厚度300nm）接触的方式在p型掺杂的Si基板上摩擦。Si基板与图5、7的基板8相当，热氧化Si膜与绝缘层7相当。
接着，利用脉冲激光沉积法在碳薄膜1的表面以设计膜厚5nm沉积铜氧化物2。铜氧化物2的具体的沉积方法和沉积条件，与样品1-1相同（沉积气氛的氧气流量为2sccm）。但是，沉积的铜氧化物2的形状，如图5～7所示，从与碳薄膜的主面垂直的方向观察，形成最小宽度10nm的狭小部10（被夹于一对铜氧化物2，碳薄膜1露出的部分）。一对铜氧化物2从该方向观察，具有各自相同的楔形状。一对铜氧化物2以在其长边方向彼此对称的方式沉积。将沉积了铜氧化物2后的碳薄膜1从与其主面垂直的方向看时，在一对铜氧化物2之间形成有在该铜氧化物2的长边的方向逐渐变窄并且最后成为狭小部10的碳薄膜1露出的部分。具有这样的形状和配置的铜氧化物2的沉积使用掩模，该掩模由能够作为电子束光刻的抗蚀剂使用的无机聚合物HSQ（HydrogenSilsesquioxane：氢基硅氧烷）构成，具有与沉积的铜氧化物2的形状和位置一致的开口部。
接着，以提高偏置施加部3与信号检测部5的电接触为目的，与实施例1同样，在铜氧化物2上进一步沉积Ru层（厚度50nm）。
接着，为了经所沉积的Ru电极向铜氧化物2施加电偏置并且检测碳薄膜1的与铜氧化物2接触的部分的电阻值，将偏置施加部3和信号检测部5电连接到碳薄膜1和铜氧化物2。作为偏置施加部3，使用安捷伦制脉冲发生器81110A。作为信号检测部5，使用吉时利制数字源表2425。
接着，按照图3所示的流程图向碳薄膜1和铜氧化物2施加电偏置，在碳薄膜1形成氧化部4。所施加的电偏置为碳薄膜1与铜氧化物2之间的电位差为3.5V（碳薄膜一侧为正），脉冲宽度为1μs的脉冲电压。通过电偏置的施加，碳薄膜1的与铜氧化物2接触的部分的电阻值上升。将其作为发生电阻变化，在下面的表4中用“有”表示。
[表4]
接着，将偏置施加部3电连接以使得能够在Si基板8与碳薄膜1之间施加电压，并且将信号检测部5与碳薄膜1电连接以使得能够检测经由狭小部10流过碳薄膜1的面内的电流。而且，将Si基板8作为栅极电极在该基板8与碳薄膜1之间施加电压，对此时经由狭小部10流过碳薄膜1的面内的电流的变化进行评价。偏置施加部3和信号检测部5使用安捷伦制的半导体参数分析器4156C。
其结果是，使对Si基板8与碳薄膜1之间施加的栅极电压从0V至50V变化时，经由狭小部10流过碳薄膜1的面内的电流，以至少1数量级以上的电平调制。即，实施例4中制作的元件是作为场效应元件发挥作用的碳薄膜。
本发明只要不脱离其意图和本质的特征就能够应用于其它的实施方式。本说明书中公开的实施方式在各方面均为说明性内容而不限定于此。本发明的范围不由上述说明而由添付的权利要求所表示，与权利要求具有均等意思和范围的所有的变更均包含其中。
产业上的可利用性
本发明的氧化碳薄膜的制造方法能够通过对碳薄膜和与之接触的铜氧化物施加电偏置，而对该薄膜进行改性（在该薄膜形成氧化部）来实现。该制造方法，与半导体工艺的亲和性高，作为用于制造电子器件的基本的工艺技术能够有广泛的应用。

Claims (7)

1.一种氧化碳薄膜的制造方法，其特征在于，包括：
第一步骤，准备碳薄膜和与所述碳薄膜接触且含有Cu2O和CuO的混合体的铜氧化物；和
第二步骤，通过在所述碳薄膜与所述铜氧化物之间施加以所述碳薄膜一侧为正的电压或电流，使所述碳薄膜的与所述铜氧化物接触的部分氧化而使其变为由氧化碳构成的氧化部，形成具有所述氧化部的氧化碳薄膜。
2.如权利要求1所述的氧化碳薄膜的制造方法，其特征在于：
所述碳薄膜为单层或多层的石墨烯。
3.如权利要求1所述的氧化碳薄膜的制造方法，其特征在于：
在所述第二步骤中，对所述碳薄膜与所述铜氧化物之间施加脉冲状的电压或电流。
4.如权利要求1所述的氧化碳薄膜的制造方法，其特征在于：
所述第二步骤包括：
第一子步骤，对所述碳薄膜与所述铜氧化物之间施加所述电压或电流；
第二子步骤，检测包括所述碳薄膜的与所述铜氧化物接触的部分的电阻值的信息的电信号；和
第三子步骤，检验所述检测出的电信号是否为所述电阻值达到了规定值时呈现的电信号。
5.如权利要求4所述的氧化碳薄膜的制造方法，其特征在于：
在第二步骤中，依次反复进行所述第一子步骤、所述第二子步骤和所述第三子步骤，直至所述检测出的电信号成为所述电阻值达到了规定值时呈现的电信号为止。
6.一种具有氧化碳薄膜的元件的制造方法，该元件包括基板和氧化碳薄膜，所述氧化碳薄膜具有由氧化碳构成的氧化部且被配置在所述基板上，该具有氧化碳薄膜的元件的制造方法的特征在于，包括：
第一步骤，准备所述基板和配置在所述基板上的碳薄膜、以及含有Cu2O和CuO的混合体的铜氧化物，使所述铜氧化物在所述碳薄膜形成所述氧化部的位置与该碳薄膜接触；和
第二步骤，通过在所述碳薄膜与所述铜氧化物之间施加以所述碳薄膜一侧为正的电压或电流，使所述碳薄膜的与所述铜氧化物接触的部分氧化而使其变为所述氧化部，形成具有所述氧化部的氧化碳薄膜。
7.一种具有氧化碳薄膜的元件，其特征在于，包括：
由导电体或半导体构成的基板；
氧化碳薄膜，其被配置在所述基板上，具有由氧化碳构成的绝缘部和由碳构成的非绝缘部；
配置在所述基板与所述氧化碳薄膜之间的绝缘层；和
铜氧化物，其以与所述绝缘部接触的方式配置在所述氧化碳薄膜的与面向所述绝缘层的面相反侧的面上，且含有Cu2O和CuO的混合体，
从与所述氧化碳薄膜的主面垂直的方向观察，所述非绝缘部具有由所述绝缘部夹着的狭小部，
通过对所述基板与所述氧化碳薄膜之间施加电场，所述氧化碳薄膜的面内方向上的经由所述狭小部的所述非绝缘部的导电性发生变化。
CN201280035978.0A 2011-07-21 2012-07-05 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法 Active CN103717528B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011159659 2011-07-21
JP2011-159659 2011-07-21
PCT/JP2012/004364 WO2013011647A1 (ja) 2011-07-21 2012-07-05 酸化カーボン薄膜の製造方法および酸化カーボン薄膜を有する素子とその製造方法

Publications (2)

Publication Number Publication Date
CN103717528A CN103717528A (zh) 2014-04-09
CN103717528B true CN103717528B (zh) 2016-04-06

Family

ID=47557850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280035978.0A Active CN103717528B (zh) 2011-07-21 2012-07-05 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法

Country Status (4)

Country Link
US (1) US8927095B2 (zh)
JP (1) JP5173087B1 (zh)
CN (1) CN103717528B (zh)
WO (1) WO2013011647A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449851B2 (en) * 2014-08-29 2016-09-20 The Regents Of The University Of California Local doping of two-dimensional materials
BR112021004146A2 (pt) * 2018-09-05 2021-05-25 William Marsh Rice University método de síntese por aquecimento joule de curta duração e composições provenientes do mesmo

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2002094066A (ja) * 2000-09-12 2002-03-29 Sony Corp 薄膜トランジスタの製造方法
CN101094806A (zh) * 2004-12-30 2007-12-26 索迪夫新材料株式会社 嵌入无碳材料的球状碳质粉及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182173A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd グラフェントランジスタ及び電子機器
JP5036921B2 (ja) 2010-11-22 2012-09-26 パナソニック株式会社 酸化カーボン薄膜の製造方法および酸化カーボン薄膜を有する素子とその製造方法
US8858776B2 (en) * 2011-06-28 2014-10-14 Academia Sinica Preparation of graphene sheets
KR102093441B1 (ko) * 2013-03-11 2020-03-25 삼성전자주식회사 그래핀의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2002094066A (ja) * 2000-09-12 2002-03-29 Sony Corp 薄膜トランジスタの製造方法
CN101094806A (zh) * 2004-12-30 2007-12-26 索迪夫新材料株式会社 嵌入无碳材料的球状碳质粉及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fabrication of graphene nanoribbon by local anodic oxidation lithography using atomic force microscope;S.Masubuchi等;《APPLIED PHYSICS LETTERS》;20090226(第94期);第082107-1-082107-3页 *

Also Published As

Publication number Publication date
WO2013011647A1 (ja) 2013-01-24
JP5173087B1 (ja) 2013-03-27
US20140134409A1 (en) 2014-05-15
US8927095B2 (en) 2015-01-06
JPWO2013011647A1 (ja) 2015-02-23
CN103717528A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
Gu et al. Two‐dimensional palladium diselenide with strong in‐plane optical anisotropy and high mobility grown by chemical vapor deposition
Xu et al. MXene electrode for the integration of WSe2 and MoS2 field effect transistors
Wan et al. Tuning two-dimensional nanomaterials by intercalation: materials, properties and applications
Wan et al. Synthesis and characterization of metallic Janus MoSH monolayer
Zheng et al. Controlled layer-by-layer oxidation of MoTe2 via O3 exposure
Safron et al. Semiconducting two‐dimensional graphene nanoconstriction arrays
Han et al. Continuous growth of hexagonal graphene and boron nitride in-plane heterostructures by atmospheric pressure chemical vapor deposition
Zheng et al. Spatial defects nanoengineering for bipolar conductivity in MoS2
Liu et al. Epitaxial graphene nanoribbon array fabrication using BCP-assisted nanolithography
CN103140440B (zh) 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法
Wang et al. Catalyst interface engineering for improved 2D film lift-off and transfer
Dago et al. Direct patterning of p-type-doped few-layer WSe2 nanoelectronic devices by oxidation scanning probe lithography
Neubeck et al. Scanning probe lithography on graphene
Utama et al. Etching-free patterning method for electrical characterization of atomically thin MoSe 2 films grown by chemical vapor deposition
CN103125025B (zh) 自旋注入电极的制造方法
Li et al. Thickness-dependent magnetotransport: from multilayer graphene to few-layer graphene
CN103717528B (zh) 氧化碳薄膜的制造方法和具有氧化碳薄膜的元件及其制造方法
Zheng et al. Rapid and large-scale quality assessment of two-dimensional MoS2 using sulfur particles with optical visualization
Lasek et al. Formation of In-Plane Semiconductor–Metal Contacts in 2D Platinum Telluride by Converting PtTe2 to Pt2Te2
Kotin et al. High carrier mobility in chemically modified graphene on an atomically flat high-resistive substrate
Kurra et al. Field effect transistors and photodetectors based on nanocrystalline graphene derived from electron beam induced carbonaceous patterns
Gee et al. Nanoscale junctions for single molecule electronics fabricated using bilayer nanoimprint lithography combined with feedback controlled electromigration
Pushkarna et al. Twist-Angle-Dependent Electronic Properties of Exfoliated Single Layer MoS2 on Au (111)
Britnell et al. Atomically thin boron nitride: a tunnelling barrier for graphene devices
Jernigan et al. Electronic changes in molybdenum dichalcogenides on gold surfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant