KR100712176B1 - 유기 전계 발광 소자 및 그 제조 방법 - Google Patents
유기 전계 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100712176B1 KR100712176B1 KR1020060127887A KR20060127887A KR100712176B1 KR 100712176 B1 KR100712176 B1 KR 100712176B1 KR 1020060127887 A KR1020060127887 A KR 1020060127887A KR 20060127887 A KR20060127887 A KR 20060127887A KR 100712176 B1 KR100712176 B1 KR 100712176B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal catalyst
- crystallization
- forming
- electroluminescent device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005401 electroluminescence Methods 0.000 title description 2
- 238000002425 crystallisation Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 230000008025 crystallization Effects 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000003054 catalyst Substances 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000005499 laser crystallization Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 76
- 238000010438 heat treatment Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000007715 excimer laser crystallization Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 높은 전자 이동도를 요구하는 주변부는 레이져 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연 기판; 및 상기 절연 기판상에 형성된 화소부 및 주변부를 포함하고, 상기 화소부는 SGS 결정화법으로 결정화되고, 상기 주변부는 레이져 결정화법으로 결정화됨을 포함하여 이루어진 유기 전계 발광 소자 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 우수한 전자 이동도가 요구되는 회로부를 포함하는 주변부와 반도체층의 균일성이 요구되는 화소부에 각각 적절한 결정화법으로 비정질 실리콘을 결정화하여 우수한 유기 전계 발광 소자를 제조할 수 있는 효과가 있다.
레이져 결정화법, SGS 결정화법, 유기 전계 발광 소자
Description
도 1 내지 도 6은 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 평면도 및 단면도.
<도면의 주요부분에 대한 부호의 설명>
107 : 금속 촉매층 패턴 108 : 레이져 조사
109 : ELA 결정화법 또는 SLS 결정화법에 의해 결정화된 다결정 실리콘층
111 : SGS 결정화법에 의해 결정화된 다결정 실리콘층
본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 높은 전자 이동도를 요구하는 주변부는 레이져 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 큰 종래 표시 소자의 단점을 해결하기 위하여 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
이때, 상기 유기 전계 발광 장치 또는 액정 표시 장치 등과 같은 평판형 표시 소자에는 스위칭 소자로서 박막트랜지스터가 널리 이용되고 있는데, 상기 박막트랜지스터의 반도체층은 다결정 실리콘층을 이용하고 있다.
상기 다결정 실리콘층을 형성하는 방법은 첫 번째, 다결정 실리콘 막을 직접 증착하는 방법(as-deposition)이 있는데, 상기 방법은 580℃ 이상의 온도와 0.1 내지 0.2torr의 압력하에서 유리 기판 위에 직접 증착하는 방법이다. 그러나 이와 같은 방법에서 일반적인 유리 기판이 이러한 고온에서 오랜 시간 동안 견딜 수 없으므로 대형 유리 패널에 적용하는 것은 불리하다. 실란(SiH4) 가스를 사용하여 530℃에서 성공한 예도 있으나, 아직 실용화되기에는 문제점이 많은 것으로 알려져 있다.
두 번째, 고상 결정화 방법(Solid Phase Crystallization)이 있는데, 상기 방법은 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 가장 직접적이고도 오래 된 방법으로서 증착된 비정질 실리콘층에 실리콘 이온을 주입한 후 600℃ 이하의 온도에서 적어도 수십 시간 동안 어닐링한다. 최종 그레인의 크기는 이온 주입된 실리콘 이온의 도우즈(dose), 가열 온도, 가열 시간 등에 따라 좌우된다. 이와 같은 SPC방법으로 얻어진 다결정 실리콘 막은 보통 수㎛ 수준의 비교적 큰 그레인들을 가지나, 단점은 해당 그레인 내에 결함(defect)이 많다는 것이다. 이러한 결함들은 그레인 바운더리(boundary) 다음으로 TFT의 성능에 좋지 않은 영향을 미치는 것으로 알려져 있다.
세 번째, 급속 열처리 방법(Rapid Thermal Annealing)이 있는데, 상기 방법은 높은 양산성을 갖는 방법으로서, 가열온도는 700 내지 1,100℃ 정도이며, 가열시간은 수초이다. 그레인 내의 결함들은 상기 SPC방법보다 작은 장점이 있으나, 가열시 기판의 변형 또는 손상이 결정적인 단점이다. 가열시간이 짧다고 하나 패널이나 회로부의 미세한 수축 또는 팽창은 패턴의 미스얼라인 마진을 작게 하여 결과적으로 불가능한 공정이 되어 버린다. 최근에는 이러한 RTA 공정이 비정질 실리콘 막을 결정화시키는 공정에 사용되기 보다는 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition) 방법으로 비정질 실리콘 막을 증착한 후 수소원자를 제거하는 탈수소화 공정이나, 이온 주입 후 활성화시키는 공정으로 많이 사용된다.
네 번째, 엑시머 레이져 어닐링 방법(Eximer Laser Annealing)이 있는데, 상기 방법은 현재 저온 다결정 실리콘을 제조하는 핵심적인 방법으로서, 30 내지 200ns의 짧은 시간 내에만 레이저 빔을 온(on)시켜서 비정질 실리콘막을 순간적으 로 다결정 실리콘으로 개질하는 방법이다. 이 방법에서는 아주 짧은 시간에 비정질 실리콘의 용융과 결정화가 이루어지므로, 유리 기판이 전혀 손상을 입지 않는다는 장점이 있다. 실제 걸리는 시간은 펄스당 수백 ns에 불과하며, 실제 상온에서 사용가능한 기술이다. 단일 펄스만을 사용하지는 않으며, 15 내지 30cm, 폭은 0.2 내지 3mm 정도이다. 레이저의 빔 프로파일, 펄스의 수, 최초의 기판 온도, 비정질 실리콘 막의 증착 조건 및 방법 등이 주요 변수가 되어 최종 결정성에 영향을 미치게 된다.
그러나, 상기의 네가지 결정화 방법들은 각각의 장점이 있는 반면 단점도 갖고 있어, 유기 전계 발광 소자에서 요구하는 회로가 형성되는 주변부의 높은 전자 이동도 및 화소부의 균일성을 동시에 만족시키는 결정화법이 없다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 높은 전자 이동도를 요구하는 주변부는 레이져 결정화법으로 결정화하여 높은 전자 이동도를 갖는 반도체층을 형성하고, 반도체층 특성의 균일성이 요구되는 화소부는 SGS 결정화법으로 결정화하여 높은 전자 이동도 및 특성의 균일성을 동시에 만족시키는 박막트랜지스터를 제조하여 우수한 특성을 갖는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층상에 캡핑층을 형성하는 단계; 상기 캡핑층상에 금속 촉매층을 형성하는 단계; 상기 금속 촉매층을 패터닝하여 주변부 영역의 금속 촉매층은 제거하고, 화소부 영역의 금속 촉매층은 남기는 단계; 상기 기판상에 레이져를 조사하는 단계; 상기 조사된 레이져에 의해 주변부 영역의 비정질 실리콘층은 다결정 실리콘층으로 결정화하고, 상기 화소부 영역의 금속 촉매는 상기 캡핑층 내부로 확산시키는 단계; 상기 금속 촉매층을 제거하는 단계; 및 상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 내지 도 6은 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 평면도 및 단면도이다.
먼저, 도 1은 절연 기판상에 버퍼층, 비정질 실리콘층 및 캡핑층을 순차적으로 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(101)상에 버퍼층(102)을 형성하고, 상기 버퍼층의 상부에 비정질 실리콘층(103)을 형성한 후, 캡핑층(104)을 형성한다.
이때, 상기 버퍼층은 상기 기판과 이후 형성될 소자들을 보호하는 보호막의 역할뿐만 아니라, 결정화 공정에서 발생하는 열이 기판에 영향을 주지 않도록 하는 하는 역할을 한다.
다음, 도 2a 및 도 2b는 상기 캡핑층상에 금속 촉매층을 형성하고, 상기 금속 촉매층을 패터닝하여 기판의 주변부 영역의 금속 촉매층은 제거하고, 화소부 영역의 금속 촉매층은 남기는 공정의 단면도 및 평면도이다. 도에서 보는 바와 같이 기판 전면에 금속 촉매층을 형성하고, 포토레지스트 패턴을 이용하여 화소부 영역(105)상에만 금속 촉매층 패턴(106)을 남기고, 데이터 라인 구동 회로부(107a) 및 스캔 라인 구동 회로부(107b)인 주변부(107)상의 금속 촉매층은 제거한다. 이때 상기 기판의 화소부와 회로부를 제외한 영역에는 상기 비정질 실리콘층 및 금속 촉매층이 있어도 되나, 바람직하게는 제거하는 것이 바람직하다.
이때 상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상의 금속을 증착하여 형성할 수 있는데, 바람직하게는 Ni로 상기 금속 촉매층을 형성한다. 또한 상기 금속 촉매층은 200Å 이상의 두께로 형성하여도 무방하나 바람직하게는 200 내지 1000Å의 두께로 형성한다.
다음, 도 3은 상기 기판상에 레이져를 조사하여, 주변부 영역의 비정질 실리콘층은 레이져 결정화법으로 결정화하고, 상기 화소부 영역의 금속 촉매는 상기 캡핑층 내부로 확산시키는 공정의 단면도이다. 도에서 보는 바와 같이 상기 기판상에 레이져를 조사(108)하여 주변부의 비정질 실리콘층은 레이져 결정화법에 의해 다결정 실리콘층(109)으로 결정화하여 전자 이동도가 우수한 다결정 실리콘층을 형성한다. 이와 동시에 금속 촉매층이 남아 있는 화소부 영역에서는 상기 레이져에 의해 금속 촉매가 캡핑층 내부로 확산 또는 흡착하여 캡핑층 내부에 미량의 금속 촉매(110)가 존재하게 된다.
이때, 상기 레이져 결정화법은 ELA(Excimer Laser Crystallization) 결정화법 또는 SLS(Sequential Lateral Solidification) 결정화법 중 어느 하나를 이용하여도 무방하다.
다음, 도 4는 상기 금속 촉매층 패턴을 제거하고, 상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 금속 촉매를 캡핑층 내부로 확산하고 남은 금속 촉매층 패턴을 제거하고, 상기 기판을 열처리함으로써, 상기 화소부 영역의 비정질 실리콘층이 상기 캡핑층 내부로 확산 또는 흡착한 금속 촉매에 의해 결정화가 유도되어 SGS(Super Grain Silicon) 결정화법으로 결정화된 다결정 실리콘층(111)을 형성하게 된다.
이때, 상기 화소부의 다결정 실리콘층과 같이 금속 촉매가 캡핑층을 통해 확산하여 상기 비정질 실리콘층의 결정화를 유도하는 결정화법을 SGS 결정화법이라 한다.
이때, 상기 열처리는 고 로(furnace) 열처리 또는 RTA(Rapid Thermal Annealling)로 열처리한다.
다음, 도 5는 상기 캡핑층을 제거하여, 화소부에는 SGS 결정화법으로 결정화된 다결정 실리콘층을 형성하고, 주변부에는 레이져 결정화법에 의해 결정화된 다결정 실리콘층을 형성한 공정의 단면도이다. 도에서 보는 바와 같이 상기 캡핑층을 제거하여 화소부는 SGS 결정화법으로 결정화된 다결정 실리콘층(109)을 형성하고, 주변부는 ELA 결정화법 또는 SLS 결정화법으로 결정화된 다결정 실리콘층(111)을 형성한다.
다음, 도 6은 상기 결정화된 다결정 실리콘층을 이용하여 화소부에는 유기 전계 발광 소자의 화소부를 형성하고, 주변부에는 스캔 라인 구동 회로 및 데이터 라인 구동 회로를 형성하여 유기 전계 발광 소자를 완성한 평면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(201)상에 상기 ELA 결정화법 또는 SLS 결정화법으로 결정화된 다결정 실리콘층을 이용하여 스캔 라인 구동 회로부(202) 및 데이터 라인 구동 회로부(203)을 형성하여 주변부를 형성하고, 상기 SGS 결정화법으로 결정화된 다결정 실리콘층을 이용하여 화소부의 박막트랜지스터를 형성한 후, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하여 화소부의 화소를 형성하여 유기 전계 발광 소자를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 우수한 전자 이동도가 요구되는 회로부를 포함하는 주변부와 반도체층의 균일성이 요구되는 화소 부에 각각 적절한 결정화법으로 비정질 실리콘을 결정화하여 우수한 유기 전계 발광 소자를 제조할 수 있는 효과가 있다.
Claims (4)
- 절연 기판을 준비하는 단계;상기 기판상에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층상에 캡핑층을 형성하는 단계;상기 캡핑층상에 금속 촉매층을 형성하는 단계;상기 금속 촉매층을 패터닝하여 주변부 영역의 금속 촉매층은 제거하고, 화소부 영역의 금속 촉매층 패턴을 형성하는 단계;상기 기판상에 레이져를 조사하는 단계;상기 조사된 레이져에 의해 주변부 영역의 비정질 실리콘층은 다결정 실리콘층으로 결정화하고, 상기 화소부 영역의 금속 촉매를 상기 캡핑층 내부로 확산시키는 단계;상기 금속 촉매층 패턴을 제거하는 단계; 및상기 기판을 열처리하여 상기 화소부 영역의 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
- 제 1항에 있어서,상기 금속 촉매층을 형성하는 단계는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상을 이용하여 금속 촉매층을 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
- 제 1항에 있어서,상기 금속 촉매층을 형성하는 단계는 금속 촉매를 200Å 내지 1000Å의 두께로 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
- 제 1항에 있어서,상기 화소부 및 주변부의 결정화 단계 이후,상기 화소부에 박막트랜지스터, 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060127887A KR100712176B1 (ko) | 2006-12-14 | 2006-12-14 | 유기 전계 발광 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060127887A KR100712176B1 (ko) | 2006-12-14 | 2006-12-14 | 유기 전계 발광 소자 및 그 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050875A Division KR20060001718A (ko) | 2004-06-30 | 2004-06-30 | 유기 전계 발광 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070012609A KR20070012609A (ko) | 2007-01-26 |
| KR100712176B1 true KR100712176B1 (ko) | 2007-04-27 |
Family
ID=38012757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060127887A KR100712176B1 (ko) | 2006-12-14 | 2006-12-14 | 유기 전계 발광 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100712176B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101034686B1 (ko) | 2009-01-12 | 2011-05-16 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
| KR101030031B1 (ko) | 2010-01-08 | 2011-04-20 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010033202A (ko) * | 1997-12-17 | 2001-04-25 | 모리시타 요이찌 | 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 |
| KR20030060403A (ko) * | 2002-01-09 | 2003-07-16 | 장 진 | 비정질 실리콘의 결정화 방법 |
-
2006
- 2006-12-14 KR KR1020060127887A patent/KR100712176B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010033202A (ko) * | 1997-12-17 | 2001-04-25 | 모리시타 요이찌 | 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법 |
| KR20030060403A (ko) * | 2002-01-09 | 2003-07-16 | 장 진 | 비정질 실리콘의 결정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070012609A (ko) | 2007-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5970327A (en) | Method of fabricating a thin film transistor | |
| US7423322B2 (en) | Thin film transistor and method of fabricating the same | |
| US5858823A (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| KR100666564B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| KR20100100186A (ko) | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 | |
| JPH07231098A (ja) | 半導体装置の作製方法 | |
| JP2006041472A (ja) | 半導体装置およびその製造方法 | |
| JP2001094109A (ja) | 半導体装置およびその製造方法 | |
| JP3041177B2 (ja) | 半導体装置の製造方法 | |
| JPH07131034A (ja) | 半導体装置の作製方法 | |
| KR100623690B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| KR100712176B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR100860008B1 (ko) | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 | |
| KR20060001718A (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR20070043393A (ko) | 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR100796613B1 (ko) | 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 | |
| US20070155135A1 (en) | Method of fabricating a polysilicon layer and a thin film transistor | |
| JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
| KR100770270B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| JP3981517B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |