KR100666564B1 - 박막트랜지스터의 제조 방법 - Google Patents
박막트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100666564B1 KR100666564B1 KR1020040061530A KR20040061530A KR100666564B1 KR 100666564 B1 KR100666564 B1 KR 100666564B1 KR 1020040061530 A KR1020040061530 A KR 1020040061530A KR 20040061530 A KR20040061530 A KR 20040061530A KR 100666564 B1 KR100666564 B1 KR 100666564B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal catalyst
- silicon layer
- thin film
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 239000003054 catalyst Substances 0.000 claims abstract description 81
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 163
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 abstract description 39
- 230000008025 crystallization Effects 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000009172 bursting Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
본 발명은 절연 기판상에 형성된 비정질 실리콘층을 SGS 결정화법으로 다결정 실리콘층으로 결정화할 때, 상기 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 제어하기 위해 상기 기판을 열처리하여 캡핑층으로 미량의 금속 촉매를 흡착 또는 확산시킨 후, 결정화 공정을 진행시킴으로서 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 최소화할 수 있을 뿐만 아니라, 상기 금속 촉매층의 두께를 두껍게 형성 할 수 있는 박막트랜지스터의 제조 방법에 관한 것이다.
본 발명의 박막트랜지스터의 제조 방법은 절연 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층, 캡핑층 및 금속 촉매층을 순차적으로 형성하는 단계; 상기 기판을 제1열처리하여 캡핑층으로 금속 촉매를 흡착 또는 확산시키는 단계; 상기 금속 촉매층을 제거하는 단계; 상기 기판을 제2열처리하여 상기 금속 촉매에 의해 상기 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 단계; 및 상기 캡핑층을 제거하는 단계를 포함하여 이루어진 박막트랜지스터의 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 박막트랜지스터의 제조 방법은 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 최소화할 수 있을 뿐만 아니라, 상기 금속 촉매층의 형성 두께를 두껍게 형성 할 수 있는 효과가 있다.
SGS 결정화법, 금속 촉매, 다결정 실리콘
Description
도 1a 내지 도 1d는 본 발명에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정의 단면도.
도 2는 본 발명에 의해 형성된 다결정 실리콘층을 이용하여 박막트랜지스터를 제조하는 공정의 단면도.
<도면의 주요부분에 대한 부호의 설명>
103 : 비정질 실리콘층 104 : 캡핑층
105 : 금속 촉매층 106 : 제1열처리 공정
108 : 제2열처리 공정 110 : 다결정 실리콘층
본 발명은 박막트랜지스터의 제조 방법에 관한 것으로, 보다 자세하게는 절연 기판상에 형성된 비정질 실리콘층을 SGS 결정화법으로 다결정 실리콘층으로 결정화할 때, 상기 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 제어하기 위해 상기 기판을 열처리하여 캡핑층으로 미량의 금속 촉매를 흡착 또는 확산시킨 후, 결정화 공정을 진행시키는 박막트랜지스터의 제조 방법에 관한 것이다.
디스플레이 장치에 사용되는 박막 트랜지스터는 일반적으로 유리, 석영 등의 투명 기판에 비정질(amorphous) 실리콘을 증착시키고, 상기 비정질 실리콘을 탈수소처리한 후, 상기 비정질 실리콘을 결정화하여 반도체층을 형성한다.
이때, 박막 트랜지스터의 소오스, 드레인 및 채널 영역을 구성하는 반도체층은 유리등의 투명 기판 상에 화학 기상 증착(Chemical Vapor Deposition)법을 사용하여 비정질 실리콘층을 증착시켜 형성된다. 그러나 화학 기상 증착법 등의 방법에 의하여 직접 기판에 증착된 실리콘은 수소의 함유가 약 12%인 비정질 실리콘층이 형성됨으로 낮은 전자 이동도(electron mobility)를 가질 뿐만 아니라 이러한 낮은 전자 이동도를 가지는 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 결정질 구조의 실리콘층으로 결정화할 때, 상기 함유된 수소에 의해 실리콘층이 수소의 터짐에 의해 손상을 입게된다. 결정화시 발생하는 수소의 터짐 현상을 방지하기 위해서 탈수소의 공정을 진행하게 되는데 일반적으로 로(Furnace)에서 수십분 내지 수시간 동안 약 400℃이상의 온도에서 열처리하여 탈수소처리를 실행한다. 그리고 이어서, 상기 탈수소화 처리된 비정질 실리콘층을 결정화하기 위한 결정화 공정을 실시하게 된다.
상기 비정질 실리콘을 폴리 실리콘으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization) 및 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization) 등이 있는데, 고상 결정화법은 비정질 실리콘층을 박막트랜지스터가 사용되는 디스플레이 소자의 기판을 형성하는 물질인 유리의 변형 온도인 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 실리콘 층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이고, 금속 유도 결정화법은 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘이 폴리 실리콘을 상변화가 유도되는 현상을 이용하는 방법이고, 금속 유도 측면 결정화법은 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 방법을 이용하여 실리콘층을 결정화시키는 방법이다.
그러나, 상기의 고상 결정화법은 공정 시간이 너무 길뿐만 아니라 고온에서 장시간 열처리함으로서, 기판에 변형이 발생하기 쉽다는 단점이 있고, 엑시머 레이저 결정화법은 고가의 레이저 장치가 필요할 뿐만 아니라, 다결정화된 표면의 돌기(extrusion)이 발생하여 반도체층과 게이트 절연막의 계면 특성이 나쁘다는 단점이 있고, 상기 금속 유도 결정화법 또는 금속 유도 측면 결정화법으로 결정화하는 경우에는 금속 촉매가 결정화된 다결정 실리콘층에 잔류하여 박막트랜지스터의 반도체층의 누설 전류를 증가시키는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 절연 기판상에 형성된 비정질 실리콘층을 SGS 결정화법으로 다결정 실리콘층으로 결정화할 때, 상기 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 제어하기 위해 상기 기판을 열처리하여 캡핑층으로 미량의 금속 촉매를 흡착 또는 확산시킨 후, 결정화 공정을 진행시킴으로서 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 최소화할 수 있을 뿐만 아니라, 상기 금속 촉매층의 두께를 두껍게 형성 할 수 있는 박막트랜지스터 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층, 캡핑층 및 금속 촉매층을 순차적으로 형성하는 단계; 상기 기판을 제1열처리하여 캡핑층으로 금속 촉매를 흡착 또는 확산시키는 단계; 상기 금속 촉매층을 제거하는 단계; 상기 기판을 제2열처리하여 상기 금속 촉매에 의해 상기 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 단계; 및 상기 캡핑층을 제거하는 단계으로 이루어진 박막트랜지스터의 제조 방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 상기 캡핑층을 제거하는 공정 이후, 상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계; 및 상기 반도체층상에 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극을 형성하는 단계로 이루어진 박막트랜지스터의 제조 방법에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 상기 캡핑층은 SiNx임을 특징으로 하는 박막트랜지스터의 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1a 내지 도 1d는 본 발명에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정의 단면도이다.
먼저, 도 1a는 절연 기판상에 버퍼층, 비정질 실리콘층, 캡핑층 및 금속 촉매층을 순차적으로 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 버퍼층(buffer)(102)을 형성하여 상기 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 한다.
이어서, 상기 버퍼층상에 물리적 기상 증착법(Physical Vapor Deposition) 또는 화학적 기상 증착법(Chemical Vapor Deposition)으로 비정질 실리콘층(103)을 형성한다. 이때, 화학 기상 증착법 등의 방법에 의하여 증착된 비정질 실리콘층은 수소의 함유가 약 12%인 비정질 실리콘층이 형성됨으로 낮은 전자 이동도를 가질 뿐만 아니라 이러한 낮은 전자 이동도를 가지는 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 결정질 구조의 실리콘층으로 결정화할 때, 상기 함유된 수소에 의해 실리콘층이 수소의 터짐에 의해 손상을 입게된다. 결정화시 발생하는 수소의 터짐 현상을 방지하기 위해서 탈수소의 공정을 진행하게 되는데 일반적으로 로에서 수 십분 내지 수 시간 동안 약 400℃ 이상의 온도에서 열처리하여 탈수소처리를 실행한다.
이어서, 상기 비정질 실리콘층 상에 캡핑층을 형성한다. 이때, 상기 캡핑층은 이후 공정에서 금속 촉매가 열처리에 의해 흡착 또는 확산되는 층임으로, 상기 캡핑층은 미량의 금속 촉매가 흡착 또는 확산이 잘 이루어지는 특성을 가지고 있어야 한다. 따라서, 상기 캡핑층은 실리콘 산화물(SiO2)와 같은 절연막으로 형성하여도 무방하나, 실리콘 질화물(SiNx)로 형성하는 것이 바람직하다.
이어서, 상기 캡핑층상에 금속 촉매를 증착하여 금속 촉매층을 형성한다. 이때, 상기 금속 촉매는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 이상을 이용하여도 무방하나, Ni로 형성하는게 바람직한데, 이는 상기 Ni이 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 특성이 가장 우수하기 때문이다.
종래의 MIC 결정화법 또는 MILC 결정화법에서는 상기 금속 촉매층을 스퍼터링(Sputtering) 장치를 이용하여 약 1Å의 얇은 두께로 형성해야만 하는데, 이는 상기 금속 촉매가 결정화 공정 이후에 반도체층의 금속 잔류물로 존재하여 반도체층의 누설 전류를 증가시키는 문제점을 일으킴으로, 최소한의 양만을 증착하기 위해서 상기와 같이 약 1Å의 두께로 기판 전체에 균일하게 형성해야 한다. 그러나, 상기와 같이 극미량의 금속 촉매를 증착하는 방법은 스퍼터링 장치로 형성하기 힘 들다는 문제점이 있을 뿐만 아니라 기판 전체에 균일하게 형성되지 않는다는 문제점도 있다. 그러나 본 발명의 결정화 방법을 이용하는 경우에는 종래에서와 같이 아주 얇고 균일하게 금속 촉매층을 형성할 필요가 없이 열처리 공정에서 금속 촉매가 에너지를 흡수하여 저농도 확상층에 흡착 또는 확산할 수 있는 두께로, 예를 들면, 200 내지 1000Å의 두께로 두껍게 형성하여도 무방하다. 이는 금속 촉매층의 두께와는 상관없이, 즉, 형성된 금속 촉매의 양이 아무리 많아도, 비정질 실리콘층으로 확산하는 금속 촉매의 농도를 상기 캡핑층이 제어하기 때문이다.
다음, 도 1b는 상기 기판을 제1열처리하여 캡핑층으로 금속 촉매를 흡착 또는 확산시키는 공정의 단면도이다. 도에서 보는 바와 같이 버퍼층, 비정질 실리콘층, 캡핑층 및 금속 촉매층이 형성되 기판을 RTA(Rapid Thermal Annealing) 공정 또는 레이져 조사(Laser irradiation) 공정과 같은 제1열처리(106) 공정으로 상기 금속 촉매층의 금속 촉매가 캡핑층으로 흡착 또는 확산되도록 하는 공정의 단면도이다. 이때 캡핑층으로 흡착 또는 확산된 금속 촉매(107)의 농도는 1×1010 내지 1×1012atoms/㎤가 되도록 한다. 상기와 같은 금속 촉매의 농도는 상기 제1열처리 공정의 온도 및 시간을 제어함으로서 가능하다.
이때, 상기 제1열처리 공정은 상기 금속 촉매가 캡핑층으로 흡착 또는 확산하기 쉬운 온도인 200 내지 600℃로 가열하고, 시간은 원하는 농도가 흡착 또는 확산하도록 적당한 소정의 시간동안 진행한다.
다음, 도 1c는 상기 금속 촉매층을 제거하고, 상기 기판을 제2열처리하여 상 기 금속 촉매에 의해 상기 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 제1열처리 공정으로 금속 촉매가 캡핑층으로 흡착 또는 확산한 후, 상기 금속 촉매층을 제거한다.
이어서, 버퍼층, 비정질 실리콘층 및 미량의 금속 촉매가 흡착 또는 확산된 캡핑층이 형성된 기판을 제2열처리 공정(108)으로 열처리한다. 이때, 상기 제2열처리 공정으로 캡핑층에 흡착 또는 확산된 금속 촉매가 캡핑층과 비정질 실리콘층의 계면으로 확산하여 결정 생성의 시드(seed)(109)가 되고, 상기 계면으로 확산된 금속 촉매, 즉, 시드에 의해 상기 비정질 실리콘층이 다결정 실리콘층(110)으로 결정화하게 된다.
이때, 상기 제1열처리 공정으로 캡핑층에 흡착 또는 확산된 금속 촉매의 농도는 1×1010 내지 1×1012atoms/㎤이지만, 제2열처리 공정으로 캡핑층과 비정질 실리콘층의 계면까지 확산하여 결정화에 기여하는 금속 촉매는 상기 농도보다 더 작게되고, 상기 결정화에 기여하는 금속 촉매 중 일부가 상기 다결정 실리콘층에 잔류하게 됨으로서, 실제 다결정 실리콘층에 잔류하게되는 금속 촉매의 농도는 아주 적은 양이 된다.
즉, 도에서 보는 바와 같이 캡핑층에 흡착 또는 확산된 금속 촉매들은 제1열처리 공정에서 캡핑층 내부로 이동된 거리가 조금씩 차이가 나게 되는데(도 1b를 참조), 이러한 차이는 제2열처리 공정 중에 금속 촉매가 캡핑층과 비정질 실리콘층의 계면에 이동할 때도 생겨난다. 따라서, 먼저 도착한 금속 촉매(107a), 즉, 시드 에 의해 비정질 실리콘이 결정화되고, 캡핑층 내부에 존재하는 금속 촉매(107b)는 결정화에 아무런 영향을 미치지 않게 된다.
따라서, 상기 확산층과 비정질 실리콘층의 계면에 먼저 도착한 금속 촉매에 의해 형성된 하나의 시드에서 하나의 결정립(110a)이 성장하게 되고, 두 개이상의 다른 결정립이 만나게 되면 결정립계(110b)를 형성하게 된다. 따라서, 상기 계면에 도착하는 금속 촉매의 양을 제어하게 되면(즉, 캡핑층에서 금속 촉매의 확산을 제어하여 계면에서의 결정 성장의 시드의 숫자가 제어됨), 상기 다결정 실리콘층의 결정립은 커지게 되고, 결정립계의 숫자는 감소하게 된다.
이때, 상기 제2열처리 공정은 로(furnace) 공정, RTA 공정 및 ELA(Excimer Laser Annealing) 공정 중 어느 하나 이상을 이용하고, 제2열처리 공정의 온도는 400 내지 1300℃에서 열처리하여 비정질 실리콘층이 결정화되도록 한다.
상기와 같이 결정화하는 결정화법을 SGS(Super Grain Silicon) 결정화법이라고 하는데, 비정질 실리콘층상에 금속 촉매의 확산을 제어하는 캡핑층을 형성하고, 상기 캡핑층상에 금속 촉매층(또는 결정화 유도 물질)을 형성한 후, 상기 금속 촉매를 상기 캡핑층을 통해 확산시켜 저농도의 금속 촉매를 비정질 실리콘층과 캡핑층의 계면으로 이동시키고, 상기 금속 촉매를 결정성장의 시드(seed)로 이용하여 결정립이 크고, 금속 촉매의 잔류가 적어 누설 전류가 적은 결정화법이다.
다음, 도 1d는 상기 캡핑층을 제거하여 잔류하는 금속 촉매의 농도가 아주 적은 다결정 실리콘층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 캡핑층을 제거하여 잔류하는 금속 촉매의 농도가 아주 적은 다결정 실리콘층을 형 성한다. 이때, 상기 캡핑층을 제거할 때, 캡핑층과 다결정 실리콘층의 계면에 형성된 금속 촉매도 함께 제거하여 깨끗한 계면을 형성한다.
도 2는 본 발명에 의해 형성된 다결정 실리콘층을 이용하여 박막트랜지스터를 제조하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(201)상에 버퍼층(202)을 형성하고, 상기 도 1a 내지 도 1d에서 설명한 바와 같은 방법으로 다결정 실리콘층하고 패터닝하여 반도체층(203)을 형성한다.
이어서, 실리콘 산화막 또는 실리콘 질화막과 같은 절연막을 단층 또는 복층으로 형성하여 게이트 절연막(204)을 형성한 후, 기판 전면에 게이트 전극 형성 물질을 증착하고, 패터닝하여 게이트 전극(205)을 형성한다. 이때, 상기 게이트 전극을 마스크로 이용하여 상기 반도체층상에 불순물 주입 공정을 실시하여 소오스/드레인 영역 및 채널 영역을 정의할 수 있다.
이어서, 기판 전면에 실리콘 산화막 또는 실리콘 질화막과 같은 절연막을 단층 또는 복층으로 형성하여 층간절연막(206)을 형성하고, 상기 층간절연막 및 게이트 전극의 소정 영역을 식각하여 반도체층의 일부를 노출시키는 콘택홀을 형성한 후, 기판 전면에 소오스/드레인 전극 형성 물질을 증착하고, 패터닝하여 소오스/드레인 전극(207)을 형성하여 박막트랜지스터를 완성한다.
상기와 같은 방법으로 제조된 박막트랜지스터는 박막트랜지스터의 반도체층이 SGS 결정화법으로 결정화된 다결정 실리콘층으로 형성되어 있다. 상기 SGS 결정화법으로 결정화된 반도체층은 다른 결정화법에 의해 결정화된 결정립보다 결정립 의 크기 더 크게 할 수 있어 전자 이동도가 높을 뿐만 아니라, 반도체층에 금속 촉매와 같은 불순물이 적게 잔류하게 되어, 누설 전류가 낮다는 장점을 갖고 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 박막트랜지스터 제조 방법은 다결정 실리콘층에 잔류하는 금속 촉매의 농도를 최소화할 수 있을 뿐만 아니라, 상기 금속 촉매층의 형성 두께를 두껍게 형성 할 수 있는 다결정 실리콘층 형성 방법 뿐만 아니라, 상기 다결정 실리콘층을 이용하여 박막트랜지스터를 제조함으로서, 다른 결정화법에 의해 결정화된 결정립보다 결정립의 크기 더 크게 할 수 있어 전자 이동도가 높을 뿐만 아니라, 반도체층에 금속 촉매와 같은 불순물이 적게 잔류하게 되어, 누설 전류가 낮다는 효과가 있다.
Claims (11)
- 절연 기판을 준비하는 단계;상기 기판상에 비정질 실리콘층, 캡핑층 및 금속 촉매층을 순차적으로 형성하는 단계;상기 기판을 제1열처리하여 캡핑층으로 금속 촉매를 흡착 또는 확산시키는 단계;상기 금속 촉매층을 제거하는 단계;상기 기판을 제2열처리하여 상기 금속 촉매에 의해 상기 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 단계; 및상기 캡핑층을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 캡핑층을 제거하는 공정 이후,상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계; 및상기 반도체층상에 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 캡핑층은 절연막임을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 캡핑층은 SiNx임을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 제1열처리는 RTA 공정 또는 레이져 조사 공정임을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 제1열처리의 공정 온도는 200 내지 600℃임을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 금속 촉매층은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt 중 어느 하나 또는 다수개를 포함함을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 금속 촉매층은 Ni을 포함함을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 금속 촉매층의 두께는 200 내지 1000Å임을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 금속 촉매의 농도는 1×1010 내지 1×1012atoms/㎤임을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 제2열처리 공정의 온도는 400 내지 1300℃임을 특징으로 하는 박막트랜지스터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061530A KR100666564B1 (ko) | 2004-08-04 | 2004-08-04 | 박막트랜지스터의 제조 방법 |
| US11/017,689 US7452790B2 (en) | 2004-08-04 | 2004-12-22 | Method of fabricating thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061530A KR100666564B1 (ko) | 2004-08-04 | 2004-08-04 | 박막트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060012850A KR20060012850A (ko) | 2006-02-09 |
| KR100666564B1 true KR100666564B1 (ko) | 2007-01-09 |
Family
ID=35757917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040061530A KR100666564B1 (ko) | 2004-08-04 | 2004-08-04 | 박막트랜지스터의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7452790B2 (ko) |
| KR (1) | KR100666564B1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611659B1 (ko) * | 2004-07-07 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| US7683373B2 (en) * | 2004-10-05 | 2010-03-23 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method of fabricating the same |
| TW200701336A (en) * | 2005-06-28 | 2007-01-01 | Chunghwa Picture Tubes Ltd | Manufacturing method of polysilicon |
| KR100700494B1 (ko) * | 2005-08-25 | 2007-03-28 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR101131135B1 (ko) * | 2005-11-14 | 2012-04-03 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR101293567B1 (ko) * | 2006-02-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 표시장치의 제조방법 |
| KR100719683B1 (ko) * | 2006-05-23 | 2007-05-18 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100792406B1 (ko) * | 2006-05-23 | 2008-01-09 | 경희대학교 산학협력단 | 다결정 실리콘 박막 형성방법 |
| FR2903810B1 (fr) * | 2006-07-13 | 2008-10-10 | Commissariat Energie Atomique | Procede de nanostructuration de la surface d'un substrat |
| KR20080015666A (ko) | 2006-08-16 | 2008-02-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100860006B1 (ko) * | 2006-12-13 | 2008-09-25 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조방법 |
| KR100796614B1 (ko) * | 2006-12-19 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100811282B1 (ko) * | 2006-12-27 | 2008-03-07 | 주식회사 테라세미콘 | 다결정 실리콘 제조방법 |
| KR100839735B1 (ko) * | 2006-12-29 | 2008-06-19 | 삼성에스디아이 주식회사 | 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치 |
| KR100810643B1 (ko) | 2007-03-13 | 2008-03-06 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| US8334536B2 (en) | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
| KR100860008B1 (ko) * | 2007-03-20 | 2008-09-25 | 삼성에스디아이 주식회사 | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 |
| KR100848341B1 (ko) * | 2007-06-13 | 2008-07-25 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR20080111693A (ko) * | 2007-06-19 | 2008-12-24 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100882909B1 (ko) | 2007-06-27 | 2009-02-10 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 |
| KR101049806B1 (ko) * | 2008-12-30 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 |
| KR101733196B1 (ko) | 2010-09-03 | 2017-05-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치 |
| JP5695535B2 (ja) * | 2011-09-27 | 2015-04-08 | 株式会社東芝 | 表示装置の製造方法 |
| CN104538350A (zh) * | 2014-12-30 | 2015-04-22 | 深圳市华星光电技术有限公司 | 多晶硅基板及其制造方法 |
| CN110165017B (zh) * | 2019-04-18 | 2021-08-24 | 中国科学院宁波材料技术与工程研究所 | 制备隧穿氧钝化接触结构的快速退火方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897137A (ja) * | 1994-09-21 | 1996-04-12 | Sharp Corp | 半導体装置およびその製造方法 |
| KR20000062534A (ko) * | 1999-02-09 | 2000-10-25 | 가네꼬 히사시 | 다결정 실리콘 막의 형성 방법 |
| JP2003163165A (ja) | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| KR20040040762A (ko) * | 2002-11-08 | 2004-05-13 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3255056A (en) * | 1963-05-20 | 1966-06-07 | Rca Corp | Method of forming semiconductor junction |
| US3808060A (en) * | 1972-07-05 | 1974-04-30 | Motorola Inc | Method of doping semiconductor substrates |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US6997985B1 (en) * | 1993-02-15 | 2006-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| US6884698B1 (en) * | 1994-02-23 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with crystallization of amorphous silicon |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3442500B2 (ja) * | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| JP3976828B2 (ja) * | 1997-02-17 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| KR100450595B1 (ko) * | 2000-02-09 | 2004-09-30 | 히다찌 케이블 리미티드 | 결정실리콘 반도체장치 및 그 장치의 제조방법 |
| JP4588167B2 (ja) * | 2000-05-12 | 2010-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100473996B1 (ko) * | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| KR100618614B1 (ko) * | 2003-09-02 | 2006-09-08 | 진 장 | 플렉서블 금속 기판 상의 실리콘 박막 형성 방법 |
| KR100721555B1 (ko) * | 2004-08-13 | 2007-05-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
-
2004
- 2004-08-04 KR KR1020040061530A patent/KR100666564B1/ko active IP Right Grant
- 2004-12-22 US US11/017,689 patent/US7452790B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897137A (ja) * | 1994-09-21 | 1996-04-12 | Sharp Corp | 半導体装置およびその製造方法 |
| KR20000062534A (ko) * | 1999-02-09 | 2000-10-25 | 가네꼬 히사시 | 다결정 실리콘 막의 형성 방법 |
| JP2003163165A (ja) | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| KR20040040762A (ko) * | 2002-11-08 | 2004-05-13 | 진 장 | 덮개층을 이용한 비정질 물질의 상 변화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060030085A1 (en) | 2006-02-09 |
| KR20060012850A (ko) | 2006-02-09 |
| US7452790B2 (en) | 2008-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100666564B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
| US7423322B2 (en) | Thin film transistor and method of fabricating the same | |
| KR100656495B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR101049801B1 (ko) | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 | |
| US8088676B2 (en) | Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom | |
| KR101084233B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| US20060063315A1 (en) | Method for fabricating thin film transistor | |
| KR20070028121A (ko) | 박막트랜지스터 | |
| KR100742382B1 (ko) | 박막트랜지스터의 제조방법 | |
| CN100379025C (zh) | 薄膜晶体管及其制造方法 | |
| KR100742381B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100699991B1 (ko) | 박막트랜지스터 제조 방법 | |
| US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same | |
| KR100700501B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100731765B1 (ko) | 박막트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 14 |