KR100811282B1 - 다결정 실리콘 제조방법 - Google Patents

다결정 실리콘 제조방법 Download PDF

Info

Publication number
KR100811282B1
KR100811282B1 KR1020060134503A KR20060134503A KR100811282B1 KR 100811282 B1 KR100811282 B1 KR 100811282B1 KR 1020060134503 A KR1020060134503 A KR 1020060134503A KR 20060134503 A KR20060134503 A KR 20060134503A KR 100811282 B1 KR100811282 B1 KR 100811282B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
amorphous silicon
source gas
gas
Prior art date
Application number
KR1020060134503A
Other languages
English (en)
Inventor
장택용
이병일
이영호
장석필
Original Assignee
주식회사 테라세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테라세미콘 filed Critical 주식회사 테라세미콘
Priority to KR1020060134503A priority Critical patent/KR100811282B1/ko
Priority to TW096150242A priority patent/TWI377173B/zh
Priority to CN2007103059365A priority patent/CN101209841B/zh
Priority to JP2007336415A priority patent/JP2008166801A/ja
Application granted granted Critical
Publication of KR100811282B1 publication Critical patent/KR100811282B1/ko
Priority to JP2010068161A priority patent/JP2010153911A/ja

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45559Diffusion of reactive gas to substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에서는 LCD 등의 평판 디스플레이에 사용되는 TFT용 다결정 실리콘 박막 형성 방법이 제공된다. 특히 본 발명에 따른 다결정 실리콘 박막 형성 방법은 비정질 실리콘 박막 상에 적절한 농도의 금속 또는 금속 유기화합물을 흡착한 후 이를 열처리함으로써 TFT의 금속 오염을 방지하여 TFT의 특성을 향상시킨다.
LCD, TFT, 실리콘, 금속유도 결정화

Description

다결정 실리콘 제조방법{METHOD FOR MANUFACTURING CRYSTALLINE SILICON}
본 발명은 액정 디스플레이(Liquid Crystal Display; LCD), 유기발광 디스플레이(Organic Light Emitting Display; OLED) 등에 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)에 적용되는 다결정(crystalline) 실리콘 박막의 제조에 관한 것이다. 보다 상세하게는 다결정 실리콘 박막 형성시 금속 오염을 방지하여 TFT 특성을 향상시킬 수 있는 다결정 실리콘 박막 제조 방법에 관한 것이다.
TFT는 크게 비정질 실리콘 TFT와 다결정 실리콘 TFT로 구분된다. TFT의 특성은 전자 이동도의 값으로 평가하는데, 비정질 실리콘 TFT의 전자 이동도는 대략 1cm2/Vs이고 다결정 실리콘 TFT의 전자 이동도는 대략 100cm2/Vs 정도가 되므로, 고성능의 LCD에는 다결정 실리콘 TFT를 채용하는 것이 바람직하다. 다결정 실리콘 TFT는 유리 또는 석영 등의 투명 기판에 비정질 실리콘을 증착하고 다결정화시킨 뒤, 게이트 산화막 및 게이트 전극을 형성하고 소스 및 드레인에 도펀트를 주입한 후 절연층을 형성하여 구성된다.
다결정 실리콘 TFT 제조시 주요 관건은 비정질 실리콘 박막을 다결정화시키 는 공정이다. 특히 결정화 온도를 낮추는 것이 바람직한데, 결정화 온도가 너무 높으면 TFT 제조시 용융점이 낮은 유리 기판을 사용할 수가 없어서 TFT 제조 단가가 너무 상승하는 문제점이 있다. 이와 같은 유리 기판 사용 가능성을 고려하여, 최근 저온에서 빠른 시간 내에 다결정 실리콘 박막을 형성하는 다음과 같은 다양한 공정들이 제안되고 있다. 엑시머 레이저 결정화(Excimer Laser Crystallization)법은 순간 레이저 조사를 이용하여 비정질 실리콘을 용융하여 재결정화시키는 방법으로서 급속 가열에 의한 유리 기판의 손상을 방지할 수 있고 다결정 실리콘의 결정성이 우수하다는 장점이 있으나, 재현성이 떨어지고 장비 구성이 복잡하다는 단점이 있다. 급속 열처리법은 IR 램프를 이용하여 비정질 실리콘을 급속 열처리시키는 방법으로서 생산 속도가 빠르고 생산단가가 저렴하다는 장점이 있으나, 급속 가열에 의한 열 충격 및 유리 기판의 변형 발생 등의 단점이 있다. 금속유도 결정화(Metal Induced Crystallization; MIC)법은 비정질 실리콘에 Ni, Cu, Al 등의 금속 촉매를 도포하여 낮은 온도에서 결정화를 유도하는 방법으로서 낮은 온도에서 결정화가 가능하다는 장점이 있으나, 활성화 영역에 포함되는 상당량의 금속으로 인하여 누설전류가 크게 증가한다는 단점이 있다. 금속유도 측면 결정화(Metal Induced Lateral Crystallization: MILC)법은 MIC 방법에서 발생하는 금속 오염의 방지를 위해 개발된 것으로서 소스/드레인 영역에 금속 촉매를 증착하여 MIC를 우선적으로 유도하고, 이를 시드로 하여 다결정 실리콘을 게이트 하부의 활성화 영역으로 측면 성장시키는 방법이다. MILC법은 MIC법에 비하여 측면 성장의 결정화 영역에서는 금속 오염이 적다는 장점이 있으나 누설전류의 문제는 여전히 존재하게 된다. 누설전류 발생은 디스플레이(LCD 등)의 각 화소에 충전된 데이터 전압을 변화시키는 문제를 야기시키는 등 전반적으로 디스플레이의 특성을 저하시킨다.
이와 같이, TFT 제조시 금속의 도입은 비정질 실리콘의 결정화 온도를 낮춰 유리 기판의 사용이 가능하다는 장점이 있는 반면에, 금속 오염으로 인하여 TFT의 특성을 저하시키는 단점도 있기 때문에, 비정질 실리콘 박막에 금속 촉매를 도입할 때 금속 촉매의 양 조절이 매우 중요해진다. 즉, 다결정화 온도를 낮추기 위하여 금속 촉매를 너무 많이 도입하면 금속 오염의 문제가 심각해지고, 이러한 금속 오염의 문제를 방지하기 위하여 금속 촉매를 너무 적게 도입하면 애초에 금속 촉매를 도입하는 목적인 결정화 온도를 낮출 수 없게 된다. 결국, 가능한 금속 촉매의 양을 적게 도입하면서 결정화 온도를 낮추는 것이 가장 바람직하다.
통상적으로 TFT 제조시 비정질 실리콘 박막 상에 금속 촉매를 도입하는 방법으로는 스퍼터링법이나 스핀 코팅법으로 금속 촉매를 도포하는 방법이 사용되어 왔으며, 특히 스퍼터링법이 주로 사용되고 있다. 그러나, 종래의 스퍼터링법으로 비정질 실리콘 박막 상에 가능한 적은 양의 금속을 증착시키는 데에는 여러가지 문제점이 있다. 예를 들어, 스퍼터링법으로 가능한 양의 금속을 증착하기 의해서는 증착 속도 및 증착 시간 등을 가능한 작게 가져가야 하는데, 스퍼터링법으로는 증착 속도 및 증착 시간을 작게 하는 것이 공정상 용이하지 않다. 또한, 증착 속도 및 증착 시간이 작은 구간에서는 스퍼터링시 증착 조건을 일정하게 유지하는 것이 매우 어렵다. 즉, 종래의 스퍼터링법으로는 비정질 실리콘 박막 상에 도입되는 금속 농도의 미세한 조절이 어려울 뿐만 아니라, 실제 생산 라인에 적용시 배치마다 일 정한 농도의 금속을 증착시키는 것이 용이하지 않다.
또한, 기존의 스퍼터링법으로는 날로 대면적화 되는 LCD에 대응할 수 없다는 문제점이 있다. 즉, LCD 등의 평판 디스플레이의 면적이 커지면 그에 따라 금속 촉매를 도포하는 스퍼터링 장치의 크기도 커져야 함은 당연하다. 그러나, LCD 크기에 따라 스퍼터링 장치를 증가시키는 것은 한계가 있으며, 특히 금속 촉매로 니켈과 같은 강자성체를 사용하는 경우에는 다음과 같은 이유로 그 한계가 보다 분명해진다. 일반적으로 스퍼터링 장치에서는 타겟 뒤에 마그네트론을 배치시켜 타겟 근처에 자기장을 형성시키는데, 타겟이 니켈과 같은 강자성체로 이루어지면 니켈 자체에서 자기장을 흡수하기 때문에 타겟 근처에서의 자기장의 크기가 현저하게 감소하게 된다. 이를 개선하기 위하여 타겟 근처에 형성되는 자기장 도메인을 수직으로 배열시키는 방법이 제안되어 있고 이러한 방법에서는 타겟의 크기가 300mm 이상이 되어야 하지만, 현재의 기술로서는 타겟을 300mm 이상으로 제조하는 것이 불가능하다.
이에 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 금속 오염을 방지하여 TFT 특성을 향상시킬 수 있는 TFT용 다결정 실리콘 박막 형성 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 다결정 실리콘 박막 제조방법은 비정질 실리콘 박막 상에 금속을 포함하는 소스 가스를 공급하는 단계, 상기 비정질 실리콘 박막을 제1 온도로 조절하면서 상기 소스 가스를 포함하는 가스 분위기 하의 소정 압력에서 소정 시간 동안 대기시킴으로써, 상기 소스 가스가 상기 비정질 실리콘 박막 상에 흡착하는 단계, 상기 흡착 단계에서 상기 비정질 실리콘 박막 상에 흡착되지 않은 소스 가스를 제거하는 단계, 상기 소스 가스가 흡착된 비정질 실리콘 박막 상에 보조 가스를 공급하는 단계, 상기 비정질 실리콘 박막 상에 흡착된 상기 소스 가스와 상기 보조 가스가 반응함으로써 상기 소스 가스 중 상기 금속 이외의 성분이 제거되어 최종적으로 상기 비정질 실리콘 박막 상에는 상기 금속이 흡착되는 단계, 및 상기 금속이 흡착된 비정질 실리콘 박막을 제2 온도로 조절하면서 열처리하는 단계를 포함하는 것을 특징으로 한다.
여기서, 본 발명에 따른 다결정 실리콘 박막 제조방법은 상기 소스 가스는 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함하는 것을 특징으로 한다. 또한, 상기 소스 가스는 Ni(cp)2인 것을 특징으로 한다. 또한, 상기 소스 가스는 Ni(dmamb)2인 것을 특징으로 한다. 또한, 상기 보조 가스는 H2, NH3와 같은 환원성 가스, O2, N2O, H2O, 오존과 같은 산화성 가스, Ar, N2와 같은 불활성 가스를 포함하는 것을 특징으로 한다. 또한, 상기 제1 온도는 상온 내지 250℃의 범위인 것을 특징으로 한다. 또한, 상기 제1 온도, 상기 압력 및 상기 시간 중 적어도 하나를 조절함으로써 상기 비정질 실리콘 박막 상에 흡착되는 상기 소스 가스의 농도를 조절하는 것을 특징으로 한다. 또한, 상기 제2 온도는 400 내지 700℃의 범위인 것을 특징으로 한다. 또한, 상기 열처리 단계에서의 분 위기는 Ar, Ne, He, N2 가스를 포함하는 불활성 가스 분위기인 것을 특징으로 한다. 또한, 상기 열처리 단계에서의 열처리 시간은 1 내지 10 시간 범위인 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 다결정 실리콘 박막 제조방법은 비정질 실리콘 박막 상에 금속을 포함하는 소스 가스를 공급하는 단계, 상기 비정질 실리콘 박막을 제1 온도로 조절하면서 상기 소스 가스를 포함하는 가스 분위기 하의 소정 압력에서 소정 시간 동안 대기시킴으로써, 상기 소스 가스가 상기 비정질 실리콘 박막 상에 흡착하는 단계, 상기 흡착 단계에서 상기 비정질 실리콘 박막 상에 흡착되지 않은 소스 가스를 제거하는 단계, 및 상기 소스 가스가 흡착된 비정질 실리콘 박막을 제2 온도로 조절하면서 열처리하는 단계를 포함하는 것을 특징으로 한다.
여기서, 본 발명에 따른 다결정 실리콘 박막 제조방법은 상기 소스 가스는 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함하는 것을 특징으로 한다. 또한, 상기 소스 가스는 Ni(cp)2인 것을 특징으로 한다. 또한, 상기 소스 가스는 Ni(dmamb)2인 것을 특징으로 한다. 또한, 상기 제1 온도는 상온 내지 250℃의 범위인 것을 특징으로 한다. 또한, 상기 제1 온도, 상기 압력 및 상기 시간 중 적어도 하나를 조절함으로써 상기 비정질 실리콘 박막 상에 흡착되는 상기 소스 가스의 농도를 조절하는 것을 특징으로 한다. 또한, 상기 제2 온도는 400 내지 700℃의 범위인 것을 특징으로 한다. 또한, 상기 열처리 단계에서 의 분위기는 Ar, Ne, He, N2 가스를 포함하는 불활성 가스 분위기, O2, N2O, H2O, 오존과 같은 산화성 가스 분위기 및 H2, NH3와 같은 환원성 가스 분위기 중 적어도 하나인 것을 특징으로 한다. 또한, 상기 열처리 단계에서의 열처리 시간은 1 내지 10 시간 범위인 것을 특징으로 한다.
본 발명의 발명자들은 상술한 바와 같은 종래의 스퍼터링법에서의 문제점을 인식한 후, 이러한 문제점을 해결하기 위해 노력한 결과 금속 촉매를 화학적으로 흡착시키는 방법(화학흡착; chemisorption)이 비정질 실리콘 박막 상에 도입되는 금속 농도의 미세 조절에 유리하다는 점에 착안하여 본 발명에 이르게 되었다. 따라서, 본 발명의 주요 특징은 비정질 실리콘 박막 상에 가능한 적은 농도의 금속 촉매를 도입하기 위하여 그 도입 방법으로 화학적 흡착 방법을 사용하는 것이다. 여기서, 흡착이란 고체 표면에 기체(가스)나 액체의 분자, 원자, 이온 등이 붙어 있는 현상을 말하며, 이 때 고체와 기체가 화학적 결합을 하여 흡착되는 것을 화학흡착이라고 한다.
이하 본 발명의 구성을 상세하게 설명하도록 한다.
첫째, 본 발명의 제1 실시예로서 비정질 실리콘 박막 상에 금속을 흡착한 후 이를 열처리하여 다결정 실리콘 박막을 형성하는 방법에 대하여 설명한다.
우선, 비정질 실리콘 박막이 형성된 유리 기판이 준비되어 금속 흡착 과정이 진행될 챔버 내에 배치된다. 여기서, 유리 기판은 예를 들어, LCD 등의 경우에는 TFT가 형성되는 TFT 기판에 해당된다. 유리 기판 배치 후에는 챔버 내의 기본 압력이 100mTorr 정도가 되도록 진공 펌프로 챔버를 배기시킨다.
다음으로 비정질 실리콘 박막 상에 흡착되는 금속의 원료에 해당하는 소스 가스(즉, 금속 유기화합물)를 비정질 실리콘 박막 상에 공급한다. 일반적으로 금속 유기화합물은 상온에서 고상 또는 액상의 형태로 존재하기 때문에 금속 유기화합물은 상온보다 높은 온도로 가열하여 소스 가스화 한다. 본 발명에서의 금속 유기화합물은 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함할 수 있다. 본 발명에서 사용된 금속 유기화합물은 금속으로 니켈을 포함하는 것으로서, Ni(cp)2[비스(시클로펜타디엔일)니켈; 니켈로센] 또는 Ni(dmamb)2[니켈 디메틸 아미노 메틸 부타노에이트]을 사용하였다. 또한, 본 발명의 소스 가스 공급 단계에서는 비정질 실리콘 박막 상으로 소스 가스가 원활하게 공급되도록(즉, 소스 가스의 이동도가 향상되도록) 운반 가스를 같이 공급할 수 있으며, 운반 가스로는 Ar, Ne, He, N2 중 어느 하나 또는 둘 이상의 불활성 가스를 사용할 수 있다. 다만, 소스 가스의 이동도가 충분한 경우에는 운반 가스를 사용하지 않아도 된다.
다음으로 공급된 소스 가스(금속 유기화합물)가 비정질 실리콘 박막 상에 흡착된다. 즉, 소스 가스로 공급된 Ni(cp)2나 Ni(dmamb)2의 금속 유기화합물이 그대로 비정질 실리콘 박막 상에 흡착되는 단계이다. 본 발명에서 금속 유기화합물은 소스 가스를 포함하는 가스 분위기 하의 챔버 내에서 비정질 실리콘 박막을 대기시키는 동안에 흡착된다. 이러한 과정을 거치면 실리콘 박막의 실리콘과 금속 유기 화합물의 금속(예를 들어, 니켈)은 화학적으로 결합되면서 흡착된다. 다만, 상기 흡착 단계에서 이루어지는 흡착은 주로 화학 흡착에 해당되겠지만, 실제로 비정질 실리콘 박막 상에 금속이 물리 흡착(physisorption)되는 경우도 있을 수 있으며, 이와 같이 물리 흡착된 금속도 실리콘의 결정화 온도를 낮추는 촉매 역할을 할 수 있다.
한편, 흡착되는 금속 유기화합물의 양(흡착 농도)은 흡착시 챔버 내의 소스 가스를 포함하는 가스 압력(흡착 압력), 상기 압력이 유지되는 시간(흡착 시간) 및 비정질 실리콘 박막의 온도(흡착 온도) 중 적어도 하나를 조절함으로써 제어할 수 있다. 즉, 상기 3가지 파라미터를 적절하게 제어하면 흡착 농도를 미세하게 조절할 수 있어서 가능한 적은 농도의 금속을 비정질 실리콘 박막 상에 흡착할 수 있다. 먼저, 흡착 압력을 제어하여 금속 유기화합물의 흡착 농도를 조절할 수 있다. 예를 들어, 흡착 압력은 공급되는 소스 가스의 양과 직접적으로 관련이 있으므로, 소스 가스의 공급 양을 줄이면 흡착 압력이 감소하게 되고 이로부터 금속 유기화합물의 흡착 농도가 감소될 수 있다. 또한, 흡착 시간을 제어하여서도 금속 유기화합물의 흡착 농도를 조절할 수 있다. 예를 들어, 흡착 압력이 유지되는 흡착 시간을 적게 할수록 금속 유기화합물의 흡착 농도는 감소될 수 있다. 또한, 흡착 온도를 제어하면 금속 유기화합물의 흡착 농도를 조절할 수 있다. 예를 들어, 일반적으로 흡착 과정시 소정의 열에너지가 필요한 것이므로 흡착 온도를 낮게 하면 금속 유기화합물의 흡착 농도는 감소될 수 있다. 다만, 흡착 온도가 너무 낮으면 아예 흡착 현상 자체가 일어나지 않을 가능성이 있으며, 흡착 온도가 너무 높으면 흡착 된 금속 유기화합물이 비정질 실리콘 박막으로부터 분리될 가능성이 있다. 본 발명에서 흡착 과정시 비정질 실리콘 박막의 온도는 100 내지 250℃의 범위 내에서 유지하는 것이 바람직하다. 이때 흡착 단계가 시작되기 전에 비정질 실리콘 박막의 온도를 소정의 흡착 온도로 유지시켜 놓는 것이 바람직하다. 금속 유기화합물의 종류에 따라 흡착시 열에너지가 전혀 필요하지 않는 경우(예를 들어, 상온 흡착이 가능한 경우)에는 흡착 온도가 상온이 되도록 제어하면 된다. 이와 같이, 본 발명은 챔버 내의 소스 가스를 포함하는 가스의 압력, 상기 압력이 유지되는 시간 및 비정질 실리콘 박막의 온도 중 적어도 하나를 제어함으로써, 가능한 적은 농도의 금속 유기화합물이 비정질 실리콘 박막 상에 흡착되게 할 수 있으며, 이로부터 TFT 제조시 실리콘의 다결정화 온도를 낮추면서도 금속 오염 가능성을 현저하게 줄일 수 있다.
다음으로 흡착 단계에서 비정질 실리콘 박막 상에 흡착되지 않은 소스 가스(금속 유기 화합물)를 챔버로부터 제거한다. 이때, 소스 가스 공급 단계에서 사용하였던 운반 가스를 사용하여 비정질 실리콘 박막 상에 흡착되지 않은 소스 가스를 제거할 수 있다. 이와 같이 제거되는 소스 가스 중에는 처음에는 비정질 실리콘 박막 상에 흡착되어 있었으나, 그 흡착 정도가 약하여(예를 들어, 비정질 실리콘 박막 상에 물리 흡착된 소스 가스) 비정질 실리콘 박막으로부터 분리되어 제거되는 소스 가스가 포함된다. 흡착되지 않은 소스 가스 제거 단계를 마치면 비정질 실리콘 박막 상에 금속 유기화합물을 흡착시키는 과정이 완성된다.
다음은 비정질 실리콘 박막 상에 금속이 흡착되도록 하는 과정으로서, 그 기 본 개념은 비정질 실리콘 박막 상에 흡착된 금속 유기화합물을 이와 반응할 수 있는 보조 가스와 반응시켜 금속 유기화합물 중의 유기화합물을 제거하는 것이다. 이를 위해서 먼저 보조 가스를 금속 유기화합물이 흡착된 비정질 실리콘 박막 상으로 공급한다. 이와 같이 공급된 보조 가스는 비정질 실리콘 박막 상에 흡착되어 있던 금속 유기화합물과 반응하여, 최종적으로는 비정질 실리콘 박막 상에 금속이 흡착되도록 한다. 예를 들어, 소스 가스인 Ni(cp)2와 보조 가스를 반응시켜 cp 성분을 제거함으로써 비정질 실리콘 박막 상에는 Ni이 흡착하게 된다[즉, Ni(cp)2+H2→Ni+mCnH2n +2]. 본 발명에서는 보조 가스로 H2, NH3와 같은 환원성 가스, O2, N2O, H2O, 오존과 같은 산화성 가스, Ar, N2와 같은 불활성 가스를 사용할 수 있다. 끝으로, 소스 가스와 보조 가스의 반응 결과 부산물로 생기는 반응 가스를 제거하면, 비정질 실리콘 박막 상에 금속을 흡착시키는 과정이 완성된다. 이때, 운반 가스가 상기 반응 가스 제거에 이용될 수 있다.
다음은 금속이 흡착된 비정질 실리콘 박막을 열처리하여 다결정 실리콘 박막을 제조하는 과정으로서, 그 기본 개념은 상술한 바와 같은 MIC, MILC 방법에서와 같이 흡착된 금속에 의해 비정질 실리콘 박막의 결정화 온도를 유리 기판의 사용이 가능할 정도로 낮추는 것이다. 먼저, 본 발명에서의 열처리는 소정의 열처리 온도로 유지되는 챔버 내에 금속이 흡착된 비정질 실리콘 박막을 대기시킴으로써 이루어진다. 여기서, 챔버는 상기 금속 유기화합물 흡착 단계에서 사용되는 챔버와 동일한 챔버일 수도 있고, 별개의 챔버일 수도 있다. 즉, 흡착과 열처리 과정이 모 두 한 챔버 내에서 이루어질 수도 있고, 흡착과 열처리 과정이 각각 별개의 챔버에서 이루어질 수도 있다. 본 발명에서 열처리 온도는 400 내지 700℃의 범위인 것이 바람직한데, 열처리 온도가 너무 낮으면 결정화에 소요되는 시간이 길어지므로 생산성(처리량) 문제를 고려해야 하고, 열처리 온도가 너무 높으면 유리 기판의 변형 문제를 고려해야 한다. 본 발명에서 열처리 시간은 1 내지 10 시간의 범위인 것이 바람직한데, 열처리 시간이 너무 짧으면 비정질 실리콘의 결정화가 잘 안되는 문제를 고려해야 하고, 열처리 시간이 너무 길면 생산성 문제를 고려해야 한다. 본 발명에서 열처리시 분위기는 불활성 가스 분위기인 것이 바람직한데, 이때 사용되는 불활성 가스로는 Ar, Ne, He, N2 가스를 포함한다. 이로서 제1 실시예에 의해 TFT용 다결정 실리콘 박막을 형성하는 과정이 완성되며, 본 발명에서는 결정화 온도를 낮추기 위해 도입되는 금속 농도를 가능한 적게 함으로써 TFT의 금속 오염을 현저히 줄일 수 있어서 TFT의 성능이 향상되는 효과가 있다.
둘째, 본 발명의 제2 실시예로서 비정질 실리콘 박막 상에 금속 유기화합물을 흡착한 후 이를 열처리하여 다결정 실리콘 박막을 형성하는 방법에 대하여 설명한다. 본 발명의 제2 실시예에서 비정질 실리콘 박막 상에 금속 유기화합물을 흡착하는 단계까지는 제1 실시예와 동일하다. 즉, 본 발명의 제2 실시예는 제1 실시예와 동일한 방법으로 비정질 실리콘 박막 상에 금속 유기화합물을 흡착시킨 후 바로 열처리하여 다결정 실리콘 박막을 형성하는 방법이다. 본 발명의 제2 실시예에서 제1 실시예와 동일한 과정에 대한 상세한 설명은 생략하기로 하고 여기서는 열 처리 단계에서의 차이점에 대해서만 설명하기로 한다.
제2 실시예에서의 열처리 단계도 기본적인 개념과 열처리 조건은 제1 실시예와 다를 바가 없다. 다만, 제2 실시예의 열처리 단계에서는 비정질 실리콘 박막 상에 흡착된 금속 유기화합물 중의 유기화합물이 제거되는 과정과 비정질 실리콘이 결정화되는 과정이 모두 일어난다. 이와 관련하여, 제2 실시예는 제1 실시예와 열처리시 가스 분위기에서 차이가 있을 수 있다. 즉, 제2 실시예에서는 제1 실시예에서 사용하였던 보조 가스를 열처리 단계에서 사용하여 금속 유기화합물에서 유기화합물이 제거되는 반응을 촉진시킬 수 있다. 따라서, 본 발명의 제2 실시예에서는 열처리 단계에서 O2, N2O, H2O, 오존과 같은 산화성 가스 분위기 및 H2, NH3와 같은 환원성 가스 분위기 중 하나를 사용할 수 있다. 물론 제2 실시예에서도 제1 실시예와 같이 열처리 단계에서 Ar, Ne, He, N2 가스를 포함하는 불활성 가스 분위기를 사용할 수 있다. 또한, 제2 실시예에서는 열처리 단계에서 상기 산화성 가스와 상기 불활성 가스의 혼합 가스 분위기 및 상기 환원성 가스와 상기 불활성 가스의 혼합 가스 분위기 중 어느 하나를 사용할 수 있다. 제2 실시예의 열처리 단계에서 혼합가스를 사용하는 경우에 혼합가스의 비율은 불활성 가스가 50 내지 99%의 범위인 것이 바람직하다. 제2 실시예의 열처리 단계에서 가스 분위기 이외의 열처리 온도나 열처리 시간은 제1 실시예의 조건 범위와 동일하게 하는 것이 바람직하다. 이로서 제2 실시예에 의해 TFT용 다결정 실리콘 박막을 형성하는 과정이 완성되며, 제1 실시예와 마찬가지로 결정화 온도를 낮추기 위해 도입되는 금속 농도를 가능한 적게 함으로써 TFT의 금속 오염을 현저히 줄일 수 있어서 TFT의 성능이 향상되는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.
본 발명에 따른 다결정 실리콘 제조 방법은 비정질 실리콘 박막 상에 흡착되는 금속의 양을 적절하게 조절할 수 있어서, 비정질 실리콘의 결정화시 결정화 온도를 낮추면서 금속에 의한 오염이 방지되어 다결정 실리콘 TFT의 특성이 향상되는 효과가 있다. 또한, 본 발명에 따른 다결정 실리콘 제조 방법은 대면적 기판에 적용이 가능하여 LCD 등 평판 디스플레이의 생산성을 증가시키고 생산 단가를 저감시키는 효과가 있다.

Claims (19)

  1. 비정질 실리콘 박막 상에 금속을 흡착한 후 비정질 실리콘 박막을 열처리하여 다결정화시키는 방법으로서,
    상기 비정질 실리콘 박막 상에 금속을 포함하는 소스 가스를 공급하는 단계;
    상기 비정질 실리콘 박막을 제1 온도로 조절하면서 상기 소스 가스를 포함하는 가스 분위기 하의 소정 압력에서 소정 시간 동안 대기시킴으로써, 상기 소스 가스가 상기 비정질 실리콘 박막 상에 흡착하는 단계;
    상기 흡착 단계에서 상기 비정질 실리콘 박막 상에 흡착되지 않은 소스 가스를 제거하는 단계;
    상기 소스 가스가 흡착된 비정질 실리콘 박막 상에 보조 가스를 공급하는 단계;
    상기 비정질 실리콘 박막 상에 흡착된 상기 소스 가스와 상기 보조 가스가 반응함으로써 상기 소스 가스 중 상기 금속 이외의 성분이 제거되어 최종적으로 상기 비정질 실리콘 박막 상에는 상기 금속이 흡착되는 단계; 및
    상기 금속이 흡착된 비정질 실리콘 박막을 제2 온도로 조절하면서 열처리하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 소스 가스는 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함하는 것을 특징으로 하는 방법
  3. 제2항에 있어서,
    상기 소스 가스는 Ni(cp)2인 것을 특징으로 하는 방법.
  4. 제2항에 있어서,
    상기 소스 가스는 Ni(dmamb)2인 것을 특징으로 하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 보조 가스는 H2, NH3와 같은 환원성 가스, O2, N2O, H2O, 오존과 같은 산화성 가스, Ar, N2와 같은 불활성 가스를 포함하는 것을 특징으로 하는 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 온도는 상온 내지 250℃의 범위인 것을 특징으로 하는 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 온도, 상기 압력 및 상기 시간 중 적어도 하나를 조절함으로써 상기 비정질 실리콘 박막 상에 흡착되는 상기 소스 가스의 농도를 조절하는 것을 특 징으로 하는 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 온도는 400 내지 700℃의 범위인 것을 특징으로 하는 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 열처리 단계에서의 분위기는 Ar, Ne, He, N2 가스를 포함하는 불활성 가스 분위기인 것을 특징으로 하는 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 열처리 단계에서의 열처리 시간은 1 내지 10 시간 범위인 것을 특징으로 하는 방법.
  11. 비정질 실리콘 박막 상에 금속 화합물을 흡착한 후 비정질 실리콘 박막을 열처리하여 다결정화시키는 방법으로서,
    상기 비정질 실리콘 박막 상에 금속을 포함하는 소스 가스를 공급하는 단계;
    상기 비정질 실리콘 박막을 제1 온도로 조절하면서 상기 소스 가스를 포함하는 가스 분위기 하의 소정 압력에서 소정 시간 동안 대기시킴으로써, 상기 소스 가스가 상기 비정질 실리콘 박막 상에 흡착하는 단계;
    상기 흡착 단계에서 상기 비정질 실리콘 박막 상에 흡착되지 않은 소스 가스를 제거하는 단계; 및
    상기 소스 가스가 흡착된 비정질 실리콘 박막을 제2 온도로 조절하면서 열처리하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 소스 가스는 Ni, Al, Ti, Ag, Au, Co, Sb, Pd, Cu 중 어느 하나 또는 둘 이상의 금속을 포함하는 것을 특징으로 하는 방법
  13. 제12항에 있어서,
    상기 소스 가스는 Ni(cp)2인 것을 특징으로 하는 방법.
  14. 제12항에 있어서,
    상기 소스 가스는 Ni(dmamb)2인 것을 특징으로 하는 방법.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 온도는 상온 내지 250℃의 범위인 것을 특징으로 하는 방법.
  16. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 온도, 상기 압력 및 상기 시간 중 적어도 하나를 조절함으로써 상기 비정질 실리콘 박막 상에 흡착되는 상기 소스 가스의 농도를 조절하는 것을 특징으로 하는 방법.
  17. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 온도는 400 내지 700℃의 범위인 것을 특징으로 하는 방법.
  18. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 열처리 단계에서의 분위기는 Ar, Ne, He, N2 가스를 포함하는 불활성 가스 분위기, O2, N2O, H2O, 오존과 같은 산화성 가스 분위기 및 H2, NH3와 같은 환원성 가스 분위기 중 적어도 하나인 것을 특징으로 하는 방법.
  19. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 열처리 단계에서의 열처리 시간은 1 내지 10 시간 범위인 것을 특징으로 하는 방법.
KR1020060134503A 2006-12-27 2006-12-27 다결정 실리콘 제조방법 KR100811282B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060134503A KR100811282B1 (ko) 2006-12-27 2006-12-27 다결정 실리콘 제조방법
TW096150242A TWI377173B (en) 2006-12-27 2007-12-26 Method for manufacturing crystalline silicon
CN2007103059365A CN101209841B (zh) 2006-12-27 2007-12-27 多晶硅的制造方法
JP2007336415A JP2008166801A (ja) 2006-12-27 2007-12-27 多結晶シリコンの製造方法
JP2010068161A JP2010153911A (ja) 2006-12-27 2010-03-24 多結晶シリコンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134503A KR100811282B1 (ko) 2006-12-27 2006-12-27 다결정 실리콘 제조방법

Publications (1)

Publication Number Publication Date
KR100811282B1 true KR100811282B1 (ko) 2008-03-07

Family

ID=39397990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134503A KR100811282B1 (ko) 2006-12-27 2006-12-27 다결정 실리콘 제조방법

Country Status (4)

Country Link
JP (2) JP2008166801A (ko)
KR (1) KR100811282B1 (ko)
CN (1) CN101209841B (ko)
TW (1) TWI377173B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106554016B (zh) * 2016-10-21 2018-08-28 日照东润有机硅股份有限公司 一种机械剥离制备硅烯薄膜的方法及硅烯薄膜的应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008752A (ko) * 2001-07-20 2003-01-29 학교법인 경희대학교 액정디스플레이용 다결정 실리콘 형성 방법
KR100709104B1 (ko) 2006-04-13 2007-04-18 주식회사 테라세미콘 다결정 실리콘 박막 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3889071B2 (ja) * 1995-08-04 2007-03-07 株式会社半導体エネルギー研究所 結晶性半導体作製方法
JP3889073B2 (ja) * 1995-09-13 2007-03-07 株式会社半導体エネルギー研究所 結晶性半導体作製方法
JPH10135136A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
KR20040057786A (ko) * 2002-12-26 2004-07-02 엘지.필립스 엘시디 주식회사 폴리실리콘 박막의 제조방법
JP2005303265A (ja) * 2004-03-17 2005-10-27 Mitsui Eng & Shipbuild Co Ltd 低温ポリシリコンtftゲート酸化膜の形成方法
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008752A (ko) * 2001-07-20 2003-01-29 학교법인 경희대학교 액정디스플레이용 다결정 실리콘 형성 방법
KR100709104B1 (ko) 2006-04-13 2007-04-18 주식회사 테라세미콘 다결정 실리콘 박막 제조방법

Also Published As

Publication number Publication date
TW200837010A (en) 2008-09-16
JP2010153911A (ja) 2010-07-08
TWI377173B (en) 2012-11-21
JP2008166801A (ja) 2008-07-17
CN101209841B (zh) 2011-07-06
CN101209841A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
KR100734393B1 (ko) 실리콘 박막의 원자층 증착 방법
JP2007073953A (ja) 多結晶シリコン薄膜製造方法及びその製造装置
JP2001007024A (ja) 多結晶シリコン膜の形成方法
US7465614B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
KR100811281B1 (ko) 금속 흡착 장치 및 방법
KR100778781B1 (ko) 다결정 실리콘 박막 제조방법 및 그 제조장치
JP2003037065A (ja) 水素ガス混合気を用いてシリコン膜をスパッタリングするシステムおよびその方法
KR100960862B1 (ko) 실리콘 결정화 방법
KR100811282B1 (ko) 다결정 실리콘 제조방법
KR19980036973A (ko) 마이크로파를 이용한 다결정 박막의 제조방법
JP2002252181A (ja) 多結晶半導体層の製造方法及びレーザアニール装置
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
JP2005236264A (ja) 多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタ
KR100709104B1 (ko) 다결정 실리콘 박막 제조방법
KR100366960B1 (ko) 실리콘 결정화 방법
TWI291718B (en) Active matrix display devices and the manufacture thereof
KR100650402B1 (ko) 실리콘 박막의 금속 불순물 제거 방법
KR20100041717A (ko) 실리콘 결정화 방법
JPH08339965A (ja) 結晶性半導体膜の形成方法
KR20040051075A (ko) 다결정 실리콘의 형성 방법
KR20090107382A (ko) 폴리 실리콘 박막 트랜지스터용 폴리 실리콘층의 제조방법
JP2003282475A (ja) 半導体装置の製造方法
JP2002016084A (ja) 半導体装置
JP2003282476A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 13