KR100366960B1 - 실리콘 결정화 방법 - Google Patents
실리콘 결정화 방법 Download PDFInfo
- Publication number
- KR100366960B1 KR100366960B1 KR10-2000-0051296A KR20000051296A KR100366960B1 KR 100366960 B1 KR100366960 B1 KR 100366960B1 KR 20000051296 A KR20000051296 A KR 20000051296A KR 100366960 B1 KR100366960 B1 KR 100366960B1
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- silicon
- nisi
- crystal wafer
- amorphous silicon
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 238000002425 crystallisation Methods 0.000 title abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 42
- 229910005881 NiSi 2 Inorganic materials 0.000 claims abstract description 38
- 239000013078 crystal Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 230000005684 electric field Effects 0.000 claims abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 24
- 230000008025 crystallization Effects 0.000 abstract description 17
- 229910052751 metal Inorganic materials 0.000 abstract description 15
- 239000002184 metal Substances 0.000 abstract description 15
- 239000012535 impurity Substances 0.000 abstract description 5
- 229910052723 transition metal Inorganic materials 0.000 abstract description 2
- 150000003624 transition metals Chemical class 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000012071 phase Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에서는 전이 금속을 이용한 실리콘의 금속 유도 결정화 방법에 있어서, NiSi2단결정 웨이퍼를 제조하여 NiSi2단결정 웨이퍼와 비정질 실리콘 박막을 접촉시킨 후 전기장과 열을 가해 비정질 실리콘을 결정화시킨다. 이때, NiSi2단결정 웨이퍼의 NiSi2상이 실리콘 박막 내로 이동하여 결정화핵으로 작용함으로써 비정질 실리콘이 단결정 실리콘으로 성장되는데, 이동되는 NiSi2의 양이 매우 적기 때문에 금속 불순물에 의한 실리콘 박막의 특성 저하를 방지할 수 있다.
Description
본 발명은 실리콘 박막의 결정화 방법에 관한 것으로서, 더욱 상세하게는 고이동도를 가지는 박막트랜지스터의 액티브층으로 사용되는 단결정 실리콘 박막을 제조하는 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 스위칭 소자인 박막 트랜지스터를 포함하는데, 일반적으로 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 비정질 실리콘이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성하는 것이 가능하기 때문이다.
그런데, 이러한 비정질 실리콘을 이용한 박막 트랜지스터를 구동하기 위해서는 구동 회로가 필요하다. 일반적으로 액정 표시 장치는 비정질 실리콘으로 제작된 박막 트랜지스터 어레이 기판에 단결정 실리콘(single crystal silicon)으로 제작된 고밀도 집적 회로(large scale integration)를 TAB(tape automated bonding) 등의 방법으로 연결하여 구동한다. 그러나, 구동 회로의 가격이 매우 높기 때문에 이와 같은 액정 표시 장치는 가격이 높은 단점이 있다.
근래에 들어 다결정 실리콘(poly-Si)을 이용한 박막 트랜지스터를 채용하는 액정 표시 장치가 연구 및 개발되고 있다. 이러한 다결정 실리콘을 이용한 액정 표시 장치에서는 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수하다.
이와 같은 장점을 가지는 다결정 실리콘의 형성 방법은 다양하게 알려져 있는데, 일반적으로 다결정 실리콘을 형성하기 위해서 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition)이나 저압 화학 기상 증착법(low pressure chemical vapor deposition)으로 비정질 실리콘을 증착한 후, 이를 다시 결정화하는 방법이 널리 사용되고 있다.
비정질 실리콘을 이용하여 다결정 실리콘을 형성하는 방법으로는 고상 결정화(SPC : solid phase crystallization) 방법, 레이저 열처리(laser annealing) 방법, 금속유도 결정화(metal induced crystallization : MIC) 방법 등이 있다.
여기서, 고상 결정화 방법은 비정질 실리콘을 고온에서 장시간 열처리함으로써 다결정 실리콘으로 형성하는 방법으로서, 600 ℃ 이상의 고온을 견딜 수 있는 석영 기판에 불순물의 확산을 방지하기 위해 소정의 두께로 완충층(buffer layer)을 형성하고, 완충층 상에 비정질 실리콘을 증착한 후, 퍼니스에서 고온 장시간 열처리한다.
그런데, 언급한 바와 같이 이러한 고상 결정화 방법은 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 그레인(grain) 성장 방향성이 불규칙하여 박막 트랜지스터에 응용시 다결정 실리콘과 접촉되는 게이트 절연막이 불규칙하게 성장되므로 소자의 항복전압이 낮아진다. 또한, 다결정 실리콘의 그레인 크기가 불균일하여 소자의 전기적 특성을 저하시킬 뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
한편, 레이저 열처리 방법은 비정질 실리콘이 증착된 기판에 레이저 빔(beam)을 가해서 다결정 실리콘을 형성하는 방법으로, 비정질 실리콘이 증착된 기판에 순간적으로(수십 내지 수백 nano second) 레이저 에너지를 공급하여 비정질 실리콘을 용융상태로 만든 후, 이어 냉각함으로써 다결정 실리콘을 형성한다. 이러한 레이저 열처리에 의한 결정화 방법은 400℃ 이하의 저온에서 결정화가 가능하고 형성된 막질의 특성이 우수하나, 결정화가 불균일하여 균일도(uniformity)가 떨어지고, 고가의 장비를 이용해야 하며 생산성이 낮은 문제가 있다.
최근 활발하게 연구되고 있는 금속 유도 결정화 방법은 비정질 실리콘 위에 금속을 증착하고 이 금속을 이용하여 다결정 실리콘을 형성하는 방법으로, 금속이 비정질 실리콘의 결정화 온도를 낮추어 대면적의 유리 기판을 사용할 수 있다.
이하, 첨부한 도 1a 내지 도 1c를 참조하여 금속 유도 결정화 방법을 이용한 종래의 다결정 실리콘 박막 형성 과정의 일례에 대하여 설명한다.
먼저, 도 1a에 도시한 바와 같이 기판(10) 상에 플라즈마 화학 기상 증착법 등을 이용하여 비정질 실리콘막(20)을 증착한다. 여기서 기판(10)은 유리 기판을이용할 수 있다.
다음, 도 1b에 도시한 바와 같이 비정질 실리콘막(20) 표면에 니켈(Ni)(30)과 같은 전이 금속을 흡착시키거나 증착한다.
이어, 도 1c에 도시한 바와 같이 니켈(30)이 흡착 또는 증착된 비정질 실리콘막(20) 상부의 양 끝단에 전압을 인가하기 위한 전극(40)을 형성한다.
다음, 온도를 높여 열처리를 하면서 전극(40)에 전압을 인가한다. 이때, 열처리 온도는 400 내지 500℃의 범위를 가진다. 니켈(30)은 200℃ 정도의 낮은 온도에서 실리콘과 반응하여 실리사이드를 형성하기 시작한다. 초기에는 니켈이 풍부한 Ni2Si 형태를 가지며, 이후 온도가 높아짐에 따라 NiSi 형태가 되고 마지막으로 실리콘이 풍부한 NiSi2의 형태를 가지는데 이러한 NiSi2의 형태가 가장 안정한 상태이다. 이 NiSi2가 비정질 실리콘막(20) 내에서 이동하면서 결정화핵으로 작용하여 비정질 실리콘막(20)은 500℃ 이하의 온도에서 다결정 실리콘막으로 결정화된다.
여기서, 전극(40)에 전압을 인가하면 인가하지 않았을 때보다 NiSi2의 이동이 빨라져 실리콘의 결정화가 촉진된다.
따라서, 낮은 온도에서 유리와 같은 저가의 대형 기판 위에 다결정 실리콘막을 형성할 수 있다.
그러나 이와 같은 금속 유도 결정화 방법에서는 금속이 박막 내에 잔존하게 되어 박막 내의 금속에 의해 실리콘 박막 본래의 특성이 변화하는 문제가 발생할 수 있다.
또한, 이러한 금속 유도 결정화 방법에 의한 다결정 실리콘막은 결정의 성장 방향이 불균일하며 결정립의 크기가 매우 작아 이동도가 낮은 단점이 있다.
본 발명의 목적은 불순물의 문제가 적은 단결정 실리콘 박막을 낮은 온도에서 형성할 수 있는 결정화 방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래의 실리콘 박막의 결정화 과정을 도시한 도면.
도 2a 및 도 2b는 본 발명에 따른 NiSi2단결정 웨이퍼를 제조하는 과정을 도시한 도면.
도 3 및 도 4는 본 발명에 따른 실리콘 박막의 결정화 과정을 도시한 도면.
< 도면의 주요 부호에 대한 설명>
130 : NiSi2단결정 웨이퍼 131 : NiSi2상
140 : 유리 기판 150 : 비정질 실리콘막
160 : 전극
본 발명의 목적을 달성하기 위해 본 발명에 따른 실리콘 결정화 방법에서는 먼저 기판을 구비하여 기판 상에 비정질 실리콘층을 형성한다. 이어, 비정질 실리콘층 상에 NiSi2단결정 웨이퍼를 접촉시킨 다음, NiSi2단결정 웨이퍼에 전기장을 인가하면서 열처리를 실시한다.
이때, 열처리는 400 내지 500℃ 이하에서 이루어질 수 있으며, 기판은 유리 기판으로 이루어질 수도 있다.
한편, NiSi2단결정 웨이퍼는 실리콘 단결정 웨이퍼를 구비하는 단계와, 상기 실리콘 단결정 웨이퍼 상부에 니켈층을 형성하는 단계 및 상기 니켈층이 형성된 실리콘 단결정 웨이퍼를 열처리하는 단계를 포함하여 제조될 수 있다.
여기서, 실리콘 단결정 웨이퍼의 열처리는 500℃ 이상에서 이루어지는 것이 바람직하다.
또한, 니켈층은 스퍼터링 방법으로 형성하거나, 니켈 파우더를 흡착시켜 형성할 수도 있다.
이와 같이 본 발명에서는 NiSi2단결정 웨이퍼를 이용하여 비정질 실리콘을 결정화시키므로 단결정 실리콘 박막을 형성할 수 있고, 금속에 의한 막질 저하를 방지할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 단결정 실리콘 박막의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이 단결정 실리콘 웨이퍼(110) 위에 니켈 파우더(120)를 흡착시킨다. 이때, 니켈 파우더(120) 이외에 스퍼터링과 같은 방법으로 니켈층을 증착시킬 수도 있다.
이어, 도 2b에 도시한 바와 같이 500℃ 이상의 고온에서 열처리하여 NiSi2단결정 웨이퍼(130)를 형성한다. 열처리 온도가 500℃보다 낮을 경우에는 NiSi2단결정 웨이퍼(130)가 형성되지 않으며, 열처리 온도가 높을수록 NiSi2단결정 웨이퍼(130)가 형성되는 시간이 줄어든다. 여기서, 도시한 것처럼 NiSi2상(131)은 웨이퍼(130) 위 부분 일부에만 형성될 수 있다.
본 발명에서는 결정화의 촉매로 니켈을 사용하였는데, 이는 NiSi2상의 격자상수가 5.406 Å으로 실리콘의 격자상수 5.430 Å과 매우 비슷하며 실리콘과 동일한 결정 구조를 가지므로 실리콘과 불일치(mismatch)가 적기 때문이다.
다음, 도 3에 도시한 바와 같이 유리 기판(140) 위에 플라즈마 화학 기상 증착법과 같은 방법으로 비정질 실리콘막(150)을 증착한다. 여기서는 가격이 낮고 대면적화가 가능한 유리 기판(140)을 사용하였으나, 그 밖의 다른 기판을 사용할 수도 있다.
이어, 도 4에 도시한 바와 같이 도 3의 비정질 실리콘막(150) 위에 도 2b의 NiSi2단결정 웨이퍼(130)의 상부면 즉, NiSi2단결정(131)이 형성된 면이 비정질 실리콘막(150)과 접하도록 합착시킨 후, NiSi2단결정 웨이퍼(130)의 후면 양 끝단에 전극(160)을 형성한다.
다음, 전극(160)에 전기장을 가하면서 열처리함으로써 비정질 실리콘막(150)을 결정화시킨다. 이때, 열처리 온도는 400℃ 내지 500℃ 정도로 한다.
그러면, NiSi2(131)가 비정질 실리콘막(150) 내부로 이동하여 결정화핵으로 작용하는데, 비정질 실리콘은 NiSi2(131)의 성장 방향과 같은 방향으로 결정화되며 NiSi2(131)가 단결정이므로 비정질 실리콘도 단결정 실리콘이 된다.
여기서, 전기장은 NiSi2(131)의 이동을 촉진시켜 실리콘이 결정화되는 속도가 빨라진다.
본 발명에서, 비정질 실리콘막(150)과 NiSi2단결정 웨이퍼(131)는 단순히 합착시킨 것이므로, NiSi2(131)와 비정질 실리콘막(150)이 접촉하는 부분과 그렇지않은 부분이 생길 수 있다. NiSi2(131)와 비정질 실리콘막(150)이 접촉하는 부분에서 NiSi2(131)가 비정질 실리콘막(150)으로 이동하여 결정화핵으로 작용함으로써 기판(140)에 수직한 방향으로 결정화가 이루어지고, 앞서 결정화된 실리콘이 결정화핵으로 작용하여 기판(140)에 수평한 방향으로 결정화가 이루어져 NiSi2(131)와 비정질 실리콘막(150)이 접촉하지 않은 부분에서도 단결정 실리콘이 생성된다.
이와 같이 본 발명에서는 비정질 실리콘막(150)과 NiSi2단결정 웨이퍼(131)를 합착시켜 결정화시키므로 실리콘막(150) 내로 이동하는 NiSi2의 양이 적기 때문에, 불순물에 의해 결정화된 실리콘막의 특성이 저하되는 것을 방지할 수 있다.
본 발명에 따른 실리콘 결정화 방법에서는 다음과 같은 효과가 있다.
본 발명에 따른 실리콘 결정화 방법에서는 금속 유도 결정화 방법을 이용하여 500℃ 이하의 저온에서 결정화가 가능하며 금속에 의한 불순물 문제가 거의 없고, 고이동도를 가지는 단결정 실리콘 박막을 형성할 수 있다.
Claims (14)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 니켈(Ni)을 이용하여 NiSi2단결정 웨이퍼를 형성하는 단계와;기판 상에 비정질 실리콘층을 형성하는 단계와;상기 비정질 실리콘층 표면에 상기 NiSi2단결정 웨이퍼의 단결정면을 접촉시키고, 상기 NiSi2단결정 웨이퍼에 전기장을 가하면서 열처리하는 단계와;상기 열처리를 통해 상기 비정질 실리콘층을 단결정화하는 단계를 포함하는 단결정 실리콘의 제조방법.
- 청구항 1에 있어서,상기 NiSi2단결정 웨이퍼를 형성하는 단계에서는, 실리콘 단결정 웨이퍼를 구비하는 단계와, 상기 실리콘 단결정 웨이퍼 상부에 니켈층을 형성하는 단계와, 상기 니켈층이 형성된 실리콘 단결정 웨이퍼를 열처리하는 단계를 포함하는 단결정 실리콘의 제조방법.
- 청구항 9에 있어서,상기 실리콘 단결정 웨이퍼의 열처리는 적어도 500℃보다 높은 온도에서 이루어지는 단결정 실리콘의 제조방법.
- 청구항 9에 있어서,상기 니켈층은, 상기 실리콘 단결정 웨이퍼에 니켈 파우더를 흡착하는 방법으로 형성하는 단결정 실리콘의 제조방법.
- 청구항 9에 있어서,상기 니켈층은, 상기 실리콘 단결정 웨이퍼에 스퍼터링(sputtering) 방법으로 형성하는 단결정 실리콘의 제조방법.
- 청구항 8에 있어서,상기 열처리 단계는, 400℃ ~ 500℃의 온도범위에서 이루어지는 단결정 실리콘의 제조방법.
- 청구항 8에 있어서,상기 기판은 유리 기판으로 이루어지는 단결정 실리콘의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0051296A KR100366960B1 (ko) | 2000-08-31 | 2000-08-31 | 실리콘 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0051296A KR100366960B1 (ko) | 2000-08-31 | 2000-08-31 | 실리콘 결정화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020017782A KR20020017782A (ko) | 2002-03-07 |
| KR100366960B1 true KR100366960B1 (ko) | 2003-01-09 |
Family
ID=19686533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0051296A KR100366960B1 (ko) | 2000-08-31 | 2000-08-31 | 실리콘 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100366960B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230036495A (ko) * | 2021-09-07 | 2023-03-14 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729942B1 (ko) * | 2004-09-17 | 2007-06-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| CN109378298B (zh) * | 2018-10-10 | 2022-04-29 | 京东方科技集团股份有限公司 | 显示背板及其制作方法和显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000052007A (ko) * | 1999-01-28 | 2000-08-16 | 장진 | 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 |
-
2000
- 2000-08-31 KR KR10-2000-0051296A patent/KR100366960B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000052007A (ko) * | 1999-01-28 | 2000-08-16 | 장진 | 전기장과 플라즈마를 이용한 다결정질 실리콘 박막 증착 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230036495A (ko) * | 2021-09-07 | 2023-03-14 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
| WO2023038365A1 (ko) * | 2021-09-07 | 2023-03-16 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
| KR102538146B1 (ko) * | 2021-09-07 | 2023-05-30 | (주)알엔알랩 | 에피택셜 반도체층의 형성 방법 및 이를 적용한 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020017782A (ko) | 2002-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653263B1 (ko) | 실리콘막의 결정화 방법 | |
| CN101431016B (zh) | 多晶半导体薄膜的制造方法 | |
| JP2000036465A (ja) | 遷移金属連続送達法から製造される単結晶薄膜トランジスタ | |
| JPH1197710A (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| JP2001007024A (ja) | 多結晶シリコン膜の形成方法 | |
| US6531348B2 (en) | Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon | |
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US6309951B1 (en) | Method for crystallizing amorphous silicon | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| US7083676B2 (en) | Method of laser crystallization | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH10189449A (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JPH0738118A (ja) | 薄膜トランジスタの製造方法 | |
| KR100650402B1 (ko) | 실리콘 박막의 금속 불순물 제거 방법 | |
| KR100305524B1 (ko) | 플랫패널의제조방법 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| KR20040061795A (ko) | 다결정 실리콘 박막 제조 방법 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| KR100366959B1 (ko) | 실리콘 결정화방법 | |
| JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| KR20050045983A (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR20010026786A (ko) | 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 17 |